KR100358145B1 - 반도체 소자의 실린더형 캐패시터 형성방법 - Google Patents
반도체 소자의 실린더형 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100358145B1 KR100358145B1 KR1020000086649A KR20000086649A KR100358145B1 KR 100358145 B1 KR100358145 B1 KR 100358145B1 KR 1020000086649 A KR1020000086649 A KR 1020000086649A KR 20000086649 A KR20000086649 A KR 20000086649A KR 100358145 B1 KR100358145 B1 KR 100358145B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- storage electrode
- film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 229920005591 polysilicon Polymers 0.000 claims abstract description 78
- 239000010408 film Substances 0.000 claims abstract description 62
- 238000003860 storage Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 238000004140 cleaning Methods 0.000 claims abstract description 18
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000011259 mixed solution Substances 0.000 claims abstract description 13
- 238000005406 washing Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000011368 organic material Substances 0.000 claims abstract description 3
- 239000000243 solution Substances 0.000 claims description 12
- 239000002002 slurry Substances 0.000 claims description 7
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 claims description 3
- 229910021485 fumed silica Inorganic materials 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000003085 diluting agent Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000635 electron micrograph Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000015271 coagulation Effects 0.000 description 2
- 238000005345 coagulation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 반도체 소자 제조 공정 중 실린더형 캐패시터 형성 공정에 관한 것이며, 실린더 구조의 갭필 물질로 포토레지스트를 사용함에 따라 선처리 물질로 사용된 HMDS와 후속 CMP 공정시 사용된 슬러리 물질의 반응에 의한 결함의 잔류를 방지할 수 있으며, 반구형 폴리실리콘의 미숙하고 불균일한 성장에 따른 국부적인 캐패시턴스 저하를 방지할 수 있는 반도체 소자의 실린더형 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 반도체 소자의 실린더형 캐패시터 형성방법은, 소정의 도전 구조 및 절연 구조를 구비한 하부층 상에 희생막을 형성하는 제1 단계; 상기 희생막을 선택 식각하여 전하저장 전극 형성 영역을 디파인하는 제2 단계; 상기 제2 단계를 마친 전체 구조 표면을 따라 전하저장 전극용 폴리실리콘막을 형성하는 제3 단계; 상기 전하저장 전극용 폴리실리콘막 표면에 HMDS(hexamethyl disilizane) 처리를 실시하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 포토레지스트를 도포하여 평탄화를 이루는 제5 단계; 화학적·기계적 평탄화 공정을 통해 상기 포토레지스트 및 상기 전하저장 전극용 폴리실리콘막을 연마하여 상기 희생막이 노출되도록 하는 제6 단계; 상기 포토레지스트를 제거하는 제7 단계; H2SO4/H2O2/H2O 혼합용액을 사용한 세정을 실시하여 상기 전하저장 전극용 폴리실리콘막 표면에 잔류하는 유기물 및 HMDS를 산화시키는 제8 단계; 상기 제8 단계에서 생성된 산화물 제거를 위한 세정 공정을실시하는 제9 단계; 유전체 박막 및 플레이트 전극용 전도막을 형성하는 제10 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 반도체 소자 제조 공정 중 캐패시터 형성 공정에 관한 것이며, 더 자세히는 실린더형 캐패시터 형성 공정에 관한 것이다.
반도체 메모리 소자의 고집적화에 따라 동일 레이아웃 면적에서 보다 큰 캐패시턴스를 확보하기 위한 노력이 계속되고 있다. 캐패시터의 캐패시턴스는 유전율(ε) 및 전극의 유효 표면적에 비례하고, 전극간 거리에 반비례하기 때문에, 종래에는 주로 전하저장 전극의 표면적을 확보하거나 유전체의 박막화로 전극간 거리를 최소화하는 방향으로 많은 연구가 진행되어 왔다. 그러나, 이 중 유전체의 박막화는 누설전류 증가를 수반하는 문제점이 있으며, 이에 따라 캐패시터 구조를 플라나 스택(Planar stack), 콘케이브(Concave), 실린더(cylinder)와 같은 3차원 구조로 형성하여 캐패시터의 유효 표면적을 증대시키는 방법을 주로 사용하여 왔다. 한편, 상기와 같은 3차원 구조의 캐패시터의 적용과 함께 유전율이 높은 고유전체 박막을 사용하고 있다.
3차원 구조의 캐패시터 중에서도 실린더형 캐패시터는 단위 레이아웃 면적에서 높은 캐패시턴스를 안정적으로 확보할 수 있어 고집적 반도체 메모리 소자에 적용되고 있으며, 보다 큰 캐패시턴스를 확보하기 위해서 전하저장 전극용 폴리실리콘막 표면에 반구형 폴리실리콘을 성장시키고 있다. 반구형 폴리실리콘은 1.5배 정도의 전하저장 전극 표면적 증가를 가져온다.
종래기술에 따른 실린더형 캐패시터 형성 공정은, 우선 실리콘 기판 상에 소정의 절연 구조 및 도전 구조를 가지는 하부층을 형성한다. 하부층에는 워드라인, 비트라인 및 다수의 층간절연막이 포함되며, 전하저장 전극 콘택 마스크를 사용한 사진 공정 및 층간절연막 식각 공정을 통해 전하저장 전극 콘택홀을 형성한다.
이어서, 전하저장 전극 콘택홀 내에 폴리실리콘 플러그를 형성하고, 전체 구조 상부에 희생막을 증착하고, 전하저장 전극 마스크를 사용한 사진 및 식각 공정을 통해 전하저장 전극 형성 영역을 디파인한다.
다음으로, 전체 구조 표면을 따라 전하저장 전극용 폴리실리콘막을 증착하고, 실린더 구조 내부를 포토레지스트로 매립한다. 이때, 포토레지스트와 폴리실리콘막의 접착 특성이 좋지 않기 때문에 폴리실리콘막 표면에 HMDS(hexamethyl disilizane) 처리를 실시해야 한다.
계속하여, 화학적·기계적 평탄화(CMP) 공정을 실시하여 폴리실리콘막을 연마하고, 포토레지스트를 스트립한 다음, 폴리실리콘막 표면에 반구형 폴리실리콘 성장을 위한 비도핑 실리콘층을 증착하고, 열처리를 실시하여 반구형 폴리실리콘을 성장시키고 도핑을 실시한다.
이어서, 유전체 박막 및 플레이트 전극용 전도막을 증착한다.
한편, 상기의 공정에서는 희생막을 제거하지 않고 실린더 구조의 내부만을 이용하는 경우를 일예로 들어 설명하였으나, 희생막 제거 공정을 수행한 후 반구형 폴리실리콘을 성장시키면 실린더 구조의 외벽까지 이용할 수 있다.
그러나, 상기와 같은 종래기술은 포토레지스트를 갭필 물질로 사용함에 따라 선처리 물질로 사용된 HMDS가 후속 CMP 공정시 사용된 슬러리(slurry) 물질과 반응하여 응집 현상을 유발하는 문제점이 있었다. 이러한 응집 현상에 의한 결함은 캐패시터 자체의 열화를 유발함은 물론, 후속 공정에도 영향을 미쳐 수율을 저하시키는 요인이 되고 있다.
첨부된 도면 도 1은 종래기술에 따른 실린더형 캐패시터 형성 공정시 CMP 공정 후의 폴리실리콘 표면의 전자현미경 사진으로서, 폴리실리콘 표면에 응집 현상에 따른 결함(A)이 발생한 상태를 나타내고 있다. 일반적으로, 반도체 소자 제조 공정에는 수 많은 세정 공정이 포함되며, 상기의 공정에서도 CMP 후 세정, 포토레지스트 스트립 후 세정, 반구형 폴리실리콘 성장 전 세정 등을 실시하고 있다. 그러나, 상기와 같은 여러 차례의 세정을 거치더라도 응집 현상에 의한 결함(A)은 쉽게 제거되지 않고 잔류하여 금속배선의 단락 등을 유발하게 된다.
또한, 폴리실리콘막 표면에 반구형 폴리실리콘을 성장시킴에 있어서도 선행 공정에 의한 폴리실리콘막 표면의 탄소 오염 및 산화물 레지듀(residue)의 잔류에 의해 반구형 폴리실리콘막의 성장이 저해되는 문제점이 발생하고 있다. 이처럼 반구형 폴리실리콘막이 제대로 성장되지 못하면 일부의 셀에서 캐패시턴스가 절반 이하의 수준으로 저하되어 소자의 동작 특성을 열화시키게 된다.
첨부된 도면 도 2는 종래기술에 따른 실린더형 캐패시터 형성 공정시 반구형 폴리실리콘이 성장된 캐패시터의 전자현미경 사진으로서, 확대도를 참조하면, 반구형 폴리실리콘이 미숙하고 불균일하게 성장된 상태를 확인할 수 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 특히 실린더 구조의 갭필 물질로 포토레지스트를 사용함에 따라 선처리 물질로 사용된 HMDS와 후속 CMP 공정시 사용된 슬러리 물질의 반응에 의한 결함의 잔류를 방지할 수 있는 반도체 소자의 실린더형 캐패시터 형성방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 반구형 폴리실리콘의 미숙하고 불균일한 성장에 따른 국부적인 캐패시턴스 저하를 방지할 수 있는 반도체 소자의 실린더형 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 실린더형 캐패시터 형성 공정시 CMP 공정 후의 폴리실리콘 표면의 전자현미경 사진.
도 2는 종래기술에 따른 실린더형 캐패시터 형성 공정시 반구형 폴리실리콘이 성장된 캐패시터의 전자현미경 사진.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 실린더형 캐패시터 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
30 : 실리콘 기판 31 : 하부층
32 : 폴리실리콘 플러그 33 : 희생막
34 : 하드 마스크용 폴리실리콘막 35 : 포토레지스트 패턴
36 : 전하전극용 폴리실리콘막 37 : 포토레지스트
38 : 반구형 폴리실리콘
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자의 실린더형 캐패시터 형성방법은, 소정의 도전 구조 및 절연 구조를 구비한 하부층 상에 희생막을 형성하는 제1 단계; 상기 희생막을 선택 식각하여 전하저장 전극 형성 영역을 디파인하는 제2 단계; 상기 제2 단계를 마친 전체 구조 표면을 따라 전하저장 전극용 폴리실리콘막을 형성하는 제3 단계; 상기 전하저장 전극용 폴리실리콘막 표면에 HMDS(hexamethyl disilizane) 처리를 실시하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 포토레지스트를 도포하여 평탄화를 이루는 제5 단계; 화학적·기계적 평탄화 공정을 통해 상기 포토레지스트 및 상기 전하저장 전극용 폴리실리콘막을 연마하여 상기 희생막이 노출되도록 하는 제6 단계; 상기 포토레지스트를 제거하는 제7 단계; H2SO4/H2O2/H2O 혼합용액을 사용한 세정을 실시하여 상기 전하저장 전극용 폴리실리콘막 표면에 잔류하는 유기물 및 HMDS를 산화시키는 제8 단계; 상기 제8 단계에서 생성된 산화물 제거를 위한 세정 공정을 실시하는 제9 단계; 유전체 박막 및 플레이트 전극용 전도막을 형성하는 제10 단계를 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제9 단계 수행 후, NH4OH/H2O2/H2O 혼합용액을 사용한 세정을 실시하여 상기 전하저장 전극용 폴리실리콘막 표면을 식각하는 제11 단계를 더 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제11 단계 수행 후, 상기 전하저장 전극용 폴리실리콘막 표면에 반구형 폴리실리콘을 성장시키는 제12 단계를 더 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제12 단계 수행 전, 희석된 HF 용액을 사용하여 반구형 폴리실리콘 성장 전 세정 공정을 실시하는 제13 단계를 더 포함하여 이루어진다.
바람직하게, 본 발명은 상기 희생막을 습식 제거하는 제14 단계를 더 포함하여 이루어진다.
바람직하게, 상기 산화물 제거를 위한 세정 공정은 HF 용액 또는 BOE(buffered oxide etchant) 용액을 사용하여 실시한다.
바람직하게, 상기 H2SO4/H2O2/H2O 혼합용액은 60~150℃의 온도를 유지하도록 한다.
바람직하게, 상기 NH4OH/H2O2/H2O 혼합용액은 60~150℃의 온도를 유지하도록 한다.
바람직하게, 상기 화학적·기계적 평탄화 공정은 알칼리성 분산액과 퓸드 실리카(fumed silica) 고형체로 이루어진 슬러리를 사용하여 수행한다.
바람직하게, 본 발명은 상기 제6 단계 수행 후, NH4OH, NH4OH/H2O2, HF, BOE(buffered oxide etchant, HF/NH4F) 중 적어도 어느 하나의 희석액을 사용한 세정 공정을 실시하는 제11 단계를 더 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제7 단계 수행 후, 희석된 BOE 용액을 사용한 세정 공정을 실시하는 제11 단계를 더 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 실린더형 캐패시터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 실린더형 캐패시터 형성 공정은, 우선 도 3a에 도시된 바와 같이 실리콘 기판(30) 상에 소정의 절연 구조 및 도전 구조를 가지는하부층(31)을 형성한다. 하부층(31)에는 워드라인, 비트라인 및 다수의 층간절연막이 포함되며, 전하저장 전극 콘택 마스크를 사용한 사진 공정 및 층간절연막 식각 공정을 통해 전하저장 전극 콘택홀을 형성한다. 이어서, 전하저장 전극 콘택홀 내에 폴리실리콘 플러그(32)를 형성하고, 전체 구조 상부에 희생막(33) 및 1000~3000하드 마스크용 폴리실리콘막(34)을 증착하고, 그 상부에 전하저장 전극 마스크를 사용한 사진 공정을 통해 포토레지스트 패턴(35)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이 포토레지스트 패턴(35)을 사용하여 하드 마스크용 폴리실리콘막(34)을 식각하고, 패터닝된 하드 마스크용 폴리실리콘막(34)을 사용하여 희생막(33)을 식각하여 전하저장 전극 형성 영역을 디파인한다. 이어서, 전체 구조 표면을 따라 전하저장 전극용 폴리실리콘막(36)을 증착하고, 그 표면에 HMDS 처리를 실시한 다음, 전체 구조 상부에 포토레지스트(37)를 도포하여 실린더 구조의 갭필을 이룬다. 이때, 전하저장 전극용 폴리실리콘막(36)은 고농도로 도핑되도록 하며, 이를 대신하여 비정질실리콘막을 사용할 수 있다. 또한, 포토레지스트(37)로 감광성 또는 비감광성 레지스트를 사용하며, 도포시 약 0.05~20cP의 점도를 가지며 200℃ 이하의 열처리를 통해 경화가 가능한 특성을 가지는 유기용제를 사용한다.
계속하여, 도 3c에 도시된 바와 같이 알칼리성 분산액과 퓸드 실리카(fumed silica) 고형체로 이루어진 슬러리를 사용하여 화학적·기계적 평탄화(CMP) 공정을 실시하여 하드 마스크용 폴리실리콘막(35) 및 전하저장 전극용 폴리실리콘막(36)을 연마함으로써 전하저장 전극용 폴리실리콘막(36)을 셀 단위로 분리한다. 계속하여,CMP 장비 내에서 또는 전하저장 전극용 폴리실리콘막(36) 표면이 마르기 전에 슬러리 및 전하저장 전극용 폴리실리콘막(36) 표면의 이물질 제거를 위한 세정을 실시한다. 이때, 세정액으로는 NH4OH, NH4OH/H2O2, HF, BOE(buffered oxide etchant, HF/NH4F) 등의 희석액을 하나 이상 사용할 수 있다. 이어서, O2플라즈마를 사용하여 실린더 구조 내부에 잔류하는 포토레지스트(37)를 스트립하고, 희석된 BOE 용액을 사용한 후속 세정을 실시한다.
다음으로, 도 3d에 도시된 바와 같이 반구형 폴리실리콘 성장 전 세정을 실시하고, 전하저장 전극용 폴리실리콘막(36) 표면에 반구형 폴리실리콘(38)을 성장시킨다. 이때, 반구형 폴리실리콘(38)은 SiH4가스를 사용하여 520~600℃의 온도에서 비도핑 실리콘층(도시되지 않음)을 증착하고, 열처리를 실시하여 반구형 입자로 성장시키며, 반구형 입자의 도핑을 위하여 600~800℃ 온도에서 PH3 도핑을 실시한다.
그리고, 상기의 반구형 폴리실리콘 성장 전 세정 공정은 다음과 같이 실시한다.
우선, H2SO4/H2O2/H2O 혼합용액(60~150℃)을 사용한 세정을 실시하여 포토레지스트(37) 스트립 후 잔류하는 유기물 및 HMDS를 산화물로 변화시킨다.
이어서, HF 용액 또는 BOE 용액을 사용한 세정을 실시하여 폴리실리콘막(36) 표면의 산화물을 제거한다.
다음으로, NH4OH/H2O2/H2O 혼합용액(60~150℃)을 사용한 세정을 실시하여 전하저장 전극용 폴리실리콘막(36) 표면을 수십 Å 정도 식각한다. 이러한 표면 식각에 의해 표면에 잔류하는 산화물 및 탄소 오염을 제거할 수 있다.
경우에 따라서, 희석된 HF 용액을 사용한 통상적인 반구형 폴리실리콘 성장 전 세정을 더 실시할 수 있다.
이후, 유전체 박막 및 플레이트 전극용 전도막을 증착한다.
상기와 같이 본 발명에서는 CMP 공정 및 갭필 포토레지스트 제거 후 폴리실리콘막 표면에 잔류하는 유기물 및 HMDS를 산화시키기 위한 H2SO4/H2O2/H2O 혼합용액 세정 및 산화물 제거를 위한 세정을 실시함으로써 응집 현상에 따른 결함을 제거할 수 있다. 한편, 반구형 폴리실리콘을 적용하는 경우 상기의 세정 공정을 반구형 폴리실리콘 성장 전 세정 공정으로 적용할 수 있으며, 상기의 세정 공정과 함께 NH4OH/H2O2/H2O 혼합용액을 사용한 세정을 실시하여 전하저장 전극용 폴리실리콘막 표면의 탄소 오염 및 잔류 산화물을 제거함으로써 균일한 반구형 폴리실리콘을 성장시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 희생막 제거 공정을 실시하지 않은 경우를 일례로 들어 설명하였으나, 본 발명은 희생막을 제거하여 실린더 구조의 외벽을 이용하는 경우에도 적용된다. 이 경우, 반구형 폴리실리콘은 실린더 구조 내부에만 형성하거나, 실린더 구조 내부 및 외부에 모두 형성할 수 있다.
또한, 전술한 실시예에서는 전하저장 전극 재료로 폴리실리콘 및 반구형 폴리실리콘을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 반구형 폴리실리콘을 사용하지 않는 경우에도 적용할 수 있다.
전술한 본 발명은 갭필 포토레지스트 스트립 후 잔류하는 HMDS와 유기물을 산화시키기 위한 세정 공정과 생성된 산화물을 제거하기 위한 세정 공정을 추가하여 HMDS와 CMP 공정시 사용된 슬러리 물질의 반응에 의한 결함의 잔류를 방지할 수 있으며, 이로 인하여 반도체 소자의 수율 개선을 기대할 수 있다. 또한, 본 발명은 반구형 폴리실리콘 성장 전 세정 공정을 변경하여 반구형 폴리실리콘의 불균일한 성장에 따른 국부적인 캐패시턴스 저하를 방지할 수 있으며, 이로 인하여 반도체 소자의 신뢰도 및 동작 특성 확보 효과를 기대할 수 있다.
Claims (11)
- 소정의 도전 구조 및 절연 구조를 구비한 하부층 상에 희생막을 형성하는 제1 단계;상기 희생막을 선택 식각하여 전하저장 전극 형성 영역을 디파인하는 제2 단계;상기 제2 단계를 마친 전체 구조 표면을 따라 전하저장 전극용 폴리실리콘막을 형성하는 제3 단계;상기 전하저장 전극용 폴리실리콘막 표면에 HMDS(hexamethyl disilizane) 처리를 실시하는 제4 단계;상기 제4 단계를 마친 전체 구조 상부에 포토레지스트를 도포하여 평탄화를 이루는 제5 단계;화학적·기계적 평탄화 공정을 통해 상기 포토레지스트 및 상기 전하저장 전극용 폴리실리콘막을 연마하여 상기 희생막이 노출되도록 하는 제6 단계;상기 포토레지스트를 제거하는 제7 단계;H2SO4/H2O2/H2O 혼합용액을 사용한 세정을 실시하여 상기 전하저장 전극용 폴리실리콘막 표면에 잔류하는 유기물 및 HMDS를 산화시키는 제8 단계;상기 제8 단계에서 생성된 산화물 제거를 위한 세정 공정을 실시하는 제9 단계;유전체 박막 및 플레이트 전극용 전도막을 형성하는 제10 단계를 포함하여 이루어진 반도체 소자의 실린더형 캐패시터 형성방법.
- 제1항에 있어서,상기 제9 단계 수행 후,NH4OH/H2O2/H2O 혼합용액을 사용한 세정을 실시하여 상기 전하저장 전극용 폴리실리콘막 표면을 식각하는 제11 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제2항에 있어서,상기 제11 단계 수행 후,상기 전하저장 전극용 폴리실리콘막 표면에 반구형 폴리실리콘을 성장시키는 제12 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제3항에 있어서,상기 제12 단계 수행 전,희석된 HF 용액을 사용하여 반구형 폴리실리콘 성장 전 세정 공정을 실시하는 제13 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 희생막을 습식 제거하는 제14 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제1항에 있어서,상기 산화물 제거를 위한 세정 공정은,HF 용액 또는 BOE(buffered oxide etchant) 용액을 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제1항에 있어서,상기 H2SO4/H2O2/H2O 혼합용액은,60~150℃의 온도를 유지하도록 하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제2항에 있어서,상기 NH4OH/H2O2/H2O 혼합용액은,60~150℃의 온도를 유지하도록 하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제1항에 있어서,상기 화학적·기계적 평탄화 공정은,알칼리성 분산액과 퓸드 실리카(fumed silica) 고형체로 이루어진 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제9항에 있어서,상기 제6 단계 수행 후,NH4OH, NH4OH/H2O2, HF, BOE(buffered oxide etchant, HF/NH4F) 중 적어도 어느 하나의 희석액을 사용한 세정 공정을 실시하는 제11 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
- 제1항에 있어서,상기 제7 단계 수행 후,희석된 BOE 용액을 사용한 세정 공정을 실시하는 제11 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086649A KR100358145B1 (ko) | 2000-12-30 | 2000-12-30 | 반도체 소자의 실린더형 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086649A KR100358145B1 (ko) | 2000-12-30 | 2000-12-30 | 반도체 소자의 실린더형 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020058539A KR20020058539A (ko) | 2002-07-12 |
| KR100358145B1 true KR100358145B1 (ko) | 2002-10-25 |
Family
ID=27689631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086649A KR100358145B1 (ko) | 2000-12-30 | 2000-12-30 | 반도체 소자의 실린더형 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358145B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129548A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| KR19990087012A (ko) * | 1998-05-15 | 1999-12-15 | 윤종용 | 커패시터 하부전극의 반구형 그레인 형성전 전처리방버베 |
| US6010942A (en) * | 1999-05-26 | 2000-01-04 | Vanguard International Semiconductor Corporation | Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure |
| KR20000074687A (ko) * | 1999-05-25 | 2000-12-15 | 김영환 | 금속 하부전극을 갖는 캐패시터 제조 방법 |
-
2000
- 2000-12-30 KR KR1020000086649A patent/KR100358145B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129548A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| KR19990087012A (ko) * | 1998-05-15 | 1999-12-15 | 윤종용 | 커패시터 하부전극의 반구형 그레인 형성전 전처리방버베 |
| KR20000074687A (ko) * | 1999-05-25 | 2000-12-15 | 김영환 | 금속 하부전극을 갖는 캐패시터 제조 방법 |
| US6010942A (en) * | 1999-05-26 | 2000-01-04 | Vanguard International Semiconductor Corporation | Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020058539A (ko) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338958B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR20020002898A (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| KR100358145B1 (ko) | 반도체 소자의 실린더형 캐패시터 형성방법 | |
| KR100702112B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| KR100384859B1 (ko) | 캐패시터의 제조 방법 | |
| KR100507364B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100399945B1 (ko) | 반도체 소자의 실린더형 캐패시터 형성방법 | |
| KR20040001227A (ko) | 캐패시터 형성 방법 | |
| KR100641083B1 (ko) | 반도체장치의 스토리지노드 전극용 콘택부 제조 방법 | |
| KR100390846B1 (ko) | 반도체 소자 제조방법 | |
| KR100483204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19990055813A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100386613B1 (ko) | 반도체 소자의 제조방법 | |
| KR100849187B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010065795A (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| KR20010065794A (ko) | 반도체장치의 스토리지노드 전극용 콘택홀 제조방법 | |
| KR20030056014A (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| KR20030024211A (ko) | 반도체 메모리 소자의 실린더형 커패시터 제조방법 | |
| KR20010005308A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040098488A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20040045574A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010008406A (ko) | 커패시터의 전하저장전극 형성방법 | |
| KR20010061098A (ko) | 반도체소자의 저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |