KR20010061098A - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR20010061098A
KR20010061098A KR1019990063582A KR19990063582A KR20010061098A KR 20010061098 A KR20010061098 A KR 20010061098A KR 1019990063582 A KR1019990063582 A KR 1019990063582A KR 19990063582 A KR19990063582 A KR 19990063582A KR 20010061098 A KR20010061098 A KR 20010061098A
Authority
KR
South Korea
Prior art keywords
forming
storage electrode
semiconductor device
insulating film
sacrificial insulating
Prior art date
Application number
KR1019990063582A
Other languages
English (en)
Inventor
김동환
채수진
손용선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063582A priority Critical patent/KR20010061098A/ko
Publication of KR20010061098A publication Critical patent/KR20010061098A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 실린더형 저장전극 형성공정시 저장전극을 형성하기 위한 희생절연막패턴을 형성한 다음, 상기 희생절연막패턴의 측벽에 다결정실리콘층으로 스페이서를 형성하여 상기 희생절연막패턴이 노출되지 않게 한 후 세정공정을 실시하여 상기 세정공정으로 상기 희생절연막패턴이 손실되는 것을 방지함으로써 이너실린더형 저장전극인 경우 저장전극 간에 공정마진을 확보할 수 있고, 아우터실린더형 저장전극의 경우 저장전극의 크기가 작아지는 것을 방지하여 캐패시턴스를 일정하게 유지할 수 있으며, 상기 세정공정에 이상이 발생되는 경우 재세정이 가능하며, 세정공정에 시간제한이 없으므로 충분하게 자연산화막을 제거할 수 있기 때문에 콘택저항을 최소화할 수 있는 기술이다.

Description

반도체소자의 저장전극 형성방법{Fabricating method for storage node of semiconductor device}
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 저장전극을 형성하기 위한 희생절연막패턴이 세정공정중에 손실되는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vaccum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 증가시키는 등의 방법이 있다.
그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
더욱이, 캐패시터의 저장전극의 표면적을 증가시키기 위하여, 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(pin)구조로 형성하거나, 콘택의 상부에 실린더형의 저장전극을 형성하는 등의 방법을 사용하기도 한다.
이하, 종래기술에 따른 반도체소자의 저장전극 형성방법에 대하여 설명한다.
먼저,반도체기판 상부에 모스 전계효과 트랜지스터 등 소정의 하부구조물을 형성하고, 상기 반도체기판 전체표면 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성한다.
다음, 상기 층간절연막 상부에 저장전극으로 예정되는 부분을 노출시키는 희생절연막패턴과 반사방지막패턴을 형성한다.
그 다음, BOE용액 또는 불산용액을 이용하여 세정공정을 실시하고, 전체표면 상부에 저장전극용 도전층을 형성한다.
다음, 상기 저장전극용 도전층 상부에 감광막이나 절연막을 형성하여 평탄화시킨 후 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정 또는 전면식각공정을 실시하여 상기 저장전극용 도전층의 상부를 분리시켜 이너 실린더형 저장전극(inner cylindrical storage node)을 형성한다.
상기와 같은 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극용 도전층을 형성하기 전에 실시하는 세정공정시 희생절연막패턴의 손실로 인하여 이너실린더형 저장전극인 경우 형성하고자 하는 저장전극의 크기보다 크게 형성되서 셀간에 거리가 좁아져 브리지가 형성될 수 있고, 아우터실린더형 저장전극(outter cylindrical storage node)인 경우 형성하고자 하는 저장전극의크기보다 작게 형성되어 메모리소자의 동작에 요구되는 캐패시턴스를 갖지 못하게 되는 문제점이 있다. 또한, 상기 세정공정후 저장전극용 도전층을 바로 형성하지 못한 경우에는 저장전극콘택플러그의 표면에 자연산화막(native oxide)이 형성되어 접촉저항이 증가하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극을 형성하기 위한 희생절연막패턴을 형성한 다음, 상기 희생절연막패턴의 측벽에 다결정실리콘층으로 스페이서를 형성하여 상기 희생절연막패턴을 보호함으로써 후속 세정공정에서 상기 희생절연막패턴이 손실되는 것을 방지하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 7 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 반도체기판 13 : 층간절연막
15 : 저장전극 콘택플러그 17 : 희생절연막
19 : 반사방지막 21a : 제1다결정실리콘층
21b : 스페이서 23 : 제2다결정실리콘층
25 : 저장전극 27 : MPS막
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제1희생절연막패턴과 반사방지막패턴의 적층구조를 형성하는 공정과,
전체표면 상부에 제1다결정실리콘층을 형성하는 공정과,
상기 제1다결정실리콘층을 전면식각하여 상기 적층구조의 측벽에 스페이서를 형성한 다음, 전체표면을 세정하는 공정과,
전체표면 상부에 저장전극용 제2다결정실리콘층을 형성하는 공정과,
상기 제2다결정실리콘층 상부에 제2희생절연막을 형성하고, 화학적 기계적 연마공정으로 상기 제2희생절연막, 제2다결정실리콘층 및 반사방지막패턴을 연마하여 실린더형 저장전극을 형성하는 공정과,
상기 제2희생절연막과 제1희생절연막패턴을 제거하고, 상기 실린더형 저장전극의 표면에 선택적으로 준안정다결정실리콘막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 7 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도로서, 이너실린더형 저장전극의 형성방법을 도시한다.
먼저, 반도체기판(11) 상부에 모스 전계효과 트랜지스터(도시안됨) 등 소정의 하부구조물을 형성하고, 상기 반도체기판(11) 전체표면 상부에 저장전극 콘택플러그(15)가 구비된 층간절연막(13)을 형성한다.
다음, 전체표면 상부에 희생절연막(17)과 반사방지막(19)을 순차적으로 형성한다. 이때, 상기 반사방지막(19)은 후속 사진공정시 난반사를 방지하기 위한 것이다. (도 1 참조)
그 다음, 저장전극으로 예정되는 부분을 노출시키는 저장전극마스크를 식각마스크로 상기 반사방지막(19)과 희생절연막(17)을 식각한다. (도 2 참조)
다음, 전체표면 상부에 제1다결정실리콘층(21a)을 형성한다. 상기 제1다결정실리콘층(21a)은 500 ∼ 610℃의 온도, 0.1 ∼ 2.0torr의 압력하의 조건에서SiH4/PH3가스 또는 Si2H6/PH3가스를 사용하여 50 ∼ 150Å 두께로형성하되, 인(phosphorus)농도는 0.0 ∼ 1.0E21atoms/cc으로 하여 형성한다.
여기서, 상기 제1다결정실리콘층(21a)을 형성하기 전에 필요에 따라서 세정공정을 실시할 수 있는데, 세정공정을 실시하는 경우 상기 저장전극콘택플러그(15) 상에 형성된 자연산화막을 제거하는 공정은 실시하지 않으며, 실시하더라도 상기 희생절연막(17)의 손실을 유발시키는 BOE용액 또는 불산용액을 사용하지 않고, 파티클 및 유기물을 제거하는 피라나용액(H2SO4) 또는 SC-1용액(NH4OH)을 이용하여 실시한다. (도 3 참조)
다음, 상기 제1다결정실리콘층(21a)을 전면식각하여 상기 희생절연막(17)패턴과 반사방지막(19)패턴의 측벽에 스페이서(21b)를 형성한다. 이때, 상기 식각공정은 에 있어서,
상기 제1다결정실리콘층(21a)은 CF4/O2또는 Cl2/O2또는 Cl2또는 SF6또는 NF3가스와 같은 염소계열 또는 불소계열의 식각가스를 사용하여 식각하되, 상기 제1다결정실리콘층(21a)의 상부가 분리될 정도로만 실시할 수도 있다.
그 후, 전체표면을 세정한다. 상기 세정공정은 BOE용액 또는 HF용액을 사용하여 저장전극콘택플러그(15) 및 스페이서(21b) 상에 형성된 자연산화막을 제거하는 것을 기본으로 하고, 피라나용액 또는 SC-1용액을 사용한 세정공정을 연계하여 진행함으로써 파티클 및 유기물을 제거한다. (도 4 참조)
다음, 전체표면 상부에 저장전극용 제2다결정실리콘층(23)을 형성한다. (도5 참조)
그 다음, 상기 제2다결정실리콘층(23) 상부에 감광막이나 절연막 등의 박막을 형성한 다음, CMP공정 또는 전면식각공정을 실시하여 상기 박막, 제2다결정실리콘층(23) 및 반사방지막(19)을 제거하여 제2다결정실리콘층(23)의 상부를 분리시킴으로써 실린더형 저장전극(25)을 형성한다.
그 후, 상기 저장전극(25) 내부에 남아있는 박막 및 희생절연막(17)을 제거한다. (도 6 참조)
다음, 상기 저장전극(25)의 표면에 선택적으로 준안정다결정실리콘(meta-stable polysilicon, 이하 MPS라 함)막(27)을 형성하여 저장전극의 표면적을 증가시킨다. 상기 MPS막(27)은 500 ∼ 550℃의 온도하에서 인(phosphorus)농도는 0.0 ∼ 2.0E20atoms/cc으로 하여 형성한다. (도 7 참조)
그 후, 유전체막 및 플레이트전극을 형성하여 캐패시터를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 실린더형 저장전극 형성공정시 저장전극을 형성하기 위한 희생절연막패턴을 형성한 다음, 상기 희생절연막패턴의 측벽에 다결정실리콘층으로 스페이서를 형성하여 상기 희생절연막패턴이 노출되지 않게 한 후 세정공정을 실시하여 상기 세정공정으로 상기 희생절연막패턴이 손실되는 것을 방지함으로써 이너실린더형 저장전극인 경우 저장전극 간에 공정마진을 확보할 수 있고, 아우터실린더형 저장전극의 경우 저장전극의 크기가 작아지는 것을 방지하여 캐패시턴스를 일정하게 유지할 수있으며, 상기 세정공정에 이상이 발생되는 경우 재세정이 가능하며, 세정공정에 시간제한이 없으므로 충분하게 자연산화막을 제거할 수 있기 때문에 콘택저항을 최소화할 수 있는 이점이 있다.

Claims (10)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
    전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제1희생절연막패턴과 반사방지막패턴의 적층구조를 형성하는 공정과,
    전체표면 상부에 제1다결정실리콘층을 형성하는 공정과,
    상기 제1다결정실리콘층을 전면식각하여 상기 적층구조의 측벽에 스페이서를 형성한 다음, 전체표면을 세정하는 공정과,
    전체표면 상부에 저장전극용 제2다결정실리콘층을 형성하는 공정과,
    상기 제2다결정실리콘층 상부에 제2희생절연막을 형성하고, 화학적 기계적 연마공정으로 상기 제2희생절연막, 제2다결정실리콘층 및 반사방지막패턴을 연마하여 실린더형 저장전극을 형성하는 공정과,
    상기 제2희생절연막과 제1희생절연막패턴을 제거하고, 상기 실린더형 저장전극의 표면에 선택적으로 준안정다결정실리콘막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제1다결정실리콘층은 SiH4/PH3가스 또는 Si2H6/PH3가스를 사용하여 50 ∼ 150Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제 1 항에 있어서,
    상기 제1다결정실리콘층은 500 ∼ 610℃의 온도, 0.1 ∼ 2.0torr의 압력하의 조건에서 인(phosphorus)농도는 0.0 ∼ 1.0E21atoms/cc으로 하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 제1다결정실리콘층을 형성하기 전에 세정공정을 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 제 4 항에 있어서,
    상기 세정공정은 피라나용액 또는 SC-1용액을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 제 1 항에 있어서,
    상기 제1다결정실리콘층은 염소계열 또는 불소계열의 식각가스를 사용하여 식각하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  7. 제 6 항에 있어서,
    상기 식각가스는 CF4/O2,Cl2/O2, Cl2, SF6및 NF3가스로 이루어지는 군에서 임의로 선택되는 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  8. 제 1 항에 있어서,
    상기 세정공정은 BOE용액 또는 HF용액을 사용하여 자연산화막을 제거하고, 피라나용액 또는 SC-1용액을 사용하여 파티클 및 유기물을 제거하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  9. 제 1 항에 있어서,
    상기 준안정다결정실리콘막은 500 ∼ 550℃의 온도하에서 인(phosphorus)농도는 0.0 ∼ 2.0E20atoms/cc으로 하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  10. 제 1 항에 있어서,
    상기 반도체소자의 저장전극 형성방법은 아우터 실린더형 저장전극의 형성방법에도 적용할 수 있는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
KR1019990063582A 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법 KR20010061098A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063582A KR20010061098A (ko) 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063582A KR20010061098A (ko) 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법

Publications (1)

Publication Number Publication Date
KR20010061098A true KR20010061098A (ko) 2001-07-07

Family

ID=19630907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063582A KR20010061098A (ko) 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR20010061098A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875658B1 (ko) * 2002-06-03 2008-12-26 주식회사 하이닉스반도체 반도체소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875658B1 (ko) * 2002-06-03 2008-12-26 주식회사 하이닉스반도체 반도체소자 제조방법

Similar Documents

Publication Publication Date Title
US5677221A (en) Method of manufacture DRAM capacitor with reduced layout area
US5821139A (en) Method for manufacturing a DRAM with increased electrode surface area
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US5770510A (en) Method for manufacturing a capacitor using non-conformal dielectric
US5763304A (en) Method for manufacturing a capacitor with chemical mechanical polishing
KR100465865B1 (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR20010061098A (ko) 반도체소자의 저장전극 형성방법
KR100369868B1 (ko) 반도체소자의 저장전극 형성방법
KR100341248B1 (ko) 반도체소자의 저장전극 형성방법
KR100475273B1 (ko) 반도체소자의 저장전극 형성방법
KR100353807B1 (ko) 고유전체 캐패시터의 하부전극 형성방법
KR20040001227A (ko) 캐패시터 형성 방법
KR100609558B1 (ko) 반도체소자의 캐패시터 제조방법
KR20010059014A (ko) 반도체소자의 제조방법
KR100361530B1 (ko) 디램 소자의 제조방법
KR20020002172A (ko) 반도체 소자의 캐패시터 제조방법
KR20010005308A (ko) 반도체소자의 저장전극 형성방법
KR0146256B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법
KR20030000569A (ko) 반도체소자의 저장전극 형성방법
KR20040002287A (ko) 반도체소자의 저장전극 형성방법
KR20010059979A (ko) 반도체소자의 저장전극 형성방법
KR20020002005A (ko) 반도체소자의 캐패시터 제조방법
KR20040002277A (ko) 반도체소자의 저장전극 형성방법
KR20010061091A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid