KR20040098488A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR20040098488A KR20040098488A KR1020030030875A KR20030030875A KR20040098488A KR 20040098488 A KR20040098488 A KR 20040098488A KR 1020030030875 A KR1020030030875 A KR 1020030030875A KR 20030030875 A KR20030030875 A KR 20030030875A KR 20040098488 A KR20040098488 A KR 20040098488A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- slurry
- photoresist
- semiconductor device
- chemical solution
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000003990 capacitor Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000002002 slurry Substances 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 238000009832 plasma treatment Methods 0.000 abstract description 6
- 239000000356 contaminant Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 238000011109 contamination Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Detergent Compositions (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법을 개시한다. 개시된 발명은 실리콘기판상에 캐패시터 하부전극의 절연막패턴을 형성하는 단계; 상기 절연막 패턴을 포함한 실리콘기판상에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘 층상에 상기 절연막패턴을 매립할 정도의 두께로 감광제를 코팅하는 단계; 평탄화 공정을 통해 상기 감광제 및 폴리실리콘층을 선택적으로 제거하여 폴리실리콘층을 분리시키는 단계; 평탄화공정시에 잔류하는 슬러리를 화학용액을 이용하여 제거하는 단계; 및 상기 감광제 잔류물을 제거하는 단계를 포함하여 구성된다.
Description
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로서, 보다 상세하게는 실린더형 캐패시터 형성시에 소자분리공정 진행에 따른 수율감소를 야기시키는 결함 발생을 억제시킬 수 있는 반도체소자의 캐패시터 제조방법에 관한 것이다.
반도체소자의 캐패시터 형성시에 하부전극으로 사용되는 도프트 폴리실리콘을 증착한후 소자분리 작업은 필수적이다. 이때, 각 디바이스의 조건에 따라 다양한 형태의 캐패시터가 형성되는데, 캐패시터 형태에 따라 아이솔레이션 방법 또한 다양한 방법이 적용되고 있다.
반도체소자의 제조시에 적용되는 아이솔레이션방법으로는 크게 건식식각공정과 CMP(chemical mechanical planarization) 공정으로 나눌 수 있는데, 두 공정 모두 아이솔레이션 공정 진행을 위해서는 캐패시터 내부의 손상을 막기 위하여 공정진행에 대한 배리어 물질이 요구된다. 배리어 물질은 아이솔레이션 작업후 쉽게 제거가 가능한 특성을 가진 물질이 요구되는데, 그중 하나가 감광제이다.
여기서, 감광제는 플라즈마 처리를 통하여 쉽게 제거되는 특성을 가지고 있지만, 아이솔레이션 작업중 감광제 제거에 방해가 되는 중간층이 형성된 경우에는 기존의 플라즈마를 이용한 감광제 제거작업만으로 제거가 불가능하다.
이러한 상태에서 후속공정으로 진행됨에 따라 제거되지 못한 배리어물질 및 중간층 형성물질이 결함 소스로 작용을 하며, 이러한 성분들이 캐패시터 내부에 잔류를 할 경우에는 캐패시터 용량 감소를 유발한다.
도 1은 감광제를 배리어 물질로 사용하고 CMP를 이용하여 아이솔레이션 공정을 진행한 경우 발생하는 결함 소스에 대한 모식도이다.
도 1에 도시된 바와같이, 실리콘기판(11)상에 식각정지막(13)을 형성한후 식각정지막(13)상에 절연막(미도시)을 형성하고 이어 상기 절연막(미도시)과 식각정지막(13) 일부를 선택적으로 제거하여 캐패시터의 하부전극 구조물을 형성한다.
그다음, 하부전극 구조물상에 하부전극 형성용 폴리실리콘층(15)을 증착한후 상기 폴리실리콘층(15)상에 감광제(17)를 도포한다.
이어서, 상기 감광제(17)와 폴리실리콘층(15)을 CMP공정을 통해 선택적으로 제거하여 인접하는 하부전극(미도시)을 분리한다. 이때, CMP 진행시에 유입된 슬러리(slurry)(19)에 의하여 감광제(17) 윗층에 중간층을 형성하는 경우 중간층(미도시)의 충진밀도가 플라즈마 처리시에 감광제를 제거가능한 형태로 형성된 경우에는 문제가 없으나, 감광제를 완전히 차단한 형태로 중간층이 형성된 경우에는 플라즈마 처리에 의하여 감광제를 제거할 수가 없다. 이러한 경우 캐패시터 내부에는 결함소스가 잔류하게 된다.
또한, 도 2는 감광제를 배리어물질로 사용하고 CMP를 이용하여 아이솔레이션 공정을 진행한후 후속공정에서 발견되는 결함을 나타낸 사진이다.
여기서, 결함(A)은 배리어 물질인 감광제와 CMP공정시에 사용하는 슬러리가 혼합된 물질이다. 이러한 결함소스가 캐패시터 내부에 잔류하므로써 후속의 유전층 및 상부 전극형성시에 방해층으로 작용을 하며, 이러한 결과 캐패시터의 용량을 감소시키게 된다. 또한, 결함으로 발전됨에 따라 브릿지 유발로 수율감소의 원인이 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 감광제 제거시에 방해되는 중간층을 효과적으로 제거하면서 동시에 감광 제를 세정공정을 통해 제거하므로인해 감광제 제거를 위한 별도의 플라즈마 처리가 불필요하므로써 공정 진행에 따른 오염원을 완전히 제거가능하여 후속 공정 진행시 에 오염원 발생이 억제가능하며, 공정의 단순화를 이룰 수 있는 반도체소자의 캐패시터 제조방법을 제공함에 그 목적이 있다.
도 1은 감광제를 배리어 물질로 사용하고 CMP를 이용하여 이이솔레이션 공정을 진행한 경우 발생하는 결함 소스에 대한 모식도,
도 2는 감광제를 배리어물질로 사용하고 CMP를 이용하여 이이솔레이션 공정을 진행한후 후속공정에서 발견되는 결함을 보여 주는 사진,
도 3a 내지 도 3e는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 설명하기 위한 공정별 단면도.
[도면부호의설명]
31 : 실리콘기판 33 : 식각정지막
35 : 절연막 37 : 콘택홀
39 : 도프트된 실리콘층 41 : 감광재
43 : 슬러리
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터 제조방법 은, 실리콘기판상에 캐패시터 하부전극의 절연막패턴을 형성하는 단계;
상기 절연막패턴을 포함한 실리콘기판상에 폴리실리콘층을 형성하는 단계;
상기 폴리실리콘층상에 상기 절연막패턴을 매립할 정도의 두께로 감광제를 코팅하는 단계;
평탄화공정을 통해 상기 감광제 및 폴리실리콘층을 선택적으로 제거하여 폴리실리콘층을 분리시키는 단계;
평탄화공정시에 잔류하는 슬러리를 화학용액을 이용하여 제거하는 단계; 및
상기 감광제 잔류물을 제거하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 캐패시터 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 캐패시터 제조방법은, 도 3a에 도시된 바와같이, 실리콘기판(31)상에 식각정지막(33)을 형성한후 그 위에 절연막(35)을 증착한다.
그다음, 상기 절연막(35)을 캐패시터의 하부전극 형성용 마스크패턴(미도시)을 이용하여 선택적으로 제거하여 상기 실리콘기판(31)을 노출시키는 콘택홀(37)을 형성한다.
이어서, 도 3b에 도시된 바와같이, 상기 콘택홀(37)을 포함한 절연막(35)상에 하부전극 형성용 도프트된 폴리실리콘층(39)을 증착한다.
그다음, 도 3c에 도시된 바와같이, 도프트된 폴리실리콘층(39)상에 CMP에 의한 하부전극 분리를 위한 배리어 물질로서 감광재(41)를 상기 콘택홀(37)을 매립한 정도로 코팅한다.
이어서, 도 3d에 도시된 바와같이, CMP공정을 이용한 하부전극을 분리시킨다. 이때, CMP 공정시에 캐패시터 내부에 감광재(41a)와 슬러리(43)가 잔류하게 된다.
그다음, 도 3e에 도시된 바와같이, 화학용액을 이용하여 잔류하는 슬러리(43)를 제거하고, 이어 플라즈마 또는 SPM 세정공정을 통해 잔류하는 감광재(41a)를 제거한다.
상기 슬러리(43)와 감광재(41a)를 제거하는 공정에 대해 구체적으로 설명하면 다음과 같다.
본 발명에 따르면, 기존의 CMP가 종료된 시점에서 1차 제거대상으로 슬러리(43)에 대한 조치를 하고, 이어 감광재 제거를 위하여 플라즈마 처리공정없이 세정공정을 적용한다.
여기서, 최초 세정공정에서는 슬러리(43)를 제거하기 위한 케미칼 즉, BOE를 적용하여 슬러리 입자를 완전히 또는 충진밀도를 낮추어서 중간층아래의 하부층이 개방되도록 한다. 이때, 사용하는 케미칼로서는 슬러리의 주성분인 SiO2를 제거할 수 있는 것을 사용한다.
최초 세정공정에 의하여 캐패시터 내부의 감광제(41a)가 완전히 또는 부분적으로 개방된 상태이며 감광제(41a)는 슬러리 제거를 위한 캐미칼에 의하여 제거하는 것은 불가능하지만, 활성회된 상태가 되어 캐패시터 외부로 유출현상이 발생한다.
이 상태에서 SPM 세정을 이용하여 습식 PR 제거공정을 동일 장비상에서 연속적으로 적용한다. 기존 공정에 비하여 플라즈마 공정이 불필요하게 되며, 연속적으로 세정공정을 진행하므로써 감광제에 의한 습식조(wet bath) 오염 문제를 해결할 수 있다.
세정공정이 각각 진행될 경우, 1차 세정이 진행된후 웨이퍼상에 감광제가 개방된 상태가 되어 후속 조(bath)에서의 오염 및 건조방법 선정 등 적용 가능한 세정장비의 선택시 많은 요소를 고려해야 하지만, 연속적으로 캐미칼을 이용하여 감광제를 제거하므로써 세정공정에서의 오염문제를 해소할 수 있어 공정 안정성도 확보할 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 캐패시턴 제조방법에 의하면, 캐패시터 형성공정중 아이솔레이션 작업에 사용하는 배리어 물질에 따른 결함문제를 기존 공정을 유지하면서 개선하는 방법으로 신물질 도입에 따른 공정조건 변경이나 전공정의 변경을 통한 신규투자의 부담없이 개선이 가능한 방법으로 전체 공정을 단순화시키면서 공정진행상의 오염문제를 해결할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (12)
- 실리콘기판상에 캐패시터 하부전극의 절연막패턴을 형성하는 단계;상기 절연막패턴을 포함한 실리콘기판상에 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층상에 감광제를 코팅하여 상기 절연막패턴을 매립시키는 단계;상기 감광제 및 폴리실리콘층을 평탄화시켜 폴리실리콘층을 분리시키는 단계;평탄화공정시에 잔류하는 슬러리를 화학용액을 이용하여 제거하는 단계; 및상기 감광제 잔류물을 제거하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 슬러리 제거시에 HF 계열의 화학용액을 이용한 세정공정을 적용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제2항에 있어서, 상기 세정공정은 HF : DI 비율은 10∼200 : 1 wt% 조건하에서 진행하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제2항에 있어서, 상기 슬러리 제거를 위한 화학용액 적용시간은 열적 산화막의 10∼200Å 두께의 손실범위에서 실시하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제2항에 있어서, 상기 슬러리 제거시에 HF 계열의 BOE를 적용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제2항에 있어서, 상기 화학용액의 적용시간내에 적용횟수를 1∼10회 범위로 하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제2항에 있어서, 상기 슬러리 제거용 화학용액 적용전에 식각효율을 높이기 위해 유기물 제거세정공정을 추가로 실시하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 감광제 제거시에 상기 슬러리 제거공정을 진행한후 동일장비에서 연속적으로 SPM 화학용액을 적용하여 감광제를 제거하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제8항에 있어서, 상기 SPM 적용시에 화학용액 비율은 H2SO4: H2O2= 3∼50 : 1 wt% 비율인 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제8항에 있어서, 상기 SPM 적용시에 케미칼 온도는 실온 ∼ 140 ℃ 범위에서 적용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제8항에 있어서, 상기 SPM 케미칼에 오존을 0.1∼10 ppm을 함유하여 적용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 감광제 제거시에 O3-UPW를 적용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0030875A KR100518227B1 (ko) | 2003-05-15 | 2003-05-15 | 반도체소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0030875A KR100518227B1 (ko) | 2003-05-15 | 2003-05-15 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040098488A true KR20040098488A (ko) | 2004-11-20 |
| KR100518227B1 KR100518227B1 (ko) | 2005-10-04 |
Family
ID=37376380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0030875A KR100518227B1 (ko) | 2003-05-15 | 2003-05-15 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100518227B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655788B1 (ko) * | 2005-06-30 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법. |
-
2003
- 2003-05-15 KR KR10-2003-0030875A patent/KR100518227B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655788B1 (ko) * | 2005-06-30 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100518227B1 (ko) | 2005-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4677177B2 (ja) | 半導体素子の製造方法 | |
| US7985645B2 (en) | Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same | |
| KR100589078B1 (ko) | 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법 | |
| KR20040098488A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100721546B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| KR100474558B1 (ko) | 반도체소자 제조방법 | |
| KR100358145B1 (ko) | 반도체 소자의 실린더형 캐패시터 형성방법 | |
| KR100557921B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR101060580B1 (ko) | 반도체 소자의 제조방법 | |
| KR20110001146A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100483204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100639205B1 (ko) | 반도체 소자의 제조방법 | |
| KR100398580B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20000067350A (ko) | 실리콘 질화막의 크랙 방지를 위한 커패시터 형성 방법 | |
| CN115996569A (zh) | 半导体结构的制造方法 | |
| KR20080039096A (ko) | 반도체소자의 세정 방법 | |
| KR100507364B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100884345B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20040001221A (ko) | 캐패시터 형성 방법 | |
| KR20040045574A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20070078955A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR20040061819A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20000003613A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20010008406A (ko) | 커패시터의 전하저장전극 형성방법 | |
| KR20060074978A (ko) | 메모리장치의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |