KR100474558B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100474558B1
KR100474558B1 KR10-2002-0042115A KR20020042115A KR100474558B1 KR 100474558 B1 KR100474558 B1 KR 100474558B1 KR 20020042115 A KR20020042115 A KR 20020042115A KR 100474558 B1 KR100474558 B1 KR 100474558B1
Authority
KR
South Korea
Prior art keywords
storage electrode
semiconductor device
device manufacturing
polysilicon layer
semiconductor substrate
Prior art date
Application number
KR10-2002-0042115A
Other languages
English (en)
Other versions
KR20040008476A (ko
Inventor
윤효근
정우덕
김규현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0042115A priority Critical patent/KR100474558B1/ko
Publication of KR20040008476A publication Critical patent/KR20040008476A/ko
Application granted granted Critical
Publication of KR100474558B1 publication Critical patent/KR100474558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 실린더형 캐패시터를 제조하는데 있어서 세정공정시 저장전극의 표면을 소수성 (hydrophobic)으로 만든 상태에서 마란고니 건조기 (Marangoni dryer)를 사용하여 건조하는 과정을 포함하는 것을 특징으로 하는 세정방법에 관한 것으로, 두 저장전극 사이의 물 반점 발생을 억제시켜 저장전극의 브리지 발생을 방지할 뿐만 아니라, 파티클 제어가 쉽고, 저장전극의 표면이 마지막 세정공정 진행시 HF처리에 의해 옥사이드와 같은 저유전율층이 제거된 상태이기 때문에 Ta2O5와 같은 고유전율 박막의 증착시 캐패시터의 정전용량 감소를 억제할 수 있는 효과를 얻을 수 있다.

Description

반도체소자 제조방법{Manufacturing Method of Semiconductor Device}
본 발명은 반도체소자 제조방법에 관한 것으로, 더욱 상세하게는 실린더형 캐패시터를 제조하는데 있어서 세정공정시 저장전극의 브리지 (bridge) 발생을 방지하기 위하여 이소프로필 알코올 건조기 (IPA dryer)를 사용하는 대신에, 마란고니 건조기 (Marangoni dryer)를 사용하여 건조하는 과정을 포함하는 것을 특징으로 하는 세정방법에 관한 것이다.
반도체소자의 집적도가 높아짐에 따라 캐패시터의 정전용량 증대를 위해 일반적으로 실린더형 캐패시터가 많이 이용되고 있다. 이때 소자의 미세화와 더불어 저장전극의 표면적 증대를 위해 그 높이 또한 점차적으로 높아지고 있는 추세에 있는데, 이로 인해 저장전극 형성시 세정공정에서 브리지가 발생하여 비트 페일 (bit fail)의 주요원인으로 작용하고 있다.
이러한 저장전극의 브리지는 건조과정시 두 개의 저장전극 사이에서 발생하는 물 반점 (water mark)에 의해 유발되는 것으로 알려져 있다. 즉, 저장전극의 높이 증가로 인해 저장전극의 벤딩 스트레스 (bending stress)는 가중되고, 이때 발생되는 물 반점에 기인한 표면장력의 영향으로 브리지가 발생하는 것이다.
이를 방지하기 위한 방법은 표면을 최대한 친수성 (hydrophilic) 표면으로 만든 후 빠른 시간 내에 건조시킴으로써, 물 반점의 발생을 막아 저장전극 사이의 표면장력 영향을 최소화시키는 것이다. 따라서 여러 건조방법 중 이소프로필 알코올 건조기가 많이 이용되어지고 있는데, 이는 파티클 제어에 매우 취약할 뿐만 아니라, 최종 저장전극의 표면을 친수성으로 가져가기 위한 에스.씨.-1 (SC-1) 용액 (NH4OH + H2O2 + H2O)을 이용한 세정처리로 인해 저유전율을 가지는 옥사이드층이 형성되기 때문에, Ta2O5와 같은 고유전율 박막을 증착하여 캐패시터를 제조하더라도 정전용량이 저하되는 문제점이 있다.
본 발명은 상기 종래의 문제점을 해결하기 위한 것으로, 실린더형 캐패시터를 제조하는데 있어서 세정공정시 저장전극의 브리지 발생을 방지하기 위하여 저장전극의 표면을 소수성 (hydrophobic)으로 만든 상태에서 마란고니 건조기를 사용하여 건조하는 과정을 포함하는 것을 특징으로 하는 세정방법에 의해 진행되는 반도체소자 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 하기의 단계를 포함한다.
(a) 저장전극이 형성되어 있는 셀영역과 포토레지스트막이 형성되어 있는 셀 주변영역을 포함하는 반도체 기판의 셀영역 코아산화막을 습식식각하는 단계;
(b) 상기 셀 주변영역의 포토레지스트막을 제거하는 단계;
(c) 상기 결과물을 에스.씨.-1 용액 (NH4OH + H2O2 + H2O)조에서 세정하는 단계;
(d) 상기 결과물을 HF를 포함하는 용액조에서 세정하는 단계;
(e) 상기 결과물을 순수 세정조에서 최종 세정하는 단계; 및
(f) 상기 결과물을 마란고니 건조기를 이용하여 건조하는 단계.
상기 단계를 포함하는 본 발명의 반도체소자 제조방법에서, 상기 저장전극은 불순물이 주입되지 않는 폴리실리콘층 및 불순물이 주입된 폴리실리콘층이 순차적으로 증착되어 형성되고, 상기 저장전극은 350∼500Å의 두께로 형성되고, 상기 불순물이 주입된 폴리실리콘층은 PH3를 소스로 하여 510∼630℃에서 20∼40분간 수행된 이온주입 공정에 의해 형성된 인(P)이 주입된 폴리실리콘층이고, 상기 (a) 내지 (f)로 이루어지는 모든 단계는 웨트스테이션 (wet station) 내에서 수행되고, 상기 반도체기판은 웨트스테이션 내에 로딩 (loading)될 때 저장전극 사이의 단축(短軸) 바 (bar) 씨.디.(Critical Dimension; 이하 "CD"라 약칭함)가 웨트스테이션 내의 모든 용액의 계면에 수직이 되도록 얼라인 (align)하고, 상기 HF를 포함하는 용액은 H2O : HF의 부피비가 50∼100 : 1인 HF 수용액 또는 NH4F : HF의 부피비가 9∼300 : 1인 NH4F 및 HF로 이루어진 용액이고, 상기 최종 세정단계는 5∼10분간 수행하고, 상기 반도체기판은 최종 세정조에서 마란고니 건조기를 통과하는데 0.3∼0.5㎜/초의 속도로 이동하며, 상기 마란고니 건조기는 버블링 (bubbling) 기체 및 캐리어 (carrier) 기체로 핫 질소 기체를 사용하는 것을 특징으로 한다.
이하 도면에 의거하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1g는 본 발명에 따른 실린더형 캐패시터의 제조공정을 나타내는 것으로, 그 제조공정을 순서대로 살펴보면 다음과 같다.
먼저, 소정의 반도체기판(10) 상부에 저장전극 콘택(12)을 구비하는 층간절연막(14)을 형성시키고, 그 상부에 질화막(16), 코아산화막(18), 하드마스크(20) 및 포토레지스트막을 순차적으로 형성시킨 다음, 포토레지스트막을 포토리소그래피 공정으로 패터닝하여 포토레지스트 패턴(22)을 얻는다 (도 1a 참조).
다음, 상기 포토레지스트 패턴(22)을 마스크로 하여 통상의 방법에 따라 하부의 하드마스크(20), 코아산화막(18) 및 질화막(16)을 순차적으로 건식식각하여 셀영역(C)과 주변영역(P)을 정의한다 (도 1b 참조). 여기서, 셀영역(C)과 셀 주변영역(P)의 사이에 정의되는 가아드링(32)은 후속공정인 셀영역(C)의 코아산화막(18) 습식식각 공정시 셀 주변영역(P)의 코아산화막(18)이 습식식각되는 것이 방지되도록 하기 위하여 포토레지스트막으로 막아야 하는 부분이다.
다음, 상기 건식식각 공정 후에 잔류하는 포토레지스트 패턴(22) 및 하드마스크(20)를 제거한 다음 (도 1c 참조), 그 결과물 상부에 폴리실리콘층을 증착한 후 포토레지스트를 이용하여 폴리실리콘층을 분리함으로써 저장전극(24)을 형성시킨다 (도 1d 참조).
이때 상기 폴리실리콘층은 불순물이 주입되지 않는 폴리실리콘층을 먼저 증착한 다음, 그 상부에 불순물이 주입된 폴리실리콘층을 증착하여 350∼500Å의 전체 두께를 가지도록 형성시키는데, 바람직하게는 불순물이 주입되지 않는 폴리실리콘층을 400Å으로 증착한 다음, 그 상부에 불순물이 주입된 폴리실리콘층을 100Å으로 증착한다.
또한 상기 불순물은 인(P)인 것이 바람직하며, 상기 인이 주입된 폴리실리콘층은 PH3를 소스로 하여 510∼630℃에서 20∼40분간 이온주입 공정을 수행함으로써, 그 표면이 크리스탈에 가까운 특성을 갖도록 하여 후속 세정공정에서 저장전극의 브리지 발생을 억제할 수 있다.
다음, 상기 결과물의 가아드링(32) 및 셀 주변영역(P)에 포토레지스트막(26)을 형성시키는데, 이는 셀영역(C)의 코아산화막(18)만을 습식식각하기 위한 것이다 (도 1e 참조).
그 다음, 상기 결과물을 웨트스테이션을 이용한 습식식각 공정으로 셀영역(C)의 코아산화막(18)만을 습식식각한 다음 (도 1f 참조), 상기 가아드링(32) 및 셀 주변영역(P)의 포토레지스트막(26)을 제거한다 (도 1g 참조).
이때 셀영역(C)의 코아산화막(18) 습식식각은 BOE 용액 (NH4F : HF = 9 : 1, 부피비)에 의해 수행되고, 상기 셀 주변영역(P)의 포토레지스트막(26) 제거는 120℃의 피란하 (Piranha) 용액 (H2SO4 : H2O2 = 4 : 1, 부피비)에 의해 20분 이상 수행된다.
또한, 상기 셀영역(C)의 코아산화막(18) 습식식각 공정부터 후속의 세정 및 건조공정까지의 모든 공정이 웨트스테이션 내에서 진행되는데, 상기 저장전극(24)이 형성된 반도체기판(10)을 웨트스테이션 내에 로딩할 때에는 저장전극(24) 사이의 단축 바 CD가 웨트스테이션 내의 모든 용액의 계면에 수직이 되도록 얼라인한다.
상기한 바와 같이, 실린더형 캐패시터 제조를 위한 저장전극(24)을 형성시키기 위하여 마지막 공정으로서 셀영역(C)의 코아산화막(18)을 습식식각하고, 포토레지스트막(26)을 제거하게 되고, 이렇게 하여 얻어지는 최종 저장전극(24)에 대한 세정공정을 실시한 후, 그 상부에 유전물질을 증착하여 유전막을 형성시키고, 유전막 상부에 상부전극을 형성시킴으로써 실린더형 캐패시터 제조가 종료된다.
본 발명은 상기 셀영역(C)의 코아산화막(18) 습식식각 및 포토레지스트막(26) 제거 후의 최종 저장전극(24)의 세정공정시 저장전극(24)의 표면을 소수성으로 만든 상태에서 마란고니 건조기를 사용하여 건조하는 것을 특징으로 한다.
상기 세정 및 건조공정은 셀영역(C)의 코아산화막(18) 습식식각 공정부터 사용되는 웨트스테이션 내에서 수행하는 것으로 먼저, 상기 최종 저장전극(24)이 형성된 반도체기판(10)을 에스.씨.-1 용액조에서 약 10분간 세정하는데, 이는 잔류하는 포토레지스트 찌꺼기 및 파티클을 제거하기 위해서이다.
이때 상기 에스.씨.-1 용액으로는 NH4OH : H2O2 : H2O의 부피비가 1 : 4 : 20이고, 온도가 25℃인 것을 사용한다.
다음, 상기 결과물을 HF를 포함하는 용액조에서 세정하는데, 이는 에스.씨.-1 용액에 의한 세정 과정에서 생성되는 옥사이드층을 제거하여 저장전극(24)의 표면이 최대한 소수성이 되도록 하기 위한 것으로, 후속 공정에서 마란고니 건조기를 이용할 때에 마란고니 포스 (Marangoni force)의 영향을 거의 받지 않게 한다.
이때 상기 HF를 포함하는 용액으로는 H2O : HF의 부피비가 50∼100 : 1인 HF 수용액을 사용하거나, NH4F : HF의 부피비가 9∼300 : 1인 NH4F 및 HF로 이루어진 용액을 사용하는데, 일례로 H2O : HF의 부피비가 50 : 1인 HF 수용액을 사용하는 경우에는 그 세정시간을 20∼50초로 하면 상기 에스.씨.-1 용액에 의한 세정 과정에서 생성되는 옥사이드층이 완전히 제거된다.
다음, 상기 결과물을 순수 세정조에서 5∼10분간 최종 세정한다.
그 다음, 상기 결과물을 마란고니 건조기를 이용하여 건조한다.
도 2는 본 발명에 따른 마란고니 건조기의 개략도로서, 탈이온수가 충전되어 있는 하우징(100) 및 이소프로필 알코올이 충전되어 있는 액체탱크(110)로 이루어진다. 이때 상기 하우징(100) 내에는 저장전극(24)이 형성된 반도체기판(10)이 내장되고, 액체탱크(110)에는 이소프로필 알코올 증기(120)를 발생시키는 버블러(bubbler)(미도시)가 설치되어 있다.
상기 마란고니 건조기는 표면장력이 낮은 이소프로필 알코올 증기(120)를 저장전극(24)의 표면에 분사하여 저장전극(24)의 표면에 존재하는 탈이온수를 건조시키는 것으로, 마란고니 건조기에 의한 건조방법은 2개의 다른 표면장력 영역이 존재할 경우, 표면장력이 작은 영역으로부터 표면장력이 큰 영역으로 액이 흐르는 원리를 이용하여 소정의 표면을 건조시키는 것이다.
이러한 마란고니 효과에 의해, 건조공정이 완료된 후 상기 저장전극(24)의 표면에는 탈이온수의 물 반점(130)이 발생하지 않게 된다.
그러나, 마란고니 건조기에 의한 건조공정시 발생하는 마란고니 포스는 중력이 작용하는 방향으로 작용하기 때문에 저장전극 브리지 유발에 가장 큰 영향을 미치는 요인중 하나로 작용한다.
상기의 이유로 전술한 바와 같이, 상기 저장전극(24)이 형성된 반도체기판(10)을 웨트스테이션 내에 로딩할 때 저장전극(24) 사이의 단축 바 CD가 웨트스테이션 내의 모든 용액의 계면에 수직이 되도록 얼라인함으로써, 마란고니 포스의 영향을 최대한 줄일 수 있다.
상기 저장전극(24)이 형성된 반도체기판(10)은 최종 세정조에서 마란고니 건조기를 통과할 때 0.3∼0.5㎜/초의 속도로 이동하도록 하는데, 이는 공기중 표면의 노출시간을 줄여 저장전극(24) 표면의 소수성 특성이 최대한 유지되도록 하기 위함이다.
또한 상기 액체탱크(110)에 설치되어 있는 버블러에는 질소공급원으로부터 공급되어 버블링 역할을 하는 핫 질소 기체가 적절하게 조절됨으로써 이소프로필알코올 버블을 생성하여 이소프로필 알코올 증기(120)를 발생시키고, 또한 질소공급원으로부터 공급되어 캐리어 역할을 하는 핫 질소 기체가 적절하게 조절됨으로써 상기 버블러에 의해 발생된 이소프로필 알코올 증기(120)를 저장전극(24)이 형성된 반도체기판(10) 표면에 고르게 분산되도록 한다.
도 3a는 저장전극의 표면이 친수성인 상태에서 마란고니 건조기에 의해 건조공정이 진행된 경우를 나타내는 개략도이고, 도 3b는 도 3a에 따른 결과를 나타내는 SEM 사진으로, 저장전극(24)이 형성된 반도체기판(10)의 표면이 친수성이기 때문에 하우징(100)의 탈이온수 및 액체탱크(110)의 이소프로필 알코올을 통과할 때까지 마란고니 포스를 강하게 받게 되어 결과적으로 저장전극(24)의 브리지 ("A"로 표시됨) 발생이 용이함을 보여준다.
반면, 도 4a는 본 발명에 따라 저장전극의 표면이 소수성인 상태에서 마란고니 건조기에 의해 건조공정이 진행된 경우를 나타내는 개략도이고, 도 4b는 도 4a에 따른 결과를 나타내는 SEM 사진으로, 저장전극(24)이 형성된 반도체기판(10)의 표면이 소수성이기 때문에 하우징(100)의 탈이온수 및 액체탱크(110)의 이소프로필 알코올을 통과할 때까지 탈이온수가 저장전극(24) 표면으로부터 쉽게 분리되어 상대적으로 마란고니 포스의 영향을 거의 받지 않기 때문에 저장전극(24)의 브리지가 발생하지 않음을 보여준다.
이상에서 설명한 바와 같이 본 발명에서는 실린더형 캐패시터를 제조하는데 있어서 세정공정시 저장전극의 표면을 소수성으로 만든 상태에서 마란고니 건조기를 사용하여 건조함으로써, 두 저장전극 사이의 물 반점 발생을 억제시켜 저장전극의 브리지 발생을 방지할 뿐만 아니라, 파티클 제어가 쉽고, 저장전극의 표면이 마지막 세정공정 진행시 HF처리에 의해 옥사이드와 같은 저유전율 층이 제거된 상태이기 때문에 Ta2O5와 같은 고유전율 박막의 증착시 캐패시터의 정전용량 감소를 억제할 수 있는 효과를 얻을 수 있다.
도 1a 내지 도 1g는 본 발명에 따른 실린더형 캐피시터의 제조공정도.
도 2는 본 발명에 따른 마란고니 건조기의 개략도.
도 3a는 저장전극의 표면이 친수성인 상태에서 마란고니 건조기에 의해 건조공정이 진행된 경우를 나타내는 개략도.
도 3b는 도 3a에 따른 결과를 나타내는 SEM 사진.
도 4a는 본 발명에 따라 저장전극의 표면이 소수성인 상태에서 마란고니 건조기에 의해 건조공정이 진행된 경우를 나타내는 개략도.
도 4b는 도 4a에 따른 결과를 나타내는 SEM 사진.
< 도면의 주요부분에 대한 부호 설명 >
10 : 반도체기판 12 : 저장전극 콘택
14 : 층간절연막 16 : 질화막
18 : 코아산화막 20 : 하드마스크
22 : 포토레지스트막 24 : 저장전극
26 : 포토레지스트막 28 : 유전막
30 : 상부전극 32 : 가아드링 (guard ring)
100 : 하우징 110 : 액체탱크
120 : 이소프로필 알코올 증기 130 : 물 반점 (water mark)

Claims (11)

  1. (a) 저장전극이 형성되어 있는 셀영역과 포토레지스트막이 형성되어 있는 셀 주변영역을 포함하는 반도체 기판의 셀영역 코아산화막을 습식식각하는 단계;
    (b) 상기 셀 주변영역의 포토레지스트막을 제거하는 단계;
    (c) 상기 결과물을 에스.씨.-1 (SC-1) 용액 (NH4OH + H2O2 + H2O)조에서 세정하는 단계;
    (d) 상기 결과물을 H2O : HF의 부피비가 50∼100 : 1인 HF 수용액조 또는 NH4F : HF의 부피비가 9∼300 : 1인 NH4F 및 HF로 이루어진 용액조에서 세정하는 단계;
    (e) 상기 결과물을 순수 세정조에서 최종 세정하는 단계; 및
    (f) 상기 결과물을 마란고니 건조기를 이용하여 건조하는 단계를 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제 1 항에 있어서,
    상기 저장전극은 불순물이 주입되지 않는 폴리실리콘층 및 불순물이 주입된 폴리실리콘층이 순차적으로 증착되어 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제 1 항에 있어서,
    상기 저장전극은 350∼500Å의 두께로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제 2 항에 있어서,
    상기 불순물이 주입된 폴리실리콘층은 PH3를 소스로 하여 510∼630℃에서 20∼40분간 수행된 이온주입 공정에 의해 형성된 인(P)이 주입된 폴리실리콘층인 것을 특징으로 하는 반도체소자 제조방법.
  5. 제 1 항에 있어서,
    상기 (a) 내지 (f)로 이루어지는 모든 단계는 웨트스테이션 (wet station) 내에서 수행되는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 반도체기판은 웨트스테이션 내에 로딩될 때 저장전극 사이의 단축(短軸) 바 (bar) 씨.디.(Critical Dimension; CD)가 웨트스테이션 내의 모든 용액의 계면에 수직이 되도록 얼라인 (align) 되는 것을 특징으로 하는 반도체소자 제조방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 최종 세정단계는 5∼10분간 수행되는 것을 특징으로 하는 반도체소자 제조방법.
  10. 제 1 항에 있어서,
    상기 반도체기판은 최종 세정조에서 마란고니 건조기를 통과하는데 0.3∼0.5㎜/초의 속도로 이동하는 것을 특징으로 하는 반도체소자 제조방법.
  11. 제 1 항에 있어서,
    상기 마란고니 건조기는 버블링 (bubbling) 기체 및 캐리어 (carrier) 기체로 핫 질소 기체를 사용하는 것을 특징으로 하는 반도체소자 제조방법.
KR10-2002-0042115A 2002-07-18 2002-07-18 반도체소자 제조방법 KR100474558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042115A KR100474558B1 (ko) 2002-07-18 2002-07-18 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042115A KR100474558B1 (ko) 2002-07-18 2002-07-18 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20040008476A KR20040008476A (ko) 2004-01-31
KR100474558B1 true KR100474558B1 (ko) 2005-03-10

Family

ID=37317536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042115A KR100474558B1 (ko) 2002-07-18 2002-07-18 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100474558B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666390B1 (ko) 2005-06-20 2007-01-09 삼성전자주식회사 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
KR101045375B1 (ko) * 2009-08-25 2011-06-30 주식회사 하이닉스반도체 반도체 소자의 세정방법
CN116375350A (zh) * 2023-04-18 2023-07-04 中国工程物理研究院激光聚变研究中心 一种高抗激光损伤性能石英表面的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980047233A (ko) * 1995-12-15 1998-09-15 윌리엄 이. 힐러 극히 깨끗한 물로 린스하지 않고 직접 화학 용기에서 웨이퍼를 건조시키는 방법
KR19990025821A (ko) * 1997-09-18 1999-04-06 윤종용 웨이퍼 세정장치 및 방법
KR20010061517A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 캐패시터 제조방법
KR20040002299A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980047233A (ko) * 1995-12-15 1998-09-15 윌리엄 이. 힐러 극히 깨끗한 물로 린스하지 않고 직접 화학 용기에서 웨이퍼를 건조시키는 방법
KR19990025821A (ko) * 1997-09-18 1999-04-06 윤종용 웨이퍼 세정장치 및 방법
KR20010061517A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 캐패시터 제조방법
KR100317484B1 (ko) * 1999-12-28 2001-12-24 박종섭 반도체 소자의 캐패시터 제조방법
KR20040002299A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자 제조방법

Also Published As

Publication number Publication date
KR20040008476A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
KR100506816B1 (ko) 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
US6228739B1 (en) Pre-treatment method performed on a semiconductor structure before forming hemi-spherical grains of capacitor storage node
KR100338764B1 (ko) 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법
KR100799129B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100474558B1 (ko) 반도체소자 제조방법
US5981351A (en) Method of forming capacitor of a semiconductor device and a semiconductor capacitor formed thereby
US7199060B2 (en) Method for patterning dielectric layers on semiconductor substrates
EP1320128A1 (en) Method for making interconnect structures
KR19980036950A (ko) 반도체소자 제조방법
KR19990065140A (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR20040001227A (ko) 캐패시터 형성 방법
KR100545862B1 (ko) 웨이퍼 엣지에서의 리프팅 제어 방법
KR100291190B1 (ko) 반도체 기억소자 제조방법
KR100507364B1 (ko) 반도체소자의 캐패시터 제조방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100641083B1 (ko) 반도체장치의 스토리지노드 전극용 콘택부 제조 방법
KR20010093006A (ko) 웨이퍼 에지 처리 방법
KR100886704B1 (ko) 캐패시터의 스토리지노드 전극 형성 방법
KR100546358B1 (ko) 실리콘산화막에 대한 습식식각 방법 및 이를 포함하는반도체 소자의 제조방법
KR20050001751A (ko) 반도체 소자의 캐패시터 형성 방법
KR20040038143A (ko) 반도체 소자의 제조방법
KR20040098488A (ko) 반도체소자의 캐패시터 제조방법
KR20050003033A (ko) 반도체 소자의 수분제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee