KR100338764B1 - 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법 - Google Patents

반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법 Download PDF

Info

Publication number
KR100338764B1
KR100338764B1 KR1019990040379A KR19990040379A KR100338764B1 KR 100338764 B1 KR100338764 B1 KR 100338764B1 KR 1019990040379 A KR1019990040379 A KR 1019990040379A KR 19990040379 A KR19990040379 A KR 19990040379A KR 100338764 B1 KR100338764 B1 KR 100338764B1
Authority
KR
South Korea
Prior art keywords
cleaning
film
semiconductor substrate
insulating film
impurities
Prior art date
Application number
KR1019990040379A
Other languages
English (en)
Other versions
KR20010028237A (ko
Inventor
하헌재
정대혁
황인석
고용선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990040379A priority Critical patent/KR100338764B1/ko
Priority to US09/665,622 priority patent/US6369008B1/en
Priority to JP2000285416A priority patent/JP3891769B2/ja
Publication of KR20010028237A publication Critical patent/KR20010028237A/ko
Application granted granted Critical
Publication of KR100338764B1 publication Critical patent/KR100338764B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/39—Organic or inorganic per-compounds
    • C11D3/3947—Liquid compositions
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/08—Acids
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/10—Salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Detergent Compositions (AREA)

Abstract

불순물이 도우프된 절연막을 손상시키지 않고 식각 부산물 또는 식각에 의해 손상된 실리콘막등을 선택적으로 제거할 수 있는 세정액 및 이를 이용한 세정 방법이 제공된다. 본 발명에 따른 세정액은 불화수소 0.08 내지 0.1 중량%, 불화암모늄 0.5 내지 0.6 중량%, 과산화수소 24.9 내지 49.7 중량% 및 물 49.6 내지 74.5 중량%를 포함한다.

Description

반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정 방법{Cleaning solution for removing contaminants from surface of semiconductor substrate and cleaning method using thereof}
본 발명은 반도체 기판으로부터 불순물을 제거하는 세정액 및 이를 이용한 세정 방법에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라 소자의 디자인 룰의 축소는 불가피하다. 그러나 소자의 디자인 룰의 축소는 모든 디멘젼에 대해 동일 비율로 이루어지지 않는다. 예를 들어, 층간절연막의 두께와 배선막의 두께는 각각 내압, 기생용량, 전류용량 및 배선저항등을 고려해야 하기 때문에 디자인 룰의 변화에 비례하여 축소시키는 것은 불가능하다. 이 때문에 층간절연막내에 형성되는 콘택홀의 어스펙트 비가 증대하게 된다. 따라서, 큰 어스펙트 비의 콘택홀을 형성하기 위해서 고선택비의 식각 공정이 채용되게 되었다. 그런데 고선택비의 식각 공정은 다량의 식각 부산물, 예컨대 폴리머를 발생시키고, 식각에 노출된 막이 손상되는 문제점이 있다. 예를 들면, 다이나믹 램(DRAM)의 메모리 셀영역에서 게이트전극 사이에 형성되는 자기정렬콘택(self aligned contact; 이하 SAC라 함) 형성 공정은 게이트 전극 측벽의 질화막 스페이서와 층간 절연막간의 높은 선택비를 이용한 것이다. SAC 식각 공정은 다량의 폴리머를 발생시키며, SAC에 의해 노출되는 실리콘 기판의 표면을 손상시킨다. 따라서, SAC 형성 후에는 식각 부산물을 제거하고 손상된 막을 제거하기 위한 세정 공정이 필수적이다. 일반적으로 SAC 세정은 수산화암모늄, 과산화수소 및 물이 1:4:20의 부피비로 혼합된 표준 세정액 I(standard cleaningsolution I: 이하 SC1) 및 초순수에 희석된 불화수소액을 차례대로 처리하여 진행한다. 그런데, 종래의 세정액은 불순물이 도우프된 층간 절연막, 예컨대 BPSG막에 대한 식각률 또한 높아서 폴리머 및 손상된 막을 제거하기 위한 세정 공정시 BPSG 막 또한 식각하는 단점이 있다. 그 결과 SAC의 임계 치수 조절이 어려워지며 심한 경우에는 SAC간에 단락(short)이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 불순물이 도우프된 절연막에 손상을 일으키지 않으면서 반도체 기판으로부터 오염 물질을 선택적으로 제거할 수 있는 세정액을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 세정 수용액을 사용하여 반도체 기판의 표면으로부터 오염 물질을 제거하는 세정 방법을 제공하는 것이다.
도 1 내지 도 2는 자기 정렬 콘택홀을 형성하는 공정을 나타내는 단면도이다.
도 3a는 자기 정렬 콘택홀을 형성한 후 종래의 세정액을 사용하여 세정한 콘택홀의 상면도이고, 도 3b는 본 발명에 따른 세정액을 사용하여 세정한 콘택홀의 상면도이다.
도 4는 세정전, 종래의 세정액으로 세정한 후, 그리고 본 발명에 따른 세정액으로 세정한 후, X선 광전자 분광법(X-ray photoelectron spectroscopy: 이하 XPS)으로 표면 분석을 한 결과를 나타내는 그래프이다.
도 5는 본 발명에 따른 세정액과 종래의 세정액의 BPSG(borophosphorous silicate glass)막에 대한 식각률을 측정한 결과를 나타내는 그래프이다.
도 6a 내지 도 6c는 본 발명에 따른 세정액을 적용하여 형성한 콘택홀의 상면도이고, 도 6d는 종래의 세정액을 적용하여 형성한 콘택홀의 상면도이다.
도 7은 본 발명에 따른 세정액과 종래의 세정액을 적용하여 형성한 콘택의 저항을 각각 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 세정액은 불화수소 0.08 내지 0.1 중량%, 불화암모늄 0.5 내지 0.6 중량%, 과산화수소 24.9 내지 49.7 중량% 및 물 49.6 내지 74.5 중량%를 포함한다.
본 발명에 따른 세정액에 의해 제거되는 오염 물질은 상기 반도체 기판상에 형성된 불순물이 도우프된 층간 절연막내에 개구부(opening)를 형성하는 공정에서 발생된 오염 물질로, 폴리머, 실리콘 산화막 또는 손상된 실리콘막이다.
본 발명에 따른 세정액은 불순물이 도핑된 층간 절연막에 비해 오염 물질을선택적으로 제거할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 세정 방법에 따르면, 반도체 기판의 노출된 표면을 불화수소 0.08 내지 0.1 중량%, 불화암모늄 0.5 내지 0.6 중량%, 과산화수소 24.9 내지 49.7 중량% 및 물 49.6 내지 74.5 중량%를 포함하는 세정액과 접촉시켜 반도체 기판으로부터 오염 물질을 제거한다.
이하 본 발명에 따른 세정액 및 이를 사용한 세정 방법에 관해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 발명에 따른 세정액은 불순물이 도우프된 절연막은 손상시키지 않으면서 반도체 기판 표면에 존재하는 오염 물질을 선택적으로 제거할 수 있는 세정액으로 불화 수소, 불화 암모늄, 과산화수소 및 물을 그 구성 요소로 한다.
본 세정액은 불화수소 0.08 내지 0.1 중량%, 불화암모늄 0.5 내지 0.6 중량%, 과산화수소 24.9 내지 49.7 중량% 및 물 49.6 내지 74.5 중량%를 포함한다.
각 구성 요소의 함량 범위는 반도체 기판으로부터 오염 물질을 선택적으로 제거하면서 불순물이 도우프된 절연막에 대한 손상을 최소화할 수 있도록 하는 범위이다. 본 발명에서 지칭하는 오염 물질이란 폴리머와 같은 건식 식각 부산물, 실리콘 산화막 및 건식 식각 공정시 손상된 실리콘막등을 지칭한다. 따라서, 본 발명에 따른 세정액은 불순물이 도우프된 절연막내에 개구부를 형성하는 공정에 적합하다. 특히, 소오스/드레인 영역과 같은 불순물 영역 또는 도전 패턴, 예컨대 폴리실리콘 패드 패턴등을 노출시키는 개구부 형성 공정에 적합하다.
이하 SAC 공정에 본 발명에 따른 세정액을 적용한 세정 방법을 설명함으로써 본 발명에 따른 세정액의 개선된 효과를 설명한다.
도 1을 참조하면, 반도체 기판(10)상에 게이트 산화막(20), 게이트 전극(30) 및 실리콘 질화막으로 이루어진 캡핑막(35)을 차례대로 형성한다. 이어서, 불순물을 주입하여 소오스/드레인 영역(40)을 형성한다. 다음에 게이트 전극(30)의 측벽에 실리콘 질화막 스페이서(45)를 형성하고, 노출된 기판 표면에 패드 산화막(50)을 형성한다. 계속해서, 실리콘 질화막으로 구성된 불순물 스토핑막(55)을 결과물 전면에 형성하고, 불순물이 도우프된 층간 절연막(60)을 형성한다.
층간 절연막에 도우프된 불순물은 P형 불순물이 바람직하다. 따라서, PSG(phosphorous silicate glass) 또는 BPSG등이 층간 절연막으로 사용될 수 있다. 불순물 스토핑막(55)은 층간 절연막(60)에 도우프된 불순물이 소오스/드레인 영역(40)으로 확산되는 것을 방지하기 위하여 형성한다.
도 2를 참조하면, 개구부를 정의하는 포토레지스트 패턴(미도시)을 층간 절연막(60)상에 형성한 후, 포토레지스트 패턴을 식각 마스크로 사용하되, 층간 절연막(60)과 실리콘 질화막 캡핑막(35) 및 스페이서(45)간의 선택비를 이용하여 층간 절연막(60)을 자기 정렬 방식으로 식각한다. 이어서, 불순물 스토핑막(55) 및 패드 산화막(50)을 차례대로 식각하여 SAC(70)을 완성한다.
SAC(70) 형성 후, 기판 전면에 불순물, 예컨대 P형 불순물을 주입하여 식각시 변화된 소오스/드레인 영역(40)의 불순물 농도를 조절한다. 계속해서, SAC(70)에 패드용 폴리실리콘막을 형성하기 전에, SAC(70)영역내 특히 소오스/드레인 영역(40) 표면에 잔존하는 폴리머, 산화막 및 손상된 실리콘막을 제거하기 위해서 세정 공정을 실시한다.
도 2로부터 알 수 있듯이, 반도체 소자가 고집적화 됨에 따라 SAC(70)간의 거리(A) 또한 매우 작다. 따라서, 세정 공정시 인접한 SAC(70)를 분리하고 있는 층간 절연막(60)이 손상될 경우, SAC(70)간의 간격이 최소화되어 도 3a에 도시되어 있는 바와 같이 SAC(70)간에 단락(B)이 일어날 수 있다. 이러한 단락은 종래의 세정액인 SC1 + 희석된 불화수소 용액을 사용하여 세정 공정을 실시할 경우 종종 발생한다.
반면, 본 발명에서 사용하는 세정액은 불순물이 도우프된 층간 절연막(60)에 대한 손상은 최소화하면서 소오스/드레인 영역(40)상에 잔류하는 식각 부산물 및 손상된 실리콘 기판(10) 표면을 선택적으로 제거하기 때문에 도 3b에 도시되어 있는 바와 같이 SAC(70)간에 일정한 거리(A')를 유지할 수 있다.
본 발명에 따른 세정액의 세정 메카니즘은 크게 폴리머 및 손상막 제거 메카니즘과 불순물이 도우프된 층간 절연막(60)의 손상 억제 메카니즘으로 구분할 수 있다.
먼저, 폴리머 및 손상막 제거 메카니즘은 다음과 같다.
H2O2↔ 2H++ O2 _
Si + O2 _↔ SiO2
2HF ↔ HF2 _+ H+
SiO2+ 2HF2 _+ 2H3O+↔ SiF4+4H2O
즉, 과산화수소에서 발생한 O2 _가 손상된 실리콘 기판(10) 표면을 산화시키면, 불화수소에서 발생한 HF2 _가 산화된 실리콘 표면을 식각하여 손상된 실리콘막을 제거한다. 또, 불필요하게 형성된 자연산화막 또한 HF2 _에 의해 제거된다. 그리고 폴리머는 HF에서 발생하는 F-의 강한 환원력에 의해 환원됨으로써 제거되거나, 손상된 실리콘막에 잔류하는 폴리머는 손상된 실리콘막의 식각시 동시에 식각되어 제거된다.
한편, 불순물이 도우프된 층간 절연막(60)의 손상 방지 메카니즘은 불화 암모늄에서 발생한 NH4 +이온이 층간 절연막(60) 표면의 음이온(P-)으로 대전된 부분에 결합해서 HF2 _가 층간 절연막(60)과 반응하는 것을 방지함으로써 수행된다.
본 발명은 하기의 실험예를 참고로 더욱 상세히 설명되며, 이 실험예가 본 발명을 제한하려는 것은 아니다.
<실험예 1: XPS 표면 분석>
본 발명에 따른 세정액의 세정력을 알아보기 위하여 다음과 같이 실시하였다. 먼저 3개의 실리콘 기판상에 각각 110Å 두께의 패드 산화막 및 100Å 두께의 실리콘 질화막을 형성하였다. 이어서, 3개의 실리콘 기판에 대하여 건식 식각 공정을 실시하여 실리콘 질화막 및 패드 산화막을 제거하였다.
기판상에 패드 산화막 및 불순물 스토핑용 실리콘 질화막(도 1의 55)만 형성하고, BPSG막을 형성하지 않은 이유는 일반적으로 SAC 공정시 불순물 스토핑용 실리콘 질화막 식각시에 폴리머가 다량 형성되는 것을 고려한 것이며, 본 실험예가 상대적인 세정력만을 비교하기 위한 것이기 때문이다.
건식 식각 공정이 완료된 실리콘 기판중 하나는 세정을 실시하지 않고, 다른 하나는 SC1에 2분 그리고 희석된 불화 수소 용액에 60초동안 담그어 세정하였고, 마지막 실리콘 기판은 본 발명에 따른 선택적 세정액(selective cleaning solution: 이하 S.C.S)에 60초동안 담그어 세정하였다.
세정을 실시하지 않는 기판, 종래의 세정액(SC1+HF)으로 세정한 기판 및 본 발명에 따른 S.C.S로 세정한 기판에 대하여 각각 XPS 분석을 실시하였다. XPS 분석 결과가 도 4에 도시되어 있다.
도 4의 결과로부터 본 발명에 따른 S.C.S로 세정한 기판에서 더 많은 Si 성분이 나타났고, 탄소 계열의 폴리머도 많이 제거된 것을 확인할 수 있다. 따라서 본 발명에 따른 S.C.S는 60초간의 처리만으로부터 충분한 세정력을 나타냄을 알 수 있었다.
<실험예 2: BPSG막에 대한 식각률 측정 >
본 발명에 따른 세정액이 불순물이 도우프된 절연막에 대한 손상을 어느 정도 최소화할 수 있는지 알아보기 위하여 다음과 같이 실시하였다. 먼저 12개의 실리콘 기판상에 각각 8500Å 두께의 BPSG막을 각각 형성한 후 어닐링하였다. 불화수소와 불화암모늄이 혼합된 완충 식각액으로 1분간 처리하여 어닐링시 형성된 자연 산화막을 제거하였다.
이어서, 12개의 실리콘 기판중 6개를 먼저 선택하여 하기 표 1과 같이 세정을 실시하였다. 구체적으로, 다섯개의 기판은 실험군으로서 본 발명에 따른 선택적 세정액(selective cleaning solution: 이하 S.C.S)에 각각, 60초, 70초, 80초 및 90초간 담그고, 나머지 하나의 기판은 대조군으로서 SC1에 2분 그리고 희석된 불화 수소 용액에 60초동안 담근 후 식각률(Å/min)을 측정하였다.
처리 시간 식각률(Å/min)
실험군 1 60초 92
2 70초 101
3 80초 110
4 90초 129
5 100초 142
대조군 1 182
한편, 나머지 6개의 기판에 대해서는 N 형 불순물을 2×1013/㎠ 도우즈로 60KeV 및 30KeV로 2회에 걸쳐 주입한 후, 아래 표 2와 같이 다섯개의 기판은 실험군으로서 본 발명에 따른 S.C.S 용액에 각각 60초, 70초, 80초 및 90초간 담그고, 나머지 하나의 기판에 대해서는 대조군으로서 SC1에 2분 그리고 희석된 불화 수소 용액에 60초동안 담근 후 식각률(Å/min)을 측정하였다. P 형 불순물 주입은 SAC를형성한 후 세정전에 소오스/드레인 영역의 불순물 농도를 조절하기 위하여 실시하는 불순물 주입 공정을 고려한 것이다.
처리 시간 식각률(Å/min)
실험군 1' 60초 137
2' 70초 200
3' 80초 233
4' 90초 265
5' 100초 302
대조군 1' 390
도 4는 식각률을 측정한 결과를 막대 그래프로 나타낸 것이다. 종래의 세정액에 비해 향상된 세정력을 나타내는 실험군 1 및 1'과 종래의 세정액을 처리한 대조군 1 및 1'의 경우를 비교해보면, 본 발명에 따른 S.C.S의 BPSG막에 대한 식각률이 종래의 세정액의 BPSG에 대한 식각률의 1/2 내지 1/3 정도에 불과함을 알 수 있었다. 그리고 세정력을 충분히 확보하기 위하여 S.C.S의 처리 시간을 100초까지 증가시키더라도, 종래의 세정액에 비해 여전히 BPSG에 대해 낮은 식각률을 나타냄을 알 수 있었다. 따라서, 본 발명에 따른 S.C.S는 60초 내지 100초 정도 처리하는 것이 바람직함을 알 수 있었다.
<실험예 3: SAC간의 간격 측정>
4개의 실리콘 기판상에 각각 통상의 공정을 통해 복수개의 게이트 전극 패턴을 형성한 후, 게이트 전극 패턴의 측벽에 실리콘 질화막 스페이서를 형성하였다. 계속해서 노출된 기판상에 패드 산화막을 110Å 두께로 형성한 후, 결과물 전면에 100Å 두께의 실리콘 질화막으로 구성된 불순물 스토핑막 및 8500Å 두께의 BPSG막을 차례대로 형성하였다. SAC 공정을 진행하여 폭이 230㎚이고 SAC 간의 간격이100 ㎚인 복수개의 SAC를 형성하였다.
이어서, 아래 표 3과 같이 세개의 기판은 실험군으로서 본 발명에 따른 S.C.S 용액에 각각 60초, 90초 및 120초간 담그고, 나머지 하나의 기판에 대해서는 대조군으로서 SC1에 2분 그리고 희석된 불화 수소 용액에 60초동안 담그어 SAC를 완성하였다. 완성된 SAC의 상면도를 측정한 결과가 도 6a 내지 6d에 도시되어 있다.
처리 시간 SAC 간의 간격(㎚)
실험군 1 60초 60
2 90초 40
3 120초 20
대조군 단락 발생
S.C.S를 60초 처리하였을 때는 SAC 간의 간격(A1)이 60㎚이었고, 90초 처리하였을 때는 SAC 간의 간격(A2)가 40 ㎚이었고, 120초 처리하였을 때는 SAC 간의 간격(A1)이 20㎚이었다. S.C.S의 처리 시간이 길어질수로 SAC간의 간격이 좁아지는 하였으나, SAC 간의 단락을 방지하기에는 충분한 간격임을 알 수 있었다. 반면, 종래의 세정액을 처리하였을 경우(도 6d)에는 SAC간에 단락이 발생하였다.
<실험예 4: 콘택 저항의 측정>
실험예 3과 동일한 방법으로 SAC를 형성한 후, 두 개의 기판은 실험군으로서 본 발명에 따른 S.C.S 용액에 각각 60초 및 80초간 처리하고, 나머지 하나의 기판은 대조군으로서 SC1에 2분 그리고 희석된 불화 수소 용액에 60초동안 담그어 SAC를 완성하였다. 완성된 SAC에 대하여 콘택 저항을 측정하였다. 측정 결과가 도 7에 도시되어 있다. 도 7로부터 본 발명에 따른 S.C.S를 적용할 경우 전체 세정 시간이종래의 세정 시간에 비해 짧음에도 불구하고 누설 전류가 1KΩ 정도 개선되었음을 알 수 있다.
본 발명에 따른 세정액은 불순물이 도우프된 절연막에 대한 손상은 최소화하면서 반도체 기판으로부터 오염 물질, 예컨대 식각 부산물, 실리콘 산화막 및 건식 식각시 손상된 실리콘막등을 선택적으로 제거할 수 있다. 따라서, 본 발명에 따른 세정액은 불순물이 도우프된 절연막내에 개구부를 형성하는 공정에 적합하다.

Claims (10)

  1. 불화수소 0.08 내지 0.1 중량%;
    불화암모늄 0.5 내지 0.6 중량%;
    과산화수소 24.9 내지 49.7 중량%; 및
    물 49.6 내지 74.5 중량%를 포함하며, 반도체 기판상에 형성되고 불순물이 도우프된 절연막내에 개구부(opening)를 형성하는 공정에서 발생된 오염 물질을 상기 반도체 기판으로부터 제거하기 위한 세정액
  2. 삭제
  3. 제1항에 있어서, 상기 개구부는 상기 절연막 하부에 형성된 불순물 영역 또는 도전성 패턴을 노출시키는 개구부인 것을 특징으로 하는 세정액.
  4. 제1항에 있어서, 상기 오염 물질은 상기 개구부 형성시 발생한 폴리머, 실리콘 산화막 또는 손상된 실리콘막이며,
    상기 세정액은 상기 불순물이 도우프된 절연막에 비해 상기 오염 물질을 선택적으로 제거하는 것을 특징으로 하는 세정액.
  5. 제1항에 있어서, 상기 불순물이 도우프된 절연막은 BPSG막인 것을 특징으로 하는 세정액.
  6. 반도체 기판상에 불순물이 도우프된 절연막을 형성하는 단계;
    상기 불순물이 도우프된 절연막내에 개구부를 형성하는 단계; 및
    상기 반도체 기판의 노출된 표면을 불화수소 0.08 내지 0.1 중량%, 불화암모늄 0.5 내지 0.6 중량%, 과산화수소 24.9 내지 49.7 중량% 및 물 49.6 내지 74.5 중량%를 포함하는 세정액과 접촉시켜 상기 개구부를 형성하는 단계에서 형성된 오염 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 세정 방법.
  7. 삭제
  8. 제6항에 있어서, 상기 절연막을 형성하는 단계 전에,
    상기 반도체 기판내에 불순물 영역을 형성하는 단계 또는 상기 반도체 기판상에 도전성 패턴을 형성하는 단계를 더 구비하는 것을 특징으로 하는 세정 방법.
  9. 제6항에 있어서, 상기 오염 물질은 상기 개구부 형성 단계시 발생한 폴리머, 실리콘 산화막 또는 손상된 실리콘막이며,
    상기 세정액과 접촉시키는 단계시 상기 세정액은 상기 불순물이 도우프된 절연막에 비해 상기 오염 물질을 선택적으로 제거하는 것을 특징으로 하는 세정 방법.
  10. 제6항에 있어서, 상기 불순물이 도우프된 층간 절연막은 BPSG막인 것을 특징으로 하는 세정 방법.
KR1019990040379A 1999-09-20 1999-09-20 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법 KR100338764B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990040379A KR100338764B1 (ko) 1999-09-20 1999-09-20 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법
US09/665,622 US6369008B1 (en) 1999-09-20 2000-09-19 Cleaning solutions for removing contaminants from the surfaces of semiconductor substrates and cleaning methods using the same
JP2000285416A JP3891769B2 (ja) 1999-09-20 2000-09-20 半導体基板用洗浄液及び洗浄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040379A KR100338764B1 (ko) 1999-09-20 1999-09-20 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법

Publications (2)

Publication Number Publication Date
KR20010028237A KR20010028237A (ko) 2001-04-06
KR100338764B1 true KR100338764B1 (ko) 2002-05-30

Family

ID=19612237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040379A KR100338764B1 (ko) 1999-09-20 1999-09-20 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법

Country Status (3)

Country Link
US (1) US6369008B1 (ko)
JP (1) JP3891769B2 (ko)
KR (1) KR100338764B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635565B2 (en) * 2001-02-20 2003-10-21 United Microelectronics Corp. Method of cleaning a dual damascene structure
US6649517B2 (en) * 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
EP1421164B1 (en) * 2001-07-25 2006-11-22 Cheon Young Chemical Co., Ltd. Surface treatment composition and method for removing si component and reduced metal salt produced on the aluminum dicast material in etching process
SG96665A1 (en) * 2001-11-21 2003-06-16 Environmental Technology Inst An apparatus and method for cleaning glass substrates using a cool hydrogen flame
KR100499630B1 (ko) * 2002-10-08 2005-07-05 주식회사 하이닉스반도체 반도체소자의 제조방법
US7078160B2 (en) * 2003-06-26 2006-07-18 Intel Corporation Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
US20050020043A1 (en) * 2003-07-25 2005-01-27 Jiun-Ren Lai Methods for reducing cell pitch in semiconductor devices
JP4559818B2 (ja) * 2004-04-30 2010-10-13 アルプス電気株式会社 シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
KR100742276B1 (ko) * 2004-11-10 2007-07-24 삼성전자주식회사 저유전율 유전막을 제거하기 위한 식각 용액 및 이를이용한 저유전율 유전막 식각 방법
US20070203041A1 (en) * 2006-02-24 2007-08-30 Ki-Jeong Lee Cleaning composition for removing impurities and method of removing impurities using the same
DE102006031105A1 (de) * 2006-07-05 2008-01-10 Wacker Chemie Ag Verfahren zur Reinigung von Polysilicium-Bruch
DE102007040851A1 (de) * 2007-08-29 2009-03-05 Wacker Chemie Ag Verfahren zum Reinigen von polykristallinem Silicium
JP6433730B2 (ja) 2014-09-08 2018-12-05 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218014A (ja) * 1990-01-23 1991-09-25 Matsushita Electron Corp 半導体装置の製造方法
KR950015625A (ko) * 1993-11-05 1995-06-17 김주용 웨이퍼 세정방법
US5454901A (en) * 1990-05-22 1995-10-03 Nec Corporation Process for treating semiconductor substrates
KR970077282A (ko) * 1996-05-29 1997-12-12 김광호 반도체 기판 세정 용액
KR19980084299A (ko) * 1997-05-22 1998-12-05 윤종용 세정 능력을 갖는 산화막 식각용액 제조방법
JPH11121450A (ja) * 1997-10-17 1999-04-30 Samsung Electron Co Ltd 二重酸化膜の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857042B2 (ja) * 1993-10-19 1999-02-10 新日本製鐵株式会社 シリコン半導体およびシリコン酸化物の洗浄液
KR19990036143A (ko) * 1996-07-08 1999-05-25 모리시타 요이찌 반도체장치의세정방법
JP4157185B2 (ja) * 1997-02-26 2008-09-24 財団法人国際科学振興財団 洗浄液及び洗浄方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218014A (ja) * 1990-01-23 1991-09-25 Matsushita Electron Corp 半導体装置の製造方法
US5454901A (en) * 1990-05-22 1995-10-03 Nec Corporation Process for treating semiconductor substrates
KR950015625A (ko) * 1993-11-05 1995-06-17 김주용 웨이퍼 세정방법
KR970077282A (ko) * 1996-05-29 1997-12-12 김광호 반도체 기판 세정 용액
KR19980084299A (ko) * 1997-05-22 1998-12-05 윤종용 세정 능력을 갖는 산화막 식각용액 제조방법
JPH11121450A (ja) * 1997-10-17 1999-04-30 Samsung Electron Co Ltd 二重酸化膜の形成方法

Also Published As

Publication number Publication date
US6369008B1 (en) 2002-04-09
KR20010028237A (ko) 2001-04-06
JP2001144064A (ja) 2001-05-25
JP3891769B2 (ja) 2007-03-14

Similar Documents

Publication Publication Date Title
US6087236A (en) Integrated circuit with multiple gate dielectric structures
KR100338764B1 (ko) 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법
KR20010077518A (ko) 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
KR100425475B1 (ko) 반도체 소자의 손상층 및 폴리머 잔류물 세정 방법
KR100585148B1 (ko) 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법
US6875706B2 (en) Cleaning solution and method of cleaning a semiconductor device using the same
US6429144B1 (en) Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch
KR20070056749A (ko) 개선된 리프레쉬 특성을 가지는 리세스 채널 트랜지스터제조 방법
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
US6007641A (en) Integrated-circuit manufacture method with aqueous hydrogen-fluoride and nitric-acid oxide etch
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR100338097B1 (ko) 반도체소자의콘택홀형성방법
US6573192B1 (en) Dual thickness gate oxide fabrication method using plasma surface treatment
KR100266900B1 (ko) 디램 제조 방법
KR19980028655A (ko) 중합체 제거용 세정액 및 이를 사용하는 반도체소자의 제조방법
KR20040008476A (ko) 반도체소자 제조방법
KR20020076563A (ko) 반도체 웨이퍼의 세정 방법
KR20000041403A (ko) 타이타늄 실리사이드로 이루어진 도전층을 구비한 반도체소자의제조방법
KR100527563B1 (ko) 반도체소자의 캐패시터 형성방법
KR100709564B1 (ko) 반도체 소자 제조 방법
KR20060115411A (ko) 반도체 소자의 비트라인콘택 형성 방법
KR19980014186A (ko) 콘택홀 세정방법
KR19990003260A (ko) 반도체 장치의 제조 방법
KR20000025638A (ko) 반도체 소자의 콘택 형성 방법
KR19990059077A (ko) 반도체 소자 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee