KR19990059077A - 반도체 소자 세정방법 - Google Patents

Abstract

1.청구범위에 기재된 발명이 속한 기술분야

본 발명은 반도체 소자 세정방법에 관한 것으로, 특히 반도체 소자 제조공정에 있어서 콘택 홀(Contact Hole)세정방법에 관한 것이다.

2.발명이 해결하려고 하는 기술적 과제

반도체 소자가 고집적화 됨에 따라 종래 콘택 홀 세정시 과도 식각으로 인한 소자의 전기적 절연 파괴를 방지하고자 한다.

3.발명의 해결방법의 요지

본 발명은 H₂O₂가 첨가된 SC-1 용액 및 HF 용액을 이용하여 두차례에 걸쳐 세정공정을 실시한다. 그 결과 효과적으로 손상 폴리실리콘 및 자연 산화막을 제거하면서 과도 식각으로 인한 전기적 단락을 방지한다.

4.발명의 중요한 용도

반도체 소자 제조공정에 적용된다.

Description

반도체 소자 세정방법

본 발명은 반도체 소자 세정방법에 관한 것으로, 특히 반도체 소자 제조공정에 있어서 콘택 홀(Contact Hole)세정방법에 관한 것이다.

일반적으로, 반도체 소자의 제조공정에 있어서 소자가 고집적화 된 256M급에서는 소오스/드레인의 얕은 접합(shallow junction)의 깊이가 0.08㎛, 마지막 콘택 홀 사이즈(final contack hole size)가 0.15㎛ 이하, 1기가(G) 수준의 소자에서는 얕은 접합의 깊이가 0.06㎛ 이하, 마지막 콘택 홀 크기가 0.1㎛ 정도의 매우 얇은 접합영역과 좁은 콘택 홀 형성이 요구된다. 그런데, 콘택 저항은 접합 깊이가 작아짐에 따라 급격하게 증가 될 뿐만 아니라, 콘택 홀 크기 또한 작아져 콘택 저항을 증가시키는 요인이 된다. 그리고, 비트 라인(bit line) 및 전하저장전극을 형성시키기 전에 일반적으로 폴리실리콘층 간에 전기적인 절연파괴를 방지하기 위하여 화학기상증착방법으로 스페이서 산화막을 형성시킨다.

상술한 콘택 저항의 증가를 방지하기 위하여 현재 BOE 및 HF 식각제와 같은 습식 식각제에서 습식 세정을 실시하고 있으나 이는 자연 산화막 뿐만 아니라 콘택측벽의 스페이서 산화막도 같이 제거되어, 폴리실리콘층과의 전기적인 절연파괴로 소자의 수율향상 및 특성에 심각한 영향을 준다. 또한, 증착튜브에 N₂불순물 제거 박스(PURGE BOX)를 부착하거나, 로드 락 시스템(LOAD LOCK SYSTEM)을 부착 사용으로 콘택부의 자연산화막 성장을 억제하는 역활을 할 수 있으나 완전히 제어하지는 못한다.

초고집적 소자에서는 소오스/드레인 및 콘택 저항이 매우 중요한 문제로 대두되기 때문에 콘택 부의 산화성장을 완전히 제어할 필요가 있으며, 이는 곧 소자의 소오스/드레인층의 저항을 증가시켜 게이트 길이(gate length)가 아주 작을 경우 이들 저항이 트랜스 컨덕턴스(trance conductance) 특성 및 소자의 구동능력 저하를 초래하는 등 상기와 같은 차세대 소자에서의 콘택 저항의 제어는 아주 중요한 문제이다.

종래 반도체 소자의 콘택 홀 세정방법을 설명하면 다음과 같다.

반도체 제조공정 중 자연산화막, 산화막, 오염물질[유기물과 무기물(금속성 잔류 불순물)]을 제거 하기위한 세정(CLEANING) 방법으로 여러가지 세정 방법을 조합해서 사용한다. 1차로 유기물을 제거하기 위하여 황산용액[H₂SO₄(황산)과 H₂0₂(과산화수소수)를 혼합한 용액을 사용한 세정이나, SC1세정[NH₄OH(암모니아수)와 H₂O₂(과산화수소수) 및 DIW(순수)를 혼합한 용액]을 사용한 세정을 실시하고, 2차로 자연산화막이나 산화막 제거를 위하여 불산이나 버퍼드(BUFFERED) 불산(BOE 용액)을 사용해서 제거하고, 3차로 무기물 제거를 위하여 염산세정[HCl(염산)과 H₂O₂(과산화수소수) 및 DIW(순수)를 혼합한 용액을 사용한 세정)을 실시하는 방법을 사용 했다. 근래에 와서는 화학약품의 순도가 향상되어 3차 세정은 하지 않는 추세이다. 이러한 세정 방법은 많은 양의 화학약품 소비 및 세정 시간이 길고, 웨이퍼 크기 증가와 함께 세정장비 자체의 크기가 증가되어 청정실(CLEAN ROOM)의 많은 면적을 차지해 생산성을 저하시켜 왔다. 종래의 콘택 홀 세정 공정은 아래의 6단계로 이루어진다.

A) 황산 및 NH₄OH 세정 : 미립자(PARTICLE) 및 유기물을 제거하기 위한 세정 공정

B) QDR 린스(Rinse) : QDR(Quick Dump Rinse)방식으로 린스함.

C) BOE 디프(Dip) : 산화막 제거를 위한 세정 공정

D) 순수 린스(DIW Rinse) : 어버플로우(Overflow)방식으로 린스함.

E) 최종 린스 : 어버플루우방식에 의한 순수 린스.

F) 웨이퍼 건조 : 아이소프로필 알콜사용 건조기로 웨이퍼를 건조하는 공정.

상기 단계는 유기물, 무기물 및 산화막 순으로 제거 세정한다.

상기의 기존 콘택 홀 세정 공정은 콘택 표면에 존재하는 유기물과 무기물을 제거하기 위하여 130℃ 고온 피란하(Piranha; H₂SO₄+ H₂0₂)로 진행하는 과정에서 화학작용 속에서의 자연산화막이 10Å정도 자라게 되어 후속 자연산화막 제거 공정인 HF나 BOE 시각제에서의 증착 시간이 증가하므로 인해 콘택 홀 측벽에 있는 전극간의 절연막인 스페이서 산화막의 손실이 심해져 폴리실리콘층간 전기적인 절연파괴가 유발되기도 하며, 소자 특성에 영향을 주기도 한다.

따라서, 본 발명은 콘택 표면에 존재하는 유기물과 무기물을 제거함에 있어서 SC-1 세정공정에서 H₂O₂를 과량으로 첨가시켜 산화막 및 손상 폴리실리콘층에 대한 식각 선택비를 같이 가져 가면서 효과적으로 제거한다. 또한, 후속으로 HF 세정 진행시 H₂0₂를 첨가시켜서 진행하므로써 더욱 효과적으로 제거하는 반도체 소자 세정방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 반도체소자를 형성하기 위한 여러요소가 구성된 반도체 기판상에 평탄화를 위한 층간절연막 및 BPSG막을 순차적으로 형성한 후 반도체 기판의 불순물 영역이 노출되도록 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 세정하기 위하여 고온의 SC-1 용액을 이용하여 1 차 세정 공정을 실시한 후 저 비율의 불산계 용액을 이용하여 2 차 세정공정을 실시하는 단계와, 순수를 이용하여 린스한 후 건조하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

도 1a 내지 도 1b는 본 발명에 따른 반도체 소자 세정방법을 설명하기 위한 소자의 단면도.

<도면의 주요부분에 대한 부호의 설명>

1 : 반도체 기판 2 : 게이트 전극

3 : 스페이서 산화막 4 : 불순물 영역

5 : 층간 절연막 6 : BPSG막

7 : 콘택 홀

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 1a 및 도 1b는 본 발명에 따른 반도체 소자 세정방법을 설명하기 위한 소자의 단면도이다.

도 1a를 참조하면, 반도체 기판(1)상에 게이트 전극(2), 스페이서 산화막(3) 및 LDD구조의 불순물 영역(4)을 형성한 후 전체 상부면에 층간절연막(5) 및 BPSG막(6)을 이용하여 평탄화 공정을 실시한다.

도 1b를 참조하면, 콘택 마스크 및 식각 공정을 이용하여 콘택 홀(7)을 형성한 후 비트 라인 및 전하저장전극을 형성하기 위하여 과량의 H₂O₂가 첨가된 고온의 SC-1 세정 공정을 실시한다. 이때 콘택 홀(7)은 45 내지 60℃의 온도에서 NH₄OH, H₂O₂및 H₂O 혼합 용액을 이용하며 혼합비는 1 : 4 : 20 내지 1 : 10 : 20 이다. 그후, H₂O₂가 첨가된 저비율의 불산계 용액을 이용하여 세정하므로서 콘택 표면에 형성된 미립자, 유기물, 무기물과 자연산화막 및 손상 폴리실리콘층(damaged poly layer)을 완전히 제거시키면서, 측벽의 스페이서 산화막(3)의 손상을 최소화시킨다.

그후, 콘택 홀(7)에 비트 라인 및 전하저장전극을 형성하기 위하여 텅스텐-폴리사이드(W-polycide)막 또는 인-시투로 인이 첨가된 폴리실리콘(in-situ phosphorus doped poly silicon)막을 형성한다.

본 발명에 따른 콘택 홀 세정방법을 아래의 5단계로 서술해 보면 다음과 같다.

A) SC-1 세정 : 보통 미립자(PARTICLE), 유기물 및 무기물을 제거하기 위한 세정 공정으로 적용되는데, 과량의 H₂0₂를 첨가하여 45~60℃에서 진행하므로써 콘택 홀 하부의 손상 폴리실리콘층과 상부 및 측벽의 BPSG막 및 산화막의 식각비를 유사하게 하여 충분히 콘택 홀 하부의 손상 폴리실리콘층, 자연산화막 및 이물질들을 제거하면서도 산화막 및 BPSG막의 손상을 감소시킬 수 있다.

B) HF 디프(DIP) : 콘택 홀 표면에 존재하는 자연산화막 제거를 목적으로 하는 세정 방법으로 HF와 순수에 H₂0₂를 첨가시켜서 상기의 SC-1 세정과정과 같이 산화막 및 손상 폴리실리콘층의 식각비를 유사하게 하여 효과적으로 손상 폴리실리층을 제거하고, 동시에 SC-1 세정과정에서 자연 발생되는 화학적 산화막을 제거한다. 이때 25 내지 35℃에서 HF : H₂0의 비율이 1:50 내지 1:500을 사용하면서 H₂O₂의 첨가량은 각 조건 및 적용 공정단계에 따라 달리한다.

C) 순수 린스 : 오버 플로우방식으로 린스한다.

D) 최종 린스 : 순수를 사용하여 오버 플로우방식으로 린스한다.

E) 웨이퍼 건조 : 아이소프로필 알콜사용 건조기로 웨이퍼를 건조한다.

상술한 바와같이 64M 이상의 소자에서 가장 큰 문제중 하나는 콘택 저항을 줄이기 위하여 본 발명에 따른 콘택 세정 공정을 실시할 경우 콘택 부분에 형성된 자연 산화막을 완전히 제거하고, 특히 고온에서 과량의 H₂O₂가 첨가된 SC-1 세정공정을 실시하므로써 짧은 시간의 세정으로 손상층을 제거할 수 있다. 또한 25∼30℃에서 저농도 불산계의 혼합용액에 H₂O₂를 첨가하기 때문에 더욱 효과적으로 손상 폴리실리콘층을 제거하면서 SC-1 세정공정시 생성된 화학적 산화막을 제거할 수 있다. 그리고, 콘택 홀 측벽에 형성되어 있는 스페이서 산화막의 손실을 최소화 시켜주므로서 각종 전극간의 쇼트(short)를 방지시키면서도 콘택 저항을 최소한으로 제어할 수 있어 소자특성을 크게 향상시킬 수 있다.

Claims (4)

1. 반도체소자를 형성하기 위한 여러요소가 구성된 반도체 기판상에 평탄화를 위한 층간절연막 및 BPSG막을 순차적으로 형성한 후 반도체 기판의 불순물 영역이 노출되도록 콘택 홀을 형성하는 단계와,

   상기 콘택 홀을 세정하기 위하여 고온의 SC-1 용액을 이용하여 1 차 세정 공정을 실시한 후 저 비율의 불산계 용액을 이용하여 2 차 세정공정을 실시하는 단계와,

   순수를 이용하여 린스한 후 건조하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 세정방법.
2. 제 1 항에 있어서,

   상기 콘택 홀의 1차 세정공정은 45 내지 60℃의 온도에서 NH₄OH, H₂O₂및 H₂O 혼합 용액을 1 : 4 : 20 내지 1 : 10 : 20 인 혼합비로 이용하여 수행하는 것을 특징으로 하는 반도체 소자 세정방법.
3. 제 1 항에 있어서,

   상기 2차 세정공정은 불산계 용액에 H₂O₂및 H₂0를 첨가하여 25 내지 35℃에서 실시하는 것을 특징으로 하는 반도체 소자 세정방법.
4. 제 3 항에 있어서,

   상기 불산계 용액 HF 및 H₂0의 혼합비는 1:50 내지 1:500인 것을 특징으로 하는 반도체 소자 세정방법.