KR100341593B1 - 반도체소자의콘택홀형성방법 - Google Patents
반도체소자의콘택홀형성방법 Download PDFInfo
- Publication number
- KR100341593B1 KR100341593B1 KR1019980025269A KR19980025269A KR100341593B1 KR 100341593 B1 KR100341593 B1 KR 100341593B1 KR 1019980025269 A KR1019980025269 A KR 1019980025269A KR 19980025269 A KR19980025269 A KR 19980025269A KR 100341593 B1 KR100341593 B1 KR 100341593B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- oxide film
- tungsten
- film
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 세정 공정을 포함한 반도체 소자의 콘택홀 형성방법에 관한 것이며, 텅스텐(W)을 포함하는 전도층을 노출시키는 콘택홀 식각후의 세정 공정에서 층간절연막의 손실을 최소화하여 자연 산화막 및 텅스텐산화막을 제거할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하고자 한다. 본 발명은 콘택홀 건식 식각시 텅스텐실리사이드막(또는 텅스텐막) 상에 유발되는 텅스텐산화막(WO3)의 제거를 위하여 알칼리 수용액인 TMAH(tetra-methyl-ammonium-hydroxide) 수용액을 사용하여 콘택홀 세정을 수행하는 기술이다. TMAH 수용액은 열산화막, BPSG막 등의 산화막에 대한 텅스텐산화막의 식각 선택비를 극대화할 수 있어 콘택홀 측벽의 층간절연막 손실을 최소화할 수 있다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 세정 공정을 포함한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
반도체 소자 제조 공정 중 게이트 전극 또는 비트라인 형성시 도핑된 폴리실리콘막에 비해 비저항이 낮은 텅스텐실리사이드(WSix)막을 많이 사용하고 있다. 또한, 최근에는 게이트 전극 또는 비트라인 재료로서 텅스텐막을 사용하는 기술이 개발되고 있다.
첨부된 도면 도 1은 비트라인 콘택홀이 형성된 DRAM의 단면 구조를 개략적으로 도시한 것으로, 도시된 바와 같이 셀 영역에서 비트라인 콘택홀이 형성되어 실리콘 기판(10)이 노출될 때, 보통 주변 영역에서는 게이트 전극의 텅스텐실리사이드막(14)을 노출시키는 콘택홀이 형성된다. 미설명 도면 부호 '11'은 접합층, '12'는 게이트 산화막, '13'은 게이트 폴리실리콘막, '15'는 층간절연막을 각각 나타낸 것이다.
통상적으로, 상기와 같이 콘택홀 식각이 완료되면, 자연 산화막에 의한 콘택 저항 증가를 방지하기 위하여 불산(HF)계 수용액을 사용한 세정 공정을 수행하여 왔다.
그러나, 이러한 세정 방법은 실리콘 기판(10)이 노출되는 셀 영역에서는 효과가 있으나, 텅스텐실리사이드막(14)이 노출되는 주변 영역에서는 저항 감소 효과를 거의 얻을 수 없는 문제점이 있었다. 이는 콘택홀 형성을 위하여 층간절연막(15)을 건식 식각할 때 사용되는 가스(특히, CF4+O2)에 의해 텅스텐실리사이드막(14) 상에 20∼200Å 정도의 텅스텐산화층(WO3)(도시되지 않음)이 형성되어 절연층으로 작용하기 때문이다.
물론, 불산계 수용액을 사용하는 경우에도, 텅스텐산화층을 제거할 수는 있으나, 불산계 수용액에 대한 텅스텐산화층의 식각율이 매우 낮아 장시간의 세정 공정이 요구되므로 콘택홀 측벽의 층간절연막(15)이 다량 식각되어 콘택홀이 확장되는 문제점이 있었다.
이러한 문제점은 텅스텐실리사이드막뿐만 아니라 텅스텐막을 노출시키는 콘택홀 형성시에도 유발될 수 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 텅스텐(W)을 포함하는 전도층을 노출시키는 콘택홀 식각후의 세정 공정에서 층간절연막의 손실을 최소화하여 자연 산화막 및 텅스텐산화막을 제거할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1은 비트라인 콘택홀이 형성된 DRAM의 단면 구조도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 콘택홀 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판21 : 접합층
22 : 게이트 산화막23 : 게이트 폴리실리콘막
24 : 텅스텐실리사이드막25 : 층간절연막
26 : 텅스텐산화막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 층간절연막을 관통하여 텅스텐 원소를 포함하는 전도막을 노출시키는 콘택홀을 형성하는 단계와, 테트라-메틸-암모늄-하이드록사이드 수용액을 사용하여 상기 콘택홀 내부를 세정하는 단계를 포함하여 이루어진다.
본 발명은 콘택홀 건식 식각시 텅스텐실리사이드막(또는 텅스텐막) 상에 유발되는 텅스텐산화막(WO3)의 제거를 위하여 염기성 수용액인 TMAH(tetra-methyl-ammonium-hydroxide) 수용액을 사용하여 콘택홀 세정을 수행하는 기술이다. TMAH 수용액은 열산화막, BPSG막 등의 산화막에 대한 텅스텐산화막의 식각 선택비를 극대화할 수 있어 콘택홀 측벽의 층간절연막 손실을 최소화할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1a 및 도 1b는 본 발명의 일 실시예에 따른 콘택홀 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선, 도 1a에 도시된 바와 같이 실리콘 기판(20) 상에 접합층(21) 및 게이트 전극을 포함하는 모스 트랜지스터를 형성하고, 전체구조 상부에 층간절연막(25)을 증착한다. 이때, 모스 트랜지스터의 게이트 전극은 게이트 산화막(22) 상에 차례로 적층된 폴리실리콘막(23) 및 텅스텐실리사이드막(24)으로 이루어진다. 이어서, CF4+O2가스를 사용하여 층간절연막(25)을 선택 식각하여 텅스텐실리사이드막(24)을 노출시키는 콘택홀을 형성한다. 이때, 노출된 텅스텐실리사이드막(24) 상에 텅스텐산화막(WO3)(26)이 형성된다.
다음으로, 도 1b에 도시된 바와 같이 TMAH(tetra-methyl-ammonium-hydroxide) 수용액을 사용하여 콘택홀 세정을 실시함으로써 텅스텐산화막(26)을 제거한다. 이때, 세정액의 온도는 60∼70℃의 온도 범위가 적당하며, 형성된 텅스텐산화막(26)의 두께에 따라 세정 시간을 최적화한다.
상기의 공정을 진행할 경우, 셀 영역(도시되지 않음)에서는 실리콘 기판이 노출된 상태이므로 고온의 알칼리 수용액(TMAH)을 이용한 세정 공정으로 인하여 자연 산화막이 형성될 우려가 있으므로, 후속 세정 공정으로 희석된 불산계 수용액을 이용한 세정을 실시한다.
아래의 표 1에 습식 화학제에 따른 각 물질막의 식각율을 나타낸 것이다.
상기 표 1에 나타난 바와 같이 2.38wt%의 TMAH 수용액(65℃)을 사용하여 텅스텐산화막 세정할 경우, 200Å/분 정도의 습식 식각율을 얻을 수 있는 반면, 열산화막은 0.1Å/분, BPSG막은 7.5Å/분의 습식 식각율을 나타내므로, 텅스텐산화막과 층간절연막 사이의 큰 습식 식각 선택비를 얻을 수 있다.
예를 들어, 500Å 정도의 텅스텐산화막을 제거하기 위해 TMAH 수용액을 사용한 세정 공정시간을 3분으로 설정할 경우, 층간절연막으로 가장 많이 사용되는 BPSG막은 약 20Å정도의 적은 양만이 식각되어, 콘택홀 측벽의 층간절연막의 과도한 손실을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 일 실시예에서는 텅스텐실리사이드막을 노출시키는 콘택홀 형성 공정을 일례로 하여 설명하였으나, 본 발명의 기술적 원리는 텅스텐막을 노출시키는 콘택홀을 형성하는 경우에도 적용할 수 있다.
전술한 본 발명은 자연 산화막 및 텅스텐산화막 제거를 위한 세정 공정시 콘택홀 측벽의 층간절연막의 손실을 최소화하면서 콘택 저항을 감소시키는 효과가 있다.
Claims (8)
- 층간절연막을 관통하여 텅스텐 원소를 포함하는 전도막을 노출시키는 콘택홀을 형성하는 단계와,테트라-메틸-암모늄-하이드록사이드(TMAH) 수용액을 사용하여 상기 콘택홀 내부를 세정하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 콘택홀 내부를 세정하는 단계 수행 후,불산계 수용액을 사용하여 상기 콘택홀 내부를 세정하는 제3 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 테트라-메틸-암모늄-하이드록사이드(TMAH) 수용액의 농도가 실질적으로 2.35wt%인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항 또는 제3항에 있어서,상기 테트라-메틸-암모늄-하이드록사이드(TMAH) 수용액의 온도가 60 내지 70℃인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항 또는 제3항에 있어서,상기 콘택홀이 CF4+O2가스를 사용한 상기 층간절연막의 건식 식각에 의해 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항 또는 제2항에 있어서,상기 전도막은 텅스텐실리사이드막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항 또는 제2항에 있어서,상기 전도막은 텅스텐막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항 또는 제2항에 있어서,상기 전도막은 게이트 전극용 전도막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025269A KR100341593B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
| US09/338,525 US6114241A (en) | 1998-06-29 | 1999-06-23 | Method of manufacturing a semiconductor device capable of reducing contact resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025269A KR100341593B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003961A KR20000003961A (ko) | 2000-01-25 |
| KR100341593B1 true KR100341593B1 (ko) | 2002-09-18 |
Family
ID=19541756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025269A KR100341593B1 (ko) | 1998-06-29 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100341593B1 (ko) |
-
1998
- 1998-06-30 KR KR1019980025269A patent/KR100341593B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003961A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100786923B1 (ko) | 반도체장치의 제조방법 | |
| US6875706B2 (en) | Cleaning solution and method of cleaning a semiconductor device using the same | |
| KR20020090879A (ko) | 반도체장치의 제조방법 | |
| KR100342641B1 (ko) | 반도체 장치의 제조 방법 | |
| US20060011586A1 (en) | Method of etching nitrides | |
| KR100623589B1 (ko) | 실린더형 캐패시터의 제조 방법 | |
| KR100341593B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20100003483A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100596899B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100333716B1 (ko) | 비트라인의콘택저항을감소시킬수있는반도체장치제조방법 | |
| KR100367403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100244790B1 (ko) | 반도체 소자의 제조방법 | |
| CN101399221A (zh) | 降低接触电阻的接触窗的制造方法 | |
| KR100234403B1 (ko) | 반도체장치의 세정액 및 이를 이용한 세정방법 | |
| KR100527563B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100853477B1 (ko) | 반도체 소자 제조방법 | |
| KR20050122652A (ko) | 씨모스 반도체 소자의 트랜지스터 형성방법 | |
| KR100546111B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0685186A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| KR19980028655A (ko) | 중합체 제거용 세정액 및 이를 사용하는 반도체소자의 제조방법 | |
| KR20000041321A (ko) | 실리사이데이션 저지층을 갖는 반도체 장치의 제조 방법 | |
| KR20030002103A (ko) | 캐패시터의 제조 방법 | |
| KR20000044905A (ko) | 강유전 디램의 콘택 홀 형성 방법 | |
| KR19990059077A (ko) | 반도체 소자 세정방법 | |
| KR20000043217A (ko) | 반도체소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |