KR100801744B1 - 반도체소자의 금속게이트 형성방법 - Google Patents
반도체소자의 금속게이트 형성방법 Download PDFInfo
- Publication number
- KR100801744B1 KR100801744B1 KR1020060137193A KR20060137193A KR100801744B1 KR 100801744 B1 KR100801744 B1 KR 100801744B1 KR 1020060137193 A KR1020060137193 A KR 1020060137193A KR 20060137193 A KR20060137193 A KR 20060137193A KR 100801744 B1 KR100801744 B1 KR 100801744B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- metal
- gate
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 43
- 239000002184 metal Substances 0.000 title claims abstract description 43
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 47
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000004140 cleaning Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 36
- 239000008367 deionised water Substances 0.000 claims description 22
- 229910021641 deionized water Inorganic materials 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- -1 tungsten nitride Chemical class 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000356 contaminant Substances 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 28
- 238000005406 washing Methods 0.000 description 8
- 239000006227 byproduct Substances 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000011259 mixed solution Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체기판 상에 도전막, 금속막 및 하드마스크막을 증착한 후, 도전막의 측부가 일부 노출되게 하드마스크막 및 금속막을 패터닝한다. 오존수를 이용하여 제1 세정하고, 하드마스크막, 금속막 및 일부 노출된 도전막의 양측부에 스페이서를 형성한다. 스페이서를 측벽배리어로 노출된 도전막을 식각한 후, 오존수를 이용하여 제2 세정하고, 산화공정을 수행하여 노출된 도전막의 측벽을 산화시키는 반도체소자의 금속게이트 형성방법을 제시한다.
오존수, 세정공정, 금속게이트,
Description
도 1 내지 도 7은 본 발명에 따른 반도체소자의 금속게이트 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체소자의 금속게이트 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 반도체소자의 크기가 감소되고 있다. 반도체소자의 크기 감소에 따른 저항 증가를 보상하고, 반도체소자의 동작전류를 개선하기 위해 텅스텐을 전극으로 사용하는 금속게이트 전극이 도입되고 있다.
게이트전극을 형성하는 식각과정에서 반도체기판 상에 파티클 및 폴리머등의 식각부산물이 유발될 수 있다. 유발된 식각부산물은 반도체기판 또는 게이트전극 측벽에 잔류 될 수 있다. 이러한 잔류물은 후속 스페이서 형성을 방해하거나, 게이트전극 간의 브리지(bridge)를 유발시켜 트랜지스터의 특성이 저하될 수 있다. 게이트 식각과정에서 유발된 잔류물을 제거하기 위한 여러 가지 방법이 시도되고 있 다.
잔류물을 제거하는 과정에서 이용된 세정용액으로 인해 금속전극이 산화될 수 있다. 또한, 게이트전극 예컨대, 게이트도전막 및 게이트금속막이 손실(loss)되어 측벽 프로파일이 오목해지는 보잉(bowing)이 발생되어 게이트저항을 보다 더 증가시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 게이트전극의 측벽 프로파일의 직진성을 확보하여 게이트저항을 감소시키는 반도체소자의 금속게이트 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 금속게이트 형성방법은, 반도체기판 상에 도전막, 금속막 및 하드마스크막을 증착하는 단계; 상기 도전막의 측부가 일부 노출되게 하드마스크막 및 금속막을 패터닝하는 단계; 오존수를 이용하여 제1 세정공정을 수행하는 단계; 상기 하드마스크막, 금속막 및 일부 노출된 도전막의 양측부에 스페이서를 형성하는 단계; 상기 스페이서를 측벽배리어로 상기 노출된 도전막을 식각하는 단계; 오존수를 이용하여 제2 세정공정을 수행하는 단계; 및 산화공정을 수행하여 상기 노출된 도전막의 측벽을 산화시키는 단계를 포함한다.
상기 오존수는 오존의 농도가 대략 400ppm을 넘지 않도록 탈이온수와 혼합되는 것이 바람직하다.
상기 세정공정 이전에, 상기 반도체기판 상에 불산세정용액을 이용한 프리세정공정을 수행하는 단계를 더 포함할 수 있다.
상기 불산세정용액은 BOE 용액 또는 희석불산용액으로 이용하는 것이 바람직하다.
금속막은 텅스텐막, 텅스텐질화막 및 텅스텐실리사이드막을 포함하는 그룹 중에서 하나 또는 그 이상을 선택하여 형성하는 것이 바람직하다.
상기 오존수를 사용한 세정은 5 내지 8℃에서 수행하는 것이 바람직하다.
도 1 내지 도 7은 본 발명에 따른 반도체소자의 금속게이트 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체기판(100) 상에 얕은 트렌치 소자분리(STI;Shallow Trench Isolation)로 수행된 소자분리막(101)에 의해 활성영역을 설정한다. 활성영역이 설정된 반도체기판(100) 상에 게이트절연막(110), 게이트도전막, 게이트금속막을 형성한다. 게이트도전막은 폴리실리콘막(120)을 600 내지 100Å두께로 형성할 수 있다. 게이트금속막은 텅스텐질화(WNx)막(140) 및 텅스텐막(150)을 포함하여 형성할 수 있다. 텅스텐질화막(140)은 800 내지 1000Å 두께 정도로 형성하고, 텅스텐막(150)은 800 내지 1000Å 두께 정도로 형성할 수 있다. 게이트금속막을 형성하기 이전에, 장벽금속막이 형성될 수 있다. 장벽금속막은 텅스텐실리사이드막(130)을 150 내지 200Å 두께로 형성할 수 있다. 텅스텐실리사이드막(130)은 후속 열공정에 의해 폴리실리콘막(120)과 텅스텐질화막(140) 계면에 유발되는 실리콘질화물과 같은 유전물질의 생성을 억제할 수 있다.
게이트 금속막 상에 하드마스크막(160) 및 반사방지막(170)을 형성한다. 하드마스크막(160)은 실리콘질화물과 같은 절연물질을 포함하여 형성될 수 있다. 하드마스크막(160)은 3500 내지 4000Å 두께 정도로 형성할 수 있다.
하드마스크막(160)은 후속 게이트식각 공정에서 식각마스크로 이용되거나, 후속 콘택홀 형성공정에서 하부의 게이트금속막 및 게이트도전막을 보호할 수 있다. 반사방지막(170)은 실리콘옥시나이트라이드(SiON)막으로 800 내지 1000Å 두께 정도로 형성할 수 있다. 반사방지막(170)은 후속 노광공정시, 노광원의 난반사를 방지할 수 있다.
반사방지막(170) 상에 레지스트막(180)을 형성한다. 레지스트막(180)은 포토리소그라피공정에 의해 게이트전극을 형성하기 위한 패턴으로 이용될 수 있다.
도 2를 참조하면, 포토리소그라피공정을 통해 반사방지막(170)을 선택적으로 노출시키는 레지스트막 패턴(181)을 형성한다. 레지스트막 패턴(181)을 식각마스크로 제1 식각공정을 수행한다. 제1 식각공정에 의해, 반사방지막 패턴(171), 하드마스크막 패턴(161), 텅스텐막 패턴(151), 텅스텐질화막 패턴(141), 금속실리사이드막 패턴(131)을 형성한다. 이때, 게이트도전막(120)을 상부 표면으로부터 일부 식각 할 수 있다.
제1 식각 공정 시, 반도체기판(130) 또는 게이트 패턴 측벽에 파티클(particle) 및 폴리머(polymer)등의 식각부산물이 유발될 수 있다. 식각부산물은 금속잔류물 및 유기오염물이 포함될 수 있다. 유발된 식각부산물은 게이트 패턴 측벽 또는 폴리실리콘막(120) 상에 잔류되어 후속 공정을 방해하여 불량을 일으킬 수 있다. 예컨대, 게이트전극 간의 브리지를 유발시켜, 누설전류가 발생 될 수 있다. 누설전류의 발생은 트랜지스터의 채널 저항을 증가시켜, 디램 소자의 리프래시 특성이 저하될 수 있다.
도 3을 참조하면, 레지스트막 패턴(도 2의 181) 및 반사방지막 패턴(도 2의 171)을 제거한 후, 오존수(DIO3)로 제1 세정을 수행한다. 제1 세정은 매엽식 장비 또는 배치식(bath type) 장비에서 수행될 수 있다. 오존수는 오존과 탈이온수의 혼압용액으로 오존의 농도는 대략 400ppm을 넘지 않도록 하여 형성할 수 있다.
매엽식(single wafer spin) 장비는 챔버 내부로 반도체기판(100)을 장착한 후, 탈이온수로 반도체기판(100)표면에 탈이온수층을 형성한다. 오존제너레이터로 부터 오존가스를 발생시킨 후, 오존가스를 탈이온수의 경계층(boundary layer)으로 침투시켜 오존과 탈이온수를 혼합하여 세정한다. 이때, 매엽식 장비의 스핀속도는 3000rpm이 넘지않도록 설정하고, 오존수를 5 내지 80℃의 온도로 유지하여 세정시간은 1분이 넘지않도록 하여 설정할 수 있다.
배치타입 장비는 다수 개의 반도체기판(100)을 장비 내부로 장착한 후, 오존과 탈이온수의 혼합용액을 장비 내부로 공급하여 다수 개의 반도체기판(100)을 세정한다. 이때, 오존과 탈이온수의 혼합용액은 5 내지 80℃의 온도로 유지하여 세정시간은 1분이 넘지않도록 하여 설정할 수 있다.
잔류된 식각부산물을 염산과 과산화수소를 혼합한 HPM(Hydrochloric peroxide mixture)용액 및 황산과 과산화수소를 혼합한 SPM(Sulfuric acid peroxide mixture)용액을 이용하여 제거하는 방법이 고려될 수 있다. HPM용액 및 SPM용액은 강한산화작용을 하는 과산화수소로 인해 게이트금속막이 산화되어 게이트저항이 증가 될 수 있다.
이를 배제하기 위해, 본 발명의 실시예에서 오존수를 이용하여 세정공정을 수행한다. 오존수를 이용한 세정은 게이트식각 과정에서 발생된 식각잔류물 및 금속오염물을 리프트오프(lift off) 시킬 수 있다. 또한, 오존수를 사용한 세정으로 게이트금속막 예컨대, 텅스텐막(150) 및 텅스텐질화막(140)의 산화를 방지하고, 게이트금속막의 손실(loss)을 억제시켜 직진성이 좋은 측벽 프로파일을 얻을 수 있다.
제1 세정 이전에, 불산 세정용액을 이용한 제1 프리세정을 수행한다. 불산세정용액은 BOE(buffered oxide etchant)용액 또는 희석불산(DHF; Dilute HF)용액이 이용될 수 있다. BOE 용액은 불화암모늄(NH4F)을 탈이온수에 50배 내지 1000배 정도로 희석시킨 용액으로 자연산화막 또는 화학적산화막을 제거할 수 있다. 희석불산용액은 불산을 탈이온수(DIW)에 300배 또는 300배 이상을 희석시킨 용액으로 자연산화막 및 금속불순물을 제거할 수 있다. 불산세정용액으로 세정 후 오존수를 인스튜로 세정하게 되면 잔류된 식각잔류물 및 금속오염물을 더 안정성 있게 제거할 수 있다.
도 4를 참조하면, 제1 세정이 수행된 반도체기판(100) 전면에 게이트패턴을 보호하기 위한 스페이서막(190)을 형성한다. 스페이서막(190)은 실리콘질화물과 같 은 절연물질을 포함하여 형성될 수 있다. 스페이서막(190)은 후속 콘택홀을 형성 시, 게이트금속막 및 게이트도전막 측벽이 손상되는 것을 방지할 수 있다.
도 5를 참조하면, 스페이서막(190)을 이방성 식각하여 하드마스크막 패턴(161), 게이트금속막 패턴 및 일부 식각된 게이트도전막 측벽에 스페이서(191)를 형성한다. 스페이서(191)가 형성됨에 따라, 제1 식각공정에 의해 식각되지 않은 게이트도전막(120)이 노출될 수 있다.
스페이서(191)를 측벽배리어로 제2 식각공정을 수행한다. 제2 식각공정에 의해 노출된 게이트도전막(120) 및 게이트절연막(110)을 선택적으로 식각한다.
도 6을 참조하면, 제2 식각공정을 수행한 반도체기판(100)을 오존수로 제2 세정을 수행한다. 제1 세정은 매엽식 장비 또는 배치식(bath type) 장비에서 수행될 수 있다. 오존수는 오존과 탈이온수의 혼압용액으로 오존의 농도는 대략 400ppm을 넘지 않도록 하여 형성할 수 있다.
매엽식(single wafer spin) 장비는 챔버 내부로 반도체기판(100)을 장착한 후, 탈이온수로 반도체기판(100) 표면에 탈이온수층을 형성한다. 오존제너레이터로 부터 오존가스를 발생시킨 후, 오존가스를 탈이온수의 경계층(boundary layer)으로 침투시켜 오존과 탈이온수를 혼합하여 세정한다. 이때, 매엽식 장비의 스핀속도는 3000rpm이 넘지않도록 설정하고, 오존수를 5 내지 80℃의 온도로 유지하여 세정시간은 1분이 넘지않도록 하여 설정할 수 있다.
배치타입 장비는 다수 개의 반도체기판(100)을 장비 내부로 장착한 후, 오존과 탈이온수의 혼합용액을 장비 내부로 공급하여 다수 개의 반도체기판을 세정한 다. 이때, 오존과 탈이온수의 혼합용액은 5 내지 80℃의 온도로 유지하여 세정시간은 1분이 넘지않도록 하여 설정할 수 있다.
오존수를 이용한 세정은 제2 식각공정에서 발생된 식각잔류물을 리프트오프(lift off) 시킬 수 있다. 또한, 오존수를 사용한 세정으로 게이트도전막 예컨대, 폴리실리콘막(120)의 손실을 억제시켜 직진성이 좋은 측벽 프로파일을 얻을 수 있다.
제2 세정 이전에, 불산 세정용액을 이용한 제2 프리세정을 수행한다. 불산세정용액은 BOE(buffered oxide etchant)용액 또는 희석불산(DHF; Dilute HF)용액이 이용될 수 있다. BOE 용액은 불화암모늄(NH4F)을 탈이온수에 50배 내지 1000배 정도로 희석시킨 용액으로 자연산화막 또는 화학적산화막을 제거할 수 있다. 희석불산용액은 불산을 탈이온수(DIW)에 300배 또는 300배 이상을 희석시킨 용액으로 자연산화막 및 금속불순물을 제거할 수 있다. 불산세정용액으로 세정 후 오존수를 인스튜로 세정하여 잔류된 식각잔류물을 더 안정성 있게 제거할 수 있다.
도 7을 참조하면, 산화공정을 수행하여 제2 식각공정에 의해 노출된 게이트도전막(120) 측벽에 산화공정을 수행한다. 산화공정에 의해 도전막(120) 측벽 및 노출된 반도체기판(100) 부분은 대략 90 내지 110Å 정도 두께의 산화막(200)이 형성될 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함이 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 금속게이트 형성방법은, 게이트식각 공정 이후에, 오존수를 이용한 세정공정을 수행하여 잔류된 시각부산물 및 오염물질을 효과적으로 제거할 수 있다. 또한, 게이트도전막 및 게이트금속막의 손실을 억제시켜 직진성이 좋은 측벽 프로파일을 갖는 게이트전극을 형성할 수 있다.
따라서, 잔류물에 의해 게이트전극이 브리지되는 현상을 방지하고, 직진성이 좋은 측벽 프로파일을 구현하여 게이트전극의 저항을 개선시킬 수 있다.
Claims (6)
- 반도체기판 상에 도전막, 금속막 및 하드마스크막을 증착하는 단계;상기 도전막의 측부가 일부 노출되게 하드마스크막 및 금속막을 패터닝하는 단계;오존수를 이용하여 제1 세정공정을 수행하는 단계;상기 하드마스크막, 금속막 및 일부 노출된 도전막의 양측부에 스페이서를 형성하는 단계;상기 스페이서를 측벽배리어로 상기 노출된 도전막을 식각하는 단계;오존수를 이용하여 제2 세정공정을 수행하는 단계; 및산화공정을 수행하여 상기 노출된 도전막의 측벽을 산화시키는 단계를 포함하는 반도체소자의 금속게이트 형성방법.
- 제1항에 있어서,상기 오존수는 오존의 농도가 대략 400ppm을 넘지 않도록 탈이온수와 혼합된 반도체소자의 금속게이트 형성방법.
- 제1항에 있어서,상기 세정공정 이전에,상기 반도체기판 상에 불산세정용액을 이용한 프리세정공정을 수행하는 단계 를 더 포함하는 반도체소자의 금속게이트 형성방법.
- 제3항에 있어서,상기 불산세정용액은 BOE 용액 또는 희석불산용액으로 이용하는 반도체소자의 금속게이트 형성방법.
- 제1항에 있어서,상기 금속막은 텅스텐막, 텅스텐질화막 및 텅스텐실리사이드막을 포함하는 그룹 중에서 하나 또는 그 이상을 선택하여 형성하는 반도체소자의 금속게이트 형성방법.
- 제1항에 있어서,상기 오존수를 사용한 세정은 5 내지 8℃에서 수행하는 반도체소자의 금속게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137193A KR100801744B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체소자의 금속게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137193A KR100801744B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체소자의 금속게이트 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100801744B1 true KR100801744B1 (ko) | 2008-02-11 |
Family
ID=39342635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060137193A KR100801744B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체소자의 금속게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100801744B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100961195B1 (ko) | 2007-01-05 | 2010-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성방법 |
| KR20150143268A (ko) * | 2014-06-13 | 2015-12-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스의 제조 방법 |
| US9917017B2 (en) | 2015-12-29 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate process for semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050062140A (ko) * | 2003-12-19 | 2005-06-23 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
-
2006
- 2006-12-28 KR KR1020060137193A patent/KR100801744B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050062140A (ko) * | 2003-12-19 | 2005-06-23 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
Non-Patent Citations (1)
| Title |
|---|
| 공개공보 10-2005-62140 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100961195B1 (ko) | 2007-01-05 | 2010-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 형성방법 |
| KR20150143268A (ko) * | 2014-06-13 | 2015-12-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스의 제조 방법 |
| KR101653066B1 (ko) | 2014-06-13 | 2016-08-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스의 제조 방법 |
| US9917017B2 (en) | 2015-12-29 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate process for semiconductor devices |
| US10515860B2 (en) | 2015-12-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate process for semiconductor devices |
| US11081402B2 (en) | 2015-12-29 | 2021-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate process for semiconductor devices |
| US11756838B2 (en) | 2015-12-29 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate process for semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6890391B2 (en) | Method of manufacturing semiconductor device and apparatus for cleaning substrate | |
| KR20050074915A (ko) | 반도체 장치의 제조 방법 | |
| JP2006216854A (ja) | 半導体装置の製造方法 | |
| KR100786923B1 (ko) | 반도체장치의 제조방법 | |
| KR100585148B1 (ko) | 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법 | |
| CN102931073A (zh) | 一种半导体器件的制作方法 | |
| KR100338764B1 (ko) | 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법 | |
| KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR100554517B1 (ko) | 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법 | |
| KR100567530B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| CN112652518B (zh) | 一种半导体器件的形成方法 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| KR101010106B1 (ko) | 반도체 소자의 제조방법 | |
| KR100611229B1 (ko) | 반도체 소자의 금속 패턴 형성 방법 | |
| KR20000003920A (ko) | 반도체 장치 제조 방법 | |
| KR100241508B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR0150668B1 (ko) | 반도체 소자 제조방법 | |
| CN118006401A (zh) | 半导体器件的形成方法及清洗液 | |
| KR100543016B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100595854B1 (ko) | 반도체 소자 제조 방법 | |
| KR100800944B1 (ko) | 플래시 메모리의 게이트 전극 제조방법 | |
| KR100783642B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004095625A (ja) | 電子デバイスの洗浄方法及び製造方法 | |
| CN113690312A (zh) | 半导体结构及半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |