CN112652518B - 一种半导体器件的形成方法 - Google Patents
一种半导体器件的形成方法 Download PDFInfo
- Publication number
- CN112652518B CN112652518B CN201910961872.7A CN201910961872A CN112652518B CN 112652518 B CN112652518 B CN 112652518B CN 201910961872 A CN201910961872 A CN 201910961872A CN 112652518 B CN112652518 B CN 112652518B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- semiconductor device
- forming
- layer
- hydrogen peroxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Abstract
本发明实施例提供了一种半导体器件的形成方法。在本发明实施例中,采用过氧化氢溶液清洗所述半导体器件,以去除在光刻胶曝光过程中残留的电子。由此,能够提高半导体器件的良率,进而提高半导体器件的可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体制造工艺的不断发展,半导体器件的集成度越来越高,半导体器件的特征尺寸也逐渐缩小。然而,半导体器件的性能还需要提高。
发明内容
有鉴于此,本发明实施例提供了一种半导体器件的形成方法,以提高半导体器件的性能。
本发明实施例提供一种半导体器件的形成方法,所述方法包括:
提供前端器件层;
在所述前端器件层上形成第一氧化层;
在所述第一氧化层上形成露出预定区域的第一氧化层的光刻胶图案;
刻蚀预定区域的所述第一氧化层;
去除所述光刻胶图案;
采用过氧化氢溶液清洗所述半导体器件,以去除残留电子。
进一步地,所述过氧化氢溶液为过氧化氢水溶液。
进一步地,所述过氧化氢溶液中过氧化氢的质量浓度为2%-10%。
进一步地,所述第一氧化层的厚度为80埃-200埃。
进一步地,在所述采用过氧化氢溶液清洗所述半导体衬底后,所述方法还包括:
采用预清洗工艺去除残留的所述光刻胶图案;
在预定区域形成第二氧化层。
进一步地,所述第二氧化层的厚度为10埃-50埃。
进一步地,所述形成第二氧化层具体为:
采用热氧化法形成所述第二氧化层。
进一步地,所述第二氧化层用作低压金属氧化物晶体管的栅介质层。
进一步地,所述半导体器件为低压金属氧化物晶体管。
在本发明实施例中,采用过氧化氢溶液清洗所述半导体器件,以去除在光刻胶曝光过程中残留的电子。由此,能够提高半导体器件的良率,进而提高半导体器件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1-图5是对比例的半导体器件的形成方法的各步骤形成的结构的示意图;
图6是对比例的半导体器件的俯视的照片;
图7是对比例的半导体器件的剖面的照片;
图8是本发明实施例的半导体器件的形成方法的流程图;
图9-图13是本发明实施例的半导体器件的形成方法的各步骤形成的结构的示意图;
图14和图15分别是对比例和本发明实施例的在形成第二氧化层后的晶圆上的缺陷分布图;
图16为在第二氧化层上形成的栅极结构的照片;
图17和图18分别是对比例和本发明实施例的晶圆的良率测试结果。
具体实施方式
以下基于实施例对本发明进行描述,但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质,公知的方法、过程、流程、元件和电路并没有详细叙述。
此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。
除非上下文明确要求,否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义;也就是说,是“包括但不限于”的含义。
在本发明的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,需要理解的是,术语“层”在其最广泛的意义上被使用,从而包括膜、盖层或类似,并且一个层可以包括多个子层。
半导体器件是导电性介于良导电体与绝缘体之间,利用半导体材料特殊电特性来完成特定功能的电子器件,可用来产生、控制、接收、变换、放大信号和进行能量转换。现有常用的半导体器件包括金属氧化物场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。进一步地,本发明实施例中的半导体器件为低压金属氧化物晶体管。金属氧化物场效应晶体管是半导体制造中的最基本器件,其广泛应用于各种集成电路中,因此提高金属氧化物场效应晶体管的性能对集成电路的发展具有重要意义。
随着集成电路的不断发展,集成度越来越高,这就对工艺条件的要求也越高。其中,电荷积累影响产品良率一直视为一个棘手问题。电荷来源的多样化使得对其处理变得异常复杂。其中,栅极氧化层中所积累的电荷,会对器件造成致命的损害。因此,解决栅极氧化层中电荷的积累,就成为一个意义非凡的工作。
在栅极氧化层的光刻制程中,电荷主要来源于两个方面:1)高转速旋涂光阻造成晶圆表面电荷累积;2)光阻曝光过程中,由于光阻中还有SP2轨道杂化碳碳双键(C==C),在紫外光的激发下产生离域的电子。第一种情况,可以通过降低光阻旋涂时的转速来得到解决。然而,第二种情况造成的电荷累积造成了较大挑战。例如,在低压的MOS器件中,由于栅极氧化层厚度较小(一般在左右),这种电子的积累,如若不能及时处理,会形成缺陷(晶圆表面出现凹陷),造成器件结构损害、性能失效。由此,导致半导体器件的可靠性降低。
图1-图5是对比例的半导体器件的形成方法的各步骤的示意图。对比例的半导体器件的形成方法包括如下步骤:
参考图1,在步骤S10中,在前端器件层1上形成第一氧化层2。
参考图1,在步骤S20中,在第一氧化层2上旋涂光刻胶3a。
参考图2,在步骤S30中,曝光显影所述光刻胶,形成露出第一氧化层2的预定区域的掩膜图案3。
具体地,在曝光过程中,由于光刻胶中还有SP2轨道杂化碳碳双键(C==C),在紫外光的激发下产生离域的电子4。
参考图3,在步骤S40中,刻蚀所述第一氧化层2,以去除预定区域的第一氧化层2。
参考图4,在步骤S50中,去除掩膜图案3。
参考图5,在步骤S60中,在预定区域形成第二氧化层5。
具体地,在刻蚀工序和去除掩膜图案3的过程中电子4被部分去除。但仍有部分残留,在形成第二氧化层的过程中,由于残留的电子4与前端器件层发生相互作用,导致形成的第二氧化层5中存在不同程度的凹陷6。图6是对比例的半导体器件的俯视的照片,图7为图6中的凹陷处的剖面的照片。如图6和图7所示,对比例的半导体器件因为第二氧化层出现凹陷,导致栅氧化层不完整,进而导致了半导体器件失效。
有鉴于此,为了提高半导体器件的性能。本发明实施例提供了一种半导体器件的形成方法。在本发明实施例中,以形成金属氧化物半导体(Metal Oxide Semiconductor,MOS)为例进行说明。进一步地,本发明实施例的方法所形成的鳍式场效应晶体管的方法同样也可以用于形成NAND存储器(NAND Flash Memory)以及静态随机存取存储器(StaticRandom Access Memory,SRAM)等其他半导体器件。
图8是本发明实施例的半导体器件的形成方法的流程图。如图8所示,本发明实施例的半导体器件的形成方法包括如下步骤:
步骤S100、提供前端器件层。
步骤S200、在所述前端器件层上形成第一氧化层。
步骤S300、在所述第一氧化层上形成露出预定区域的光刻胶图案。
步骤S400、刻蚀预定区域的所述第一氧化层。
步骤S500、去除所述光刻胶图案。
步骤S600、采用过氧化氢溶液清洗所述半导体器件,以去除残留电子。
在一种可选的实现方式中,本发明实施例的半导体器件的形成方法还包括如下步骤:
步骤S700、采用预清洗工艺去除残留的所述光刻胶图案;
步骤S800、在预定区域形成第二氧化层。
图9-图13是本发明实施例的半导体器件的形成方法的各步骤形成的结构的示意图。
参考图9,在步骤S100中,提供前端器件层10。
具体地,在步骤S100中提供的前端器件层10可包括硅单晶衬底、锗单晶衬底或硅锗单晶衬底。可替换地,前端器件层10还可包括绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)、绝缘体上锗(GeOI)、硅上外延层结构的衬底、化合物衬底或合金衬底。所述化合物衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟,所述合金衬底包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合,所述SOI衬底包括设置在绝缘材料层上的半导体层(例如硅层、锗硅层、碳硅层或锗层),半导体层中具有源器件和无源器件,所述绝缘材料层保护设置在半导体层上的有源器件和无源器件。在所述前端器件层表面还可以形成若干外延界面层或应变层等结构以提高半导体器件的电学性能。
在本实施例中,前端器件层10为单晶硅衬底。
参考图9,在步骤S200中,在所述前端器件层10上形成第一氧化层20。
具体地,所述第一氧化层20的材料为氧化硅(SiO2),第一氧化层20的厚度为80埃-200埃。第一氧化层20用来作为高压MOS管的栅介质层。
具体地,可以采用化学气相沉积工艺(Chemical Vapor Deposition,CVD)形成第一氧化层20。例如,低温化学气相沉积(Low Temperature Chemical Vapor Deposition,LTCVD)、等离子体化学气相沉积工艺(Plasma Chemical Vapor Deposition,PCVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition,LPCVD)、快热化学气相沉积(Rapid Thermo Chemical Vapor Deposition,RTCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)以及流体化学气相沉积工艺(Fluid Chemical Vapor Deposition,FCVD)。
在本实施例中,第一氧化层20的材料为氧化硅,厚度为120埃。
参考图9,在步骤S300中,在所述第一氧化层20上形成露出预定区域的第一氧化层的光刻胶图案30。
具体地,所述光刻胶图案30用作刻蚀第一氧化层20的的预定区域的掩膜。
光刻胶图案30是采用光刻工艺形成,具体通过在第一氧化层20的表面涂覆光刻胶,然后曝光特定的区域,形成露出预定区域的光刻胶图案30。
在曝光过程中,在曝光过程中,由于光刻胶中还有SP2轨道杂化碳碳双键(C==C),在紫外光的激发下产生离域的电子40。
所述预定区域为低压器件区,用于形成低压MOS管。
参考图10,在步骤S400中,刻蚀预定区域的所述第一氧化层20。
具体地,可以采用干法刻蚀或湿法刻蚀的工艺刻蚀所述第一氧化层20的预定区域。以露出预定区域的前端器件层。
在本实施例中,采用湿法刻蚀工艺刻蚀预定区域的第一氧化层20。具体采用稀氢氟酸溶液刻蚀预定区域的第一氧化层20。采用湿法刻蚀工艺能够去除在步骤S300中形成的部分电子40。
参考图11,在步骤S500中,去除所述光刻胶图案30。
去除光刻胶图案30的方法可以为灰化法(Ashing Process,AP),也可以采用针对性的溶液去除法或刻蚀方法进行去除。还可以采用干法刻蚀,例如,可以选用常规的等离子体刻蚀法。刻蚀气体可以选用氮气(N2)/氧气(O2)、四氟化碳(CF4)或者二氧化硫(SO2)等。
参考图12,在步骤S600中,采用过氧化氢溶液清洗所述半导体器件,以去除残留电子。
具体地,所述过氧化氢溶液为过氧化氢(H2O2)水溶液。进一步地,所述过氧化氢溶液中过氧化氢的质量浓度为2%-10%。
通过过氧化氢溶液清洗半导体器件表面,可以有效地清除光阻中SP2轨道杂化的碳碳双键(C==C)受激产生的残留离域电子,其化学方程式如下:
H2O2+2e-→2OH-
采用过氧化氢溶液清除残留电子的同时,由于过氧化氢溶液中不含有其他杂质离子,没有引入杂质的风险。
在步骤S700中,采用预清洗工艺去除残留的所述光刻胶图案30。
具体地,可以使用硫酸(H2SO4)和氧化剂的混合液(SPM)对剩余光刻胶层进行清洗。清洗液能够直接与剩余光刻胶发生反应,将剩余光刻胶彻底清除。
参考图13,在步骤S800中,在预定区域形成第二氧化层50。
具体地,采用热氧化法形成所述第二氧化层50。进一步地,将预定区域的前端器件层氧化,形成材料为氧化硅的第二氧化层50。
所述第二氧化层50的厚度为10埃-50埃。
在本实施例中,第二氧化层50的厚度为20埃,第二氧化层50的厚度较薄,用作低压金属氧化物晶体管的栅介质层。
图14是对比例在形成第二氧化层后的两个随机选取的晶圆上的缺陷分布图。图15是本发明实施例在形成第二氧化层后的两个随机选取的晶圆上的缺陷分布图。图14和图15中的深色区域代表存在缺陷。从图14和图15可以看出,本发明实施例中的缺陷数量明显少于对比例的缺陷数量。
在后续工艺中,在所述第一氧化层和第二氧化层上分别形成栅极结构,以及在前端器件层中形成源漏区,形成金属氧化物晶体管。图16为在第二氧化层上形成的栅极结构的照片。如图16所示,第二氧化层50的厚度均匀,没有形成缺陷。
后续进一步形成电连接到金属氧化物晶体管的导电通孔以及互连线,以及封装结构等,形成完整的半导体器件。图17和图18分别是形成完整的半导体器件后对比例和本发明实施例的晶圆的良率测试结果。图17和图18中的深色区域代表该处半导体器件不合格。图17是对比例随机选取的两组良率测试结果。其中,图17中左图的晶圆的良率为95.26%,图17中右图的晶圆的良率为95.05%。图18是本发明实施例随机选取的两组良率测试结果。其中,图18中左图的晶圆的良率为95.67%,图18中右图的晶圆的良率为95.99%。本发明实施例通过增加H2O2处理的工序,使得良率平均值比对比例提高了约0.67%。
在本发明实施例中,采用过氧化氢溶液清洗所述半导体器件,以去除在光刻胶曝光过程中残留的电子。由此,能够提高半导体器件的良率,进而提高半导体器件的可靠性。
以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域技术人员而言,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种半导体器件的形成方法,其特征在于,所述方法包括:
提供前端器件层;
在所述前端器件层上形成第一氧化层;
在所述第一氧化层上形成露出预定区域的第一氧化层的光刻胶图案;
刻蚀预定区域的所述第一氧化层;
去除所述光刻胶图案;
采用过氧化氢溶液清洗所述半导体器件,以去除残留电子;
采用预清洗工艺去除残留的所述光刻胶图案;
在预定区域形成第二氧化层;
其中,所述过氧化氢溶液为不含杂质离子的过氧化氢水溶液。
2.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述过氧化氢溶液中过氧化氢的质量浓度为2%-10%。
3.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述第一氧化层的厚度为80埃-200埃。
4.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述第二氧化层的厚度为10埃-50埃。
5.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述形成第二氧化层具体为:
采用热氧化法形成所述第二氧化层。
6.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述第二氧化层用作低压金属氧化物晶体管的栅介质层。
7.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述半导体器件为低压金属氧化物晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910961872.7A CN112652518B (zh) | 2019-10-11 | 2019-10-11 | 一种半导体器件的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910961872.7A CN112652518B (zh) | 2019-10-11 | 2019-10-11 | 一种半导体器件的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112652518A CN112652518A (zh) | 2021-04-13 |
CN112652518B true CN112652518B (zh) | 2023-04-28 |
Family
ID=75343774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910961872.7A Active CN112652518B (zh) | 2019-10-11 | 2019-10-11 | 一种半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112652518B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115662893A (zh) * | 2022-12-29 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体器件的形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH104101A (ja) * | 1996-06-17 | 1998-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000290693A (ja) * | 1999-04-12 | 2000-10-17 | Japan Organo Co Ltd | 電子部品部材類の洗浄方法 |
US6184134B1 (en) * | 2000-02-18 | 2001-02-06 | Infineon Technologies North America Corp. | Dry process for cleaning residues/polymers after metal etch |
CN107331598A (zh) * | 2016-04-28 | 2017-11-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04246827A (ja) * | 1991-02-01 | 1992-09-02 | Kawasaki Steel Corp | 半導体装置の製造方法 |
KR100468667B1 (ko) * | 1997-06-17 | 2005-03-16 | 삼성전자주식회사 | 포토리소그래피공정에의한반도체장치의패턴형성방법 |
KR100253087B1 (ko) * | 1997-08-19 | 2000-04-15 | 윤종용 | 반도체장치의제조방법 |
KR100437455B1 (ko) * | 2001-12-10 | 2004-06-23 | 삼성전자주식회사 | 반도체 장치 형성 방법 |
CN101303987B (zh) * | 2007-05-11 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN104658899B (zh) * | 2013-11-22 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种蚀刻栅极介电层的方法 |
CN105990234B (zh) * | 2015-01-30 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN108074803B (zh) * | 2016-11-18 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN107978511A (zh) * | 2017-11-20 | 2018-05-01 | 武汉新芯集成电路制造有限公司 | 氧化层及半导体器件的形成方法 |
-
2019
- 2019-10-11 CN CN201910961872.7A patent/CN112652518B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH104101A (ja) * | 1996-06-17 | 1998-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000290693A (ja) * | 1999-04-12 | 2000-10-17 | Japan Organo Co Ltd | 電子部品部材類の洗浄方法 |
US6184134B1 (en) * | 2000-02-18 | 2001-02-06 | Infineon Technologies North America Corp. | Dry process for cleaning residues/polymers after metal etch |
CN107331598A (zh) * | 2016-04-28 | 2017-11-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112652518A (zh) | 2021-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5855310B2 (ja) | 基板処理装置、基板処理方法及び基板処理液 | |
US7528031B2 (en) | Semiconductor device and method for manufacturing the same | |
CN107017203B (zh) | 半导体元件的制造方法 | |
TWI593105B (zh) | 半導體裝置結構之形成方法 | |
US8202791B2 (en) | Method for generating two dimensions for different implant energies | |
TW201913751A (zh) | 半導體元件及其形成方法 | |
CN112652518B (zh) | 一种半导体器件的形成方法 | |
CN108807377B (zh) | 半导体器件及其形成方法 | |
US20210193529A1 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
US7008876B2 (en) | Method of forming gate electrode structure of a semiconductor device | |
CN113497142B (zh) | 半导体结构及半导体结构的形成方法 | |
KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
CN113113291A (zh) | 基片清洁方法 | |
CN113690189A (zh) | 形成半导体装置的方法 | |
CN108074803B (zh) | 半导体结构及其形成方法 | |
CN106033719A (zh) | 半导体结构的形成方法 | |
TWI703714B (zh) | 形成影像感測元件中多晶矽閘極結構之方法、多晶矽閘極結構以及保護影像感測元件的畫素之方法 | |
CN111725137B (zh) | 一种半导体器件的形成方法 | |
KR100510772B1 (ko) | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 | |
US11569121B2 (en) | Methods for forming semiconductor devices | |
US20220044924A1 (en) | Semiconductor structure processing method and manufacturing method | |
CN114079008A (zh) | 半导体器件的形成方法 | |
JP2006041364A (ja) | 配線の形成方法及び、電子デバイスの製造方法 | |
JPH05102184A (ja) | レジストによるlddサイドウオール形成方法 | |
CN116913770A (zh) | 一种半导体器件的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |