CN114079008A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN114079008A CN114079008A CN202010851431.4A CN202010851431A CN114079008A CN 114079008 A CN114079008 A CN 114079008A CN 202010851431 A CN202010851431 A CN 202010851431A CN 114079008 A CN114079008 A CN 114079008A
- Authority
- CN
- China
- Prior art keywords
- titanium nitride
- layer
- material layer
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件的形成方法,包括:提供基底;在所述基底上形成氮化钛材料层;采用还原气体对所述氮化钛材料层进行还原处理;图案化所述氮化钛材料层,以去除部分所述氮化钛材料层,形成氮化钛层。本发明实施例提供的半导体器件的形成方法,可以还原被氧化后的氮化钛,得到稳定的氮化钛层,有利于提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件的形成方法。
背景技术
在将用于保护内部电路不受静电等干扰的保护元件提供至半导体器件的情形下,一般是在保护元件和内部电路之间设置用于限制电流的电阻元件,从而防止过电流流至内部电路,电阻元件通常由多晶硅构成的多晶硅电阻(Poly resistor)。
但是随着MOS晶体管的不断缩小,各种因为器件的物理极限所带来的二级效应不可避免,器件的特征尺寸按比例缩小变得困难,其中MOS晶体管器件及其电路制造领域容易出现从栅极向衬底的漏电问题。当前工艺的解决方法是采用高K栅极材料和金属栅的方法。
随着高K栅极材料和金属栅技术的广泛应用,半导体器件性能得到很大提高,但是由于在高K栅极材料和金属栅工艺中所用的高K材料由于具有低的电阻系数,不能用来作为电阻,因此在28nm制程下,氮化钛电阻得到了广泛的应用。
然而,在形成氮化钛电阻的过程中,氮化钛膜容易氧化,形成氮氧化钛。氮氧化钛具有比氮化钛膜高的电阻率,对于MOS器件的金属膜来说通常较不理想。
发明内容
本发明解决的技术问题是提供一种半导体器件的形成方法,避免形成的氮化钛氧化,导致电阻值过高,有利于提高半导体器件的性能。
为解决上述技术问题,本发明实施例提供一种半导体器件的形成方法,包括:提供基底;在所述基底上形成氮化钛材料层;采用还原气体对所述氮化钛材料层进行还原处理;图案化所述氮化钛材料层,以去除部分所述氮化钛材料层,形成氮化钛层。
可选的,所述还原气体包括氨气和氢气的其中一种或两种组合。
可选的,所述还原处理的工艺参数包括:温度为200~300℃,时间为60~120s。
可选的,在图案化所述氮化钛材料层之前,还包括:在所述氮化钛材料层上形成保护材料层。
可选的,图案化所述氮化钛材料层时,还包括:图案化所述保护材料层,以去除部分所述保护材料层,形成保护层。
可选的,图案化所述氮化钛材料层以及所述保护材料层的步骤包括:在所述保护材料层上形成掩膜层;图案化所述掩膜层;以所述掩膜层为掩膜,刻蚀所述保护材料层和所述氮化钛材料层;去除所述掩膜层。
可选的,所述掩膜层为光刻胶或者光刻胶和牺牲材料层、底部抗反射层的组合。
可选的,所述保护材料层的材料包括氮化硅、氧化硅、碳化硅或氮氧化硅。
可选的,形成所述保护材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。
可选的,形成所述氮化钛材料层的工艺包括物理气相沉积工艺。
可选的,所述氮化钛材料层的厚度范围为30~60埃。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
在形成氮化钛材料层后,采用还原气体对所述氮化钛材料层进行还原处理,通过还原处理将氮化钛氧化形成的氮氧化钛还原,提高氮化钛的稳定性,降低氮化钛被氧化的可能性,从而得到电阻值在正常范围内的氮化钛层,提高半导体器件的性能,提升形成的半导体器件的良率,降低生产成本。
附图说明
图1至图6是本发明一实施例中半导体形成过程各步骤对应的结构示意图;
图7是本发明一实施例中半导体器件形成过程的流程图。
具体实施方式
由背景技术可知,在制备过程半导体器件的过程中,形成氮化钛膜后,氮化钛膜暴露在空气中容易发生氧化,形成氮氧化钛,而氮氧化钛具有比氮化钛高的电阻率,在半导体器件的性能测试中,会导致半导体器件的电阻值超过正常阻值范围,造成形成的半导体器件的不良率升高,严重影响生产效率。
为了解决上述问题,本发明实施例提供了一种半导体器件的形成方法,在形成氮化钛材料层后,采用还原气体对所述氮化钛材料层进行还原处理,通过还原处理将氮化钛氧化形成的氮氧化钛还原,使氮化钛保持稳定状态,从而得到电阻值在正常范围内的氮化钛层,提升形成的半导体器件的良率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图1,提供基底100。
所述基底100为后续工艺提供工艺操作基础。
根据实际工艺情况,所述基底100中可以形成有功能结构,例如:所述基底内可以形成有MOS场效应晶体管等半导体器件,还可以形成有底层互连结构或电阻结构等。
本实施例中,所述基底100包括衬底(未图示),所述衬底可以是以下材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(SSiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述衬底中可以形成有掺杂区域和/或隔离结构,所述隔离结构为浅沟槽隔离结构或者局部氧化硅隔离结构。
本实施例中,所述基底100还包括:在所述衬底上形成的金属栅极结构(未图示)、源漏掺杂层(未图示)、位于金属栅极结构上的第一金属层(未图示)。
提供基底100后,在所述基底100上形成氮化钛材料层。
参考图1,本实施例中,在形成氮化钛材料层之前,还包括:在所述基底100上依次形成刻蚀停止层101和缓冲层102。
本实施例中,具体为,在所述基底100上沉积刻蚀停止层101;在所述刻蚀停止层101上形成缓冲层102。
本实施例中,所述刻蚀停止层101的材料为氮化硅;在其他实施例中,所述刻蚀停止层的材料还可以是SiCN、SiC、SiON、NDC中的一种或者多种。
本实施例中,所述缓冲层102的材料为氧化硅;所述缓冲层102用于避免刻蚀停止层101和后续形成的氮化钛材料层直接接触。
参考图2,形成缓冲层102之后,在所述缓冲层102上形成氮化钛材料层103。
所述氮化钛材料层103用于后续进行图案化形成氮化钛层。
本实施例中,形成所述氮化钛材料层103的工艺为物理气相沉积工艺。
所述氮化钛材料层103的厚度为30~60埃。如果氮化钛材料层103的厚度大于60埃,则会导致最终形成的氮化钛层的电阻不符合要求;如果氮化钛材料层103的厚度小于30埃,则沉积时不利于控制形成的氮化钛材料层的厚度。
继续参考图2,形成氮化钛材料层103之后,由于后续的形成工艺,所述氮化钛材料层103会暴露在空气中,部分氮化钛材料层103会被氧化形成氮氧化钛材料层104。
参考图3,形成氮化钛材料层103后,采用还原气体对所述氮化钛材料层103进行还原处理,使氮氧化钛重新还原形成氮化钛。
本实施例中,所述还原处理可以使氮化钛氧化后形成的氮氧化钛重新还原成氮化钛,使氮化钛材料层103维持比较稳定的状态,减少被氧化生成氮氧化钛的几率,从而使最终形成的半导体器件的电阻在正常范围内,提高半导体器件的性能。
本实施例中,采用氢气和氨气的混合气体作为还原气体,氢气和氨气的比例为1:1~1:5。
在其他实施例中,还可以单独采用氢气或者单独采用氨气作为还原气体。
本实施例中,所述还原处理的工艺参数包括:温度为200~300℃,时间为60~120s。
还原处理后,图案化所述氮化钛材料层。
本实施例中,继续参考图3,在图案化所述氮化钛材料层103之前,还包括:在所述氮化钛材料层103上形成保护材料层105。
本实施例中,所述保护材料层105为氧化硅,用于保护位于下方的氮化钛材料层103在刻蚀过程中不受到损坏。
在其他实施例中,所述保护材料层105的材料还可以是氮化硅、氧化硅、碳化硅或氮氧化硅中的一种或多种。
本实施例中,形成所述保护材料层105的工艺为化学气相沉积工艺;在其他实施例中,还可以采用原子层沉积工艺或物理气相沉积工艺形成所述保护材料层105。
形成保护材料层105后,图案化所述保护材料层105以及氮化钛材料层103,本实施例中,具体为:
参考图4,在所述保护材料层105上形成掩膜层106。
本实施例中,所述掩膜层106包括光刻胶层108和底部抗反射层107;在其他实施例中,所述掩膜层106也可以为光刻胶层。
本实施例中,形成所述掩膜层106的方法包括:在所述保护材料层105上形成底部抗反射层107;在所述底部抗反射层107上形成光刻胶层108。
本实施例中,形成所述底部抗反射层107的工艺为化学气相沉积工艺;形成所述光刻胶层108的工艺为化学气相沉积工艺。
参考图5,图案化所述掩膜层106。
本实施例中,图案化所述掩膜层106的方法包括:图案化所述光刻胶层108,形成图形化的光刻胶层109,所述图形化的光刻胶层109定义待形成的氮化钛层的位置和尺寸;以所述图形化的光刻胶层109为掩膜,刻蚀所述底部抗反射层107,形成图形化的底部抗反射层110。
参考图6,以所述掩膜层106为掩膜,刻蚀所述保护材料层105和所述氮化钛材料层103,形成保护层111和氮化钛层112。
本实施例中,具体为以所述图形化的光刻胶层109和所述图形化的底部抗反射层110为掩膜,刻蚀所述保护材料层105和所述氮化钛材料层103。
本实施例中,采用干法刻蚀工艺刻蚀所述保护材料层105和所述氮化钛材料层103。
本实施例中,形成所述保护层111和氮化钛层112后,去除所述掩膜层106,具体为去除所述图形化的光刻胶层109和所述图形化的底部抗反射层110。
本实施例中,采用灰化工艺去除所述图形化的光刻胶层109和所述图形化的底部抗反射层110。
本发明实施例提供的半导体器件的形成方法,在形成氮化钛材料层后,采用还原气体对氮化钛材料层进行还原处理,将被氧化的氮化钛重新还原,提高氮化钛材料层的稳定性,减少氮化钛材料层被氧化的几率,避免氧化形成氮氧化钛,使形成的半导体器件的阻值在正常范围内,提升形成的半导体器件的良率。
图7为本发明一实施例中半导体器件形成过程的流程图,具体包括以下步骤:
提供基底;
在所述基底上形成氮化钛材料层;
采用还原气体对所述氮化钛材料层进行还原处理;
图案化所述氮化钛材料层,以去除部分所述氮化钛材料层,形成氮化钛层。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种半导体器件的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成氮化钛材料层;
采用还原气体对所述氮化钛材料层进行还原处理;
图案化所述氮化钛材料层,以去除部分所述氮化钛材料层,形成氮化钛层。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,所述还原气体包括氨气和氢气的其中一种或两种组合。
3.如权利要求1所述的半导体器件的形成方法,其特征在于,所述还原处理的工艺参数包括:温度为200~300℃,时间为60~120s。
4.如权利要求1所述的半导体器件的形成方法,其特征在于,在图案化所述氮化钛材料层之前,还包括:在所述氮化钛材料层上形成保护材料层。
5.如权利要求4所述的半导体器件的形成方法,其特征在于,图案化所述氮化钛材料层时,还包括:图案化所述保护材料层,以去除部分所述保护材料层,形成保护层。
6.如权利要求5所述的半导体器件的形成方法,其特征在于,图案化所述氮化钛材料层以及所述保护材料层的步骤包括:
在所述保护材料层上形成掩膜层;
图案化所述掩膜层;
以所述掩膜层为掩膜,刻蚀所述保护材料层和所述氮化钛材料层;
去除所述掩膜层。
7.如权利要求6所述的半导体器件的形成方法,其特征在于,所述掩膜层为光刻胶或者光刻胶和底部抗反射层的组合。
8.如权利要求4所述的半导体器件的形成方法,其特征在于,所述保护材料层的材料包括氮化硅、氧化硅、碳化硅或氮氧化硅。
9.如权利要求8所述的半导体器件的形成方法,其特征在于,形成所述保护材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。
10.如权利要求1所述的半导体器件的形成方法,其特征在于,形成所述氮化钛材料层的工艺包括物理气相沉积工艺。
11.如权利要求1所述的半导体器件的形成方法,其特征在于,所述氮化钛材料层的厚度范围为30~60埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010851431.4A CN114079008A (zh) | 2020-08-21 | 2020-08-21 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010851431.4A CN114079008A (zh) | 2020-08-21 | 2020-08-21 | 半导体器件的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114079008A true CN114079008A (zh) | 2022-02-22 |
Family
ID=80282719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010851431.4A Pending CN114079008A (zh) | 2020-08-21 | 2020-08-21 | 半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114079008A (zh) |
-
2020
- 2020-08-21 CN CN202010851431.4A patent/CN114079008A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8970015B2 (en) | Method for protecting a gate structure during contact formation | |
US8222149B2 (en) | Method for photoresist pattern removal | |
US7838356B2 (en) | Gate dielectric first replacement gate processes and integrated circuits therefrom | |
CN101661901B (zh) | 制造半导体元件的方法与半导体元件 | |
TWI409871B (zh) | 半導體元件之製法 | |
US8163655B2 (en) | Method for forming a sacrificial sandwich structure | |
KR100542982B1 (ko) | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2006509375A (ja) | 多層ゲートスタック | |
CN111370306A (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
JP4358556B2 (ja) | 半導体装置の製造方法 | |
US11935795B2 (en) | Method for forming a crystalline protective polysilicon layer | |
CN114079008A (zh) | 半导体器件的形成方法 | |
JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
CN112652518B (zh) | 一种半导体器件的形成方法 | |
JP4248882B2 (ja) | 半導体デバイスのピンチ活性領域における二珪化チタンの抵抗の改善方法 | |
US20220320311A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2008135765A (ja) | 半導体装置 | |
KR20010019642A (ko) | 폴리실리콘 게이트의 식각 방법 | |
CN104241343B (zh) | 一种高k/金属栅极结构及其制作方法 | |
JPH11297992A (ja) | 半導体装置およびその製造方法 | |
JPH08330442A (ja) | 半導体装置の製造方法 | |
KR19990074432A (ko) | 반도체장치의 제조방법 | |
KR20060063978A (ko) | 산화물-질화물 스택 게이트 유전체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |