JPH08330442A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08330442A
JPH08330442A JP7136399A JP13639995A JPH08330442A JP H08330442 A JPH08330442 A JP H08330442A JP 7136399 A JP7136399 A JP 7136399A JP 13639995 A JP13639995 A JP 13639995A JP H08330442 A JPH08330442 A JP H08330442A
Authority
JP
Japan
Prior art keywords
type
polycrystalline silicon
silicon film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7136399A
Other languages
English (en)
Other versions
JP3419956B2 (ja
Inventor
Toru Takizawa
亨 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP13639995A priority Critical patent/JP3419956B2/ja
Publication of JPH08330442A publication Critical patent/JPH08330442A/ja
Application granted granted Critical
Publication of JP3419956B2 publication Critical patent/JP3419956B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 同一の半導体基板１上にＮ型ＭＯＳトランジ
スタとＰ型ＭＯＳトランジスタが混在し、ウェハ内に選
択的に形成したＮ型多結晶シリコン膜８とＰ型多結晶シ
リコン膜９と不純物を添加しない多結晶シリコン膜多結
晶シリコン膜をエッチングする際に、多結晶シリコン膜
をエッチングするガスにフロロカーボン系のガスを添加
する工程を有する。 【効果】 多結晶シリコン膜のエッチングの際に、不純
物添加領域と不純物を添加しない多結晶シリコン膜領
域、もしくは異なる不純物添加領域の境界で発生するエ
ッチング残渣を発生せずにエッチングができるため、従
来技術に較らべて工程の簡略化や低ダメージで良好なデ
バイスが形成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくに半導体基板のゲート酸化膜上に形成するＰ
型多結晶シリコン膜とＮ型多結晶シリコン膜が混在した
場合と、Ｐ型多結晶シリコン膜と不純物を添加しない多
結晶シリコン膜が混在した場合と、Ｎ型多結晶シリコン
膜と不純物を添加しない多結晶シリコン膜が混在した場
合と、あるいはＮ型多結晶シリコン膜とＰ型多結晶シリ
コン膜と不純物を添加しない多結晶シリコン膜が混在し
た場合（以下混在多結晶シリコン膜と記載する）を同時
にエッチングするゲート電極配線の形成方法に関する。
【０００２】
【従来の技術】多結晶シリコン膜は、半導体基板上に形
成する素子を駆動させるための電圧を印加するゲート酸
化膜上に形成した電極あるいはこの電極間を接続する配
線あるいは抵抗になる。
【０００３】ＭＯＳトランジスタにはＮ型ゲートのＮチ
ャンネルトランジスタと、Ｎ型ゲートのＰチャンネルト
ランジスタと、Ｐ型ゲートのＰチャンネルトランジスタ
との３種類がある。
【０００４】従来技術で混在多結晶シリコン膜をエッチ
ングする製造方法を、図１〜図９の断面図を用いて説明
する。
【０００５】はじめに図１に示すように、薄い不純物濃
度のＰ型拡散層２（以下Ｐウェルと記載する）と、薄い
不純物濃度のＮ型拡散層３（以下Ｎウェルと記載する）
と、フィールド酸化膜４とを半導体基板１に形成する。
【０００６】つぎに図２に示すように、半導体基板１表
面にゲート酸化膜５を形成し、さらに化学的気相成長法
（以下ＣＶＤ法と記載する）によって、多結晶シリコン
膜６を全面に所定の膜厚で形成する。
【０００７】つぎに、ホトレジスト７を回転塗布法によ
って全面に形成する。その後、所定のホトマスクを用い
て露光処理と現像処理を行い、Ｎ型不純物を添加した多
結晶シリコン膜８（以下Ｎ型多結晶シリコン膜８と記載
する）を形成する領域のホトレジスト７を除去するよう
にパターニングする。
【０００８】その後、このホトレジスト７をイオン注入
時の不純物の阻止膜として用いて、多結晶シリコン膜６
のホトレジスト７に被覆されていない領域に、リンに代
表されるＮ型不純物をイオン注入法により添加して、Ｎ
型多結晶シリコン膜８を形成する。その後、ホトレジス
ト７を除去する。
【０００９】つぎに図３に示すように、ホトレジスト７
を回転塗布法により全面に形成し、所定のホトマスクを
用いて露光処理と現像処理を行い、Ｐ型不純物を添加し
た多結晶シリコン膜９（以下Ｐ型多結晶シリコン膜９と
記載する）を形成する領域のホトレジスト７を除去す
る。
【００１０】その後、このホトレジスト７をイオン注入
時の不純物の阻止膜として多結晶シリコン膜６のホトレ
ジスト７に被覆されていない領域に、ボロンに代表され
るＰ型不純物をイオン注入法により添加して、Ｐ型多結
晶シリコン膜９を形成する。その後、ホトレジスト７を
除去する。
【００１１】ここまでの処理工程において、図４に示す
ように、Ｐ型ゲートのＰチャンネルトランジスタや、Ｎ
型ゲートのＮチャンネルトランジスタや、配線抵抗を形
成する場合、ホトレジストマスクを用いて、選択的にＮ
型不純物添加領域と、Ｐ型不純物添加領域を形成する。
【００１２】このとき、ホトレジスト７でマスクしてい
る領域と、露出している領域の境界付近では、イオンの
集中現象や、ホトレジスト７のスパッタリングという現
象が発生する。
【００１３】ホトレジスト７からスパッタリングしたカ
ーボンが多結晶シリコン膜６表面でイオンにノックオン
されて多結晶シリコン膜６中に取り込まれたり、ホトレ
ジスト７近傍でイオンが集中することで多結晶シリコン
膜６に格子欠陥が発生し、シリコンの未結合手が増加す
るため表面や多結晶シリコン膜６中に酸素が混入してシ
リコンの絶縁物３０が形成される。
【００１４】つぎに図５に示すように、全面にホトレジ
スト７を回転塗布法により形成し、所定のホトマスクを
用いて露光処理と現像処理を行い、ホトレジスト７をゲ
ート電極配線の形状にパターニングする。
【００１５】図６に示すように、ホトレジスト７をエッ
チングマスクとして異方性エッチングにより、Ｎ型多結
晶シリコン膜からなるゲート電極配線１９とＰ型多結晶
シリコン膜からなるゲート電極配線２０を形成し、ホト
レジスト７を除去する。異方性エッチングを行う装置
で、Ｃｌ2 とＯ2 あるいはＨＢｒとＣｌ2 とＯ2 のよう
なガスを用いて混在多結晶シリコン膜のエッチングを行
うと、絶縁膜に対する選択比が高いため、エッチングを
阻害するシリコンの絶縁物３０が表面や膜中に存在する
と、エッチングが進行しないため、エッチング残渣３１
が発生することになる。
【００１６】つぎに図７に示すように、酸化拡散炉を用
いた酸素雰囲気中での９００℃の温度で、時間３０分間
の熱処理を行うことによりマスク酸化膜１１を形成す
る。
【００１７】つぎに図８に示すように、Ｎ型多結晶シリ
コン膜からなるゲート電極配線１９とフィールド酸化膜
４との整合する領域のＮ型ＭＯＳトランジスタのソース
・ドレイン形成領域にＮ型不純物１２を添加する。さら
にＰ型多結晶シリコン膜からなるゲート電極配線２０と
フィールド酸化膜４との整合する領域のＰ型ＭＯＳトラ
ンジスタのソース・ドレイン形成領域にＰ型不純物１３
を添加する。その後、化学的気相成長法により、シリコ
ン酸化膜系の層間絶縁膜１４を形成する。
【００１８】その後、窒素雰囲気中にてアニール処理を
行って、図８に示す工程にてＮ型のＭＯＳトランジスタ
とＰ型のＭＯＳトランジスタのソース・ドレイン領域に
添加したＮ型不純物１２とＰ型不純物１３とを半導体基
板１中に拡散させる。
【００１９】この結果、図９に示すようにＮ型ＭＯＳト
ランジスタのソース・ドレイン領域である高濃度Ｎ型拡
散層１５と、Ｐ型ＭＯＳトランジスタのソース・ドレイ
ン領域である高濃度Ｐ型拡散層１６とを形成する。
【００２０】図示はしないがその後の工程は、所定の箇
所にコンタクトホールを開口し、さらにアルミニウム配
線を形成することによって、Ｎ型のＭＯＳトランジスタ
とＰ型のＭＯＳトランジスタとを形成することができ
る。
【００２１】
【発明が解決しようとする課題】このエッチング残渣３
１は、図９の断面図ではフィールド酸化膜上にしか図示
していないが、実際の半導体装置ではパターニング方法
により素子形成領域にも発生する。
【００２２】このエッチング残渣３１が素子形成領域に
も残ったままでデバイスを形成すると、多結晶シリコン
膜の配線と配線間あるいは抵抗と抵抗間あるいはゲート
電極とゲート電極間もしくはこれらの組み合わせの間で
不都合な電流経路ができる。このため、半導体装置にお
いてはリーク電流が発生し、正常に動作するデバイスが
作製できなくなる。
【００２３】以上説明したように、従来の方法で混在多
結晶シリコン膜のエッチングを行う場合、Ｎ型多結晶シ
リコン膜とＰ型多結晶シリコン膜と不純物を添加しない
多結晶シリコン膜との境界近傍において、シリコンの絶
縁物３０が発生する。このため、エッチング残渣３１が
発生し、デバイス作製上問題になる。
【００２４】本発明の目的は、上記のような混在多結晶
シリコン膜のエッチングにおいて、エッチング残渣が発
生する問題を解決して、良好なデバイスを形成すること
が可能な半導体装置の製造方法を提供することである。
【００２５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法においては、下記記
載の工程を採用する。
【００２６】本発明の半導体装置の製造方法において
は、導電型がＮ型またはＰ型の半導体基板上にＰウェル
とＮウェルとを形成する工程と、フィールド酸化膜とゲ
ート酸化膜を形成した後、ゲート電極配線材料である多
結晶シリコン膜を全面に形成する工程と、リソグラフィ
処理によりホトレジストをパターニングする工程と、多
結晶シリコン膜のエッチングガスにフロロカーボン系の
ガスを添加した条件でＮ型多結晶シリコン膜とＰ型多結
晶シリコン膜を途中までエッチングする工程と、フロロ
カーボン系のガスを抜いた多結晶シリコン膜のエッチン
グガスでエッチングの終点とオーバーエッチングを行っ
てゲート電極配線を形成する工程と、全面にマスク酸化
膜を形成する工程と、ゲート電極配線とフィールド酸化
膜の整合した領域にＮ型のソース・ドレイン領域とＰ型
のソース・ドレイン領域を形成するためにＮ型不純物と
Ｐ型不純物をそれぞれ選択的に添加する工程と、層間絶
縁膜を形成し、さらに窒素雰囲気中にてアニール処理を
行い、Ｎ型のソース・ドレイン領域とＰ型のソース・ド
レイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型拡散層
を形成する工程とを有することを特徴とする。
【００２７】
【作用】同一半導体基板上に、Ｎ型ＭＯＳトランジスタ
とＰ型ＭＯＳトランジスタとが混在するとき、ゲート電
極と配線と抵抗を形成するＮ型多結晶シリコン膜とＰ型
多結晶シリコン膜と不純物を添加しない多結晶シリコン
膜とを、多結晶シリコン膜をエッチングするガスにフロ
ロカーボン系のガスを添加する。このことで、不純物添
加の際に形成する絶縁物を除去しながらエッチングを行
うため、エッチング残渣が発生しない。
【００２８】つまり、フロロカーボン系ガスからのカー
ボンやフッ素が、これらの絶縁物からカーボンや酸素を
引き抜き、フッ素は多結晶シリコン膜のエッチングにも
寄与する。
【００２９】さらにまた本発明のゲート電極配線のエッ
チング処理は、２ステップで行い、絶縁物が形成してい
る領域をエッチングする際には、フロロカーボン系のガ
スを添加したエッチングガスを用いる。
【００３０】フロロカーボン系のガスを添加したステッ
プで終点までエッチングしてしまうと、下地酸化膜がエ
ッチングされる。このため、エッチングの終点手前でフ
ロロカーボン系ガスを使わない、多結晶シリコン膜のエ
ッチングガスに切り替えてエッチングを行い、エッチン
グ終点を取り、オーバーエッチングを行う。
【００３１】また多結晶シリコン膜のエッチングでは表
面の自然酸化膜をエッチングするため、第１ステップの
エッチングで高い高周波電力を印加しているが、このフ
ロロカーボン系ガスを添加した条件であれば、高い高周
波電力を印加しなくても自然酸化膜のエッチングが可能
であるため、プラズマダメージに敏感なデバイスのエッ
チングにも効果がある。
【００３２】
【実施例】以下図面を用いて本発明の実施例における半
導体装置の製造方法を説明する。以下図１〜図５と図１
０〜図１８を用いて本発明の実施例における半導体装置
の製造方法を説明する。
【００３３】図１〜図５と図１０〜図１８は、本発明の
実施例におけるゲート電極配線の形成方法を工程順に示
す断面図である。
【００３４】まずはじめに図１４に示すように、ホトレ
ジストもしくは熱酸化膜をイオン注入時の阻止膜として
半導体基板１のＰウェル２形成領域にＰ型不純物である
ボロンを１０13ａｔｏｍｓ／ｃｍ2 程度、さらにＮウェ
ル３形成領域にＮ型不純物であるリンを１０12ａｔｏｍ
ｓ／ｃｍ2 程度のイオン注入量で、それぞれの領域に選
択的にイオン注入法により添加する。
【００３５】その後、窒素雰囲気中における温度１１４
０℃の熱拡散処理を行うことによって、不純物を拡散さ
せてＰウェル２とＮウェル３とを半導体基板１に形成す
る。
【００３６】さらに温度１０００℃の酸素雰囲気中にて
酸化処理を行い、膜厚４０ｎｍのパッド酸化膜１７を半
導体基板１の表面に形成する。
【００３７】つぎに図１５に示すように、パッド酸化膜
１７上に、反応ガスにジクロロシラン（ＳｉＨ2 Ｃｌ
2 ）とアンモニア（ＮＨ3 ）とを用いたＣＶＤ法によ
り、シリコン窒化膜１８を膜厚１５０ｎｍで形成する。
【００３８】つぎにホトレジスト７を回転塗布法によっ
て、シリコン窒化膜１８上の全面に形成する。
【００３９】その後、所定のホトマスクを用いて露光処
理と、現像処理とを行いホトレジスト７を素子領域上に
残存するようにパターニングする。
【００４０】その後、このパターニングしたホトレジス
ト７をエッチングマスクとして用いて、反応ガスに三フ
ッ化メタン（ＣＨＦ3 ）と六フッ化イオウ（ＳＦ6 ）と
ヘリウム（Ｈｅ）との混合ガスを用い、高周波電力１５
０Ｗ、圧力０．３Ｔｏｒｒの条件でドライエッチング法
により、シリコン窒化膜１８を素子領域に形成するよう
にパターニングする。
【００４１】つぎに図１６に示すように、エッチングマ
スクとして用いたホトレジスト７を除去する。
【００４２】つぎに図１７に示すように、シリコン窒化
膜１８を耐酸化膜として用い、温度１０００℃の酸素雰
囲気中における選択酸化処理により、フィールド酸化膜
４を膜厚７００ｎｍで形成する。
【００４３】その後、選択酸化の耐酸化膜として用いた
シリコン窒化膜１８を温度１６０℃に加熱した熱リン酸
（Ｈ3 ＰＯ4 ）により除去する。
【００４４】つぎに図１に示すように、シリコン窒化膜
１８下層のパッド酸化膜１７を、バッファードフッ酸
（ＮＨ4 Ｆ＋ＨＦ）溶液により除去する。
【００４５】その後、図１８に示すように、フィールド
酸化膜４を形成した半導体基板１上に、温度１０００℃
の熱酸化処理を行うことにより、ゲート酸化膜５を３０
ｎｍの厚さで形成する。
【００４６】さらに図２に示すように、その後、反応ガ
スにモノシラン（ＳｉＨ4 ）を用いたＣＶＤ法により多
結晶シリコン膜６を膜厚４５０ｎｍでゲート酸化膜５上
に形成する。その後、ホトレジスト７を回転塗布法によ
り多結晶シリコン膜６上の全面に形成する。
【００４７】その後、所定のホトマスクを用いて露光処
理と、現像処理を行い、ホトレジスト７をＮ型ＭＯＳト
ランジスタ形成領域が開口するようにパターニングす
る。
【００４８】そしてこのホトレジスト７を不純物のイオ
ン注入時の阻止膜として使用し、多結晶シリコン膜６の
Ｎ型ＭＯＳトランジスタ形成領域にＮ型不純物であるリ
ンをイオン注入量１０15ａｔｏｍｓ／ｃｍ2 程度の条件
でイオン注入法により添加して、Ｎ型ＭＯＳトランジス
タ形成領域にＮ型多結晶シリコン膜８を形成する。
【００４９】その後、イオン注入の阻止膜として使用し
たホトレジスト７を除去する。つぎに、ホトレジスト７
を回転塗布法によって、半導体基板１上の全面に形成す
る。
【００５０】その後、図３に示すように、所定のホトマ
スクを用いて露光処理と現像処理を行いホトレジスト７
をＰ型ＭＯＳトランジスタ形成領域が開口するようにパ
ターニングする。
【００５１】そして、このホトレジスト７を不純物のイ
オン注入時の阻止膜として用い、多結晶シリコン膜６の
Ｐ型ＭＯＳトランジスタ形成領域にＰ型不純物であるボ
ロンをイオン注入量１０15ａｔｏｍｓ／ｃｍ2 程度の条
件でイオン注入法により添加し、Ｐ型ＭＯＳトランジス
タ形成領域にＰ型多結晶シリコン膜９を形成する。
【００５２】その後、図４に示すように、イオン注入時
の阻止膜として用いたホトレジスト７を除去する。この
とき多結晶シリコン膜６の表面に絶縁物３０が形成され
ている。
【００５３】その後、ホトレジスト７を回転塗布法によ
り多結晶シリコン膜６上の全面に形成する。
【００５４】つぎに図５に示すように、所定のホトマス
クを用いて露光処理と現像処理とを行い、ホトレジスト
７をゲート電極配線の形状にパターニングする。
【００５５】つぎに図１０に示すように、ホトレジスト
７をエッチングマスクとして使用して、第１ステップと
して、Ｎ型多結晶シリコン膜８とＰ型多結晶シリコン膜
９のエッチングレートが同程度になるように、エッチン
グガスとして塩素（Ｃｌ2 ）／四フッ化炭素（ＣＦ4 ）
＝５０ｓｃｃｍ／４０ｓｃｃｍの混合ガスを用いて、圧
力３〜１０ｍＴｏｒｒ、マイクロ波パワー１５０ｍＡ〜
２５０ｍＡ、高周波パワー５〜３０Ｗの条件で、多結晶
シリコン膜６の表面と膜中の絶縁物３０を除去しながら
Ｎ型多結晶シリコン膜８とＰ型多結晶シリコン膜９とを
一括してエッチングする。
【００５６】続いて、図１１に示すように、絶縁物３０
とＮ型多結晶シリコン膜８とＰ型多結晶シリコン膜９と
のエッチングが終わった段階で、エッチング終点を取る
前に第２ステップのエッチングに切り替え、塩素（Ｃｌ
2 ）流量９０ｓｃｃｍ、圧力１０ｍＴｏｒｒ、マイクロ
波パワー２５０ｍＡ、高周波パワー１５Ｗの条件で、終
点検出とオーバーエッチングを行い、Ｎ型多結晶シリコ
ン膜からなるゲート電極配線１９とＰ型多結晶シリコン
膜からなるゲート電極配線２０とを形成する。その後、
エッチングマスクとし使用したホトレジスト７を除去す
る。
【００５７】つぎに図１２に示すように、酸化拡散炉を
用い、温度８００℃の酸素雰囲気中にて３０分処理を行
い、膜厚２０ｎｍのマスク酸化膜１１を形成する。
【００５８】その後、イオン注入の阻止膜としてホトレ
ジスト７を用い、Ｎ型ＭＯＳトランジスタのソース・ド
レイン形成領域を開口するように露光処理と現像処理を
行いパターニングし、Ｎ型不純物１２であるリンをイオ
ン注入量１０15ａｔｏｍｓ／ｃｍ2 程度を添加する。そ
の後、ホトレジスト７を剥離する。
【００５９】同様に、イオン注入の阻止膜としてホトレ
ジスト７を用い、Ｐ型ＭＯＳトランジスタのソース・ド
レイン形成領域を開口するように露光、現像してパター
ニングし、Ｐ型不純物１３であるボロンを１０15ａｔｏ
ｍｓ／ｃｍ2 程度添加する。その後、ホトレジスト７を
剥離する。
【００６０】つぎに図１３に示すように、反応ガスとし
てモノシラン（ＳｉＨ4 ）とジボラン（Ｂ2 Ｈ6 ）とフ
ォスフィン（ＰＨ3 ）とを用い、ＣＶＤ法によりシリコ
ン酸化膜系の層間絶縁膜１４を膜厚５００ｎｍで形成す
る。
【００６１】その後、温度９００℃の窒素雰囲気中にて
アニール処理を行い、Ｎ型ＭＯＳトランジスタとＰ型の
ＭＯＳトランジスタのソース・ドレイン領域に添加した
Ｎ型不純物１２であるリンと、Ｐ型不純物１３であるボ
ロンとを半導体基板１に拡散させる。
【００６２】この結果、Ｎ型ＭＯＳトランジスタのソー
ス・ドレイン領域である高濃度Ｎ型拡散層１５と、Ｐ型
ＭＯＳトランジスタのソース・ドレイン領域である高濃
度Ｐ型拡散層１６とを形成する。
【００６３】そして図示はしないが所定の箇所にコンタ
クトホールを開口し、アルミニウム合金を形成すること
により、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジ
スタを完成することができる。
【００６４】Ｎ型多結晶シリコン膜８とＰ型多結晶シリ
コン膜９とを同時にエッチングした場合、エッチング残
渣３１が配線と配線間や、抵抗と抵抗間や、ゲート電極
とゲート電極間や、もしくはこれらの組み合わせ間にお
いて発生し、このエッチング残渣３１が残っていると、
不都合な電流経路が発生し、デバイス動作を行った場
合、リーク電流の原因となる。
【００６５】本発明の実施例で説明した製造方法を用い
れば、Ｎ型多結晶シリコン膜８とＰ型多結晶シリコン膜
９とを同時に、エッチング残渣３１なくエッチング可能
である。このため、リーク電流のない良好なデバイスが
形成可能である。
【００６６】なお以上説明した本発明の実施例では、半
導体基板１上にＰウェル２とＮウェル３の両方を形成
し、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタ
をそれぞれ形成しているが、Ｎ型半導体基板上にＰウェ
ル２のみを形成し、Ｎ型ＭＯＳトランジスタとＰ型ＭＯ
Ｓトランジスタをそれぞれ製造する場合でも、本発明の
実施例と同様の効果が得られる。
【００６７】さらに以上説明した本発明の実施例では、
半導体基板１上にＰウェル２とＮウェル３との両方を形
成し、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジス
タとをそれぞれ形成しているが、Ｐ型半導体基板上にＮ
ウェル３のみを形成し、Ｎ型ＭＯＳトランジスタとＰ型
ＭＯＳトランジスタをそれぞれ製造する場合でも、実施
例と同様の効果が得られる。
【００６８】さらにまた以上説明した本発明の実施例で
は、リソグラフィによるホトレジストのパターニングと
エッチングによりゲート電極配線を形成した後、酸素雰
囲気中の熱処理によりマスク酸化膜を形成しているが、
このマスク酸化膜形成工程を削除した場合でも、以上説
明した実施例と同様の効果が得られる。
【００６９】またさらに以上説明した本発明の実施例で
は、ゲート電極形成工程における多結晶シリコン膜のエ
ッチングにおいて、添加ガスとして四フッ化炭素を用い
ているが、二フッ化メタン（ＣＨ2 Ｆ2 ）や、三フッ化
メタン（ＣＨＦ3 ）や、六フッ化エタン（Ｃ2 Ｆ6 ）
や、八フッ化ブタン（Ｃ4 Ｆ8 ）も適用可能である。
【００７０】
【発明の効果】以上の説明で明らかなように、本発明に
よるゲート電極配線の形成方法は、同一の半導体基板上
にＮ型トランジスタとＰ型トランジスタとが混在し、ウ
ェハ内に選択的に形成したＮ型多結晶シリコン膜と、Ｐ
型多結晶シリコン膜と、不純物を添加しない多結晶シリ
コン膜をエッチングして、ゲート電極を形成する場合、
多結晶シリコン膜のエッチングガスにフロロカーボン系
のガスを添加する。
【００７１】このことで、不純物添加領域と不純物を添
加しない多結晶シリコン膜領域の境界でエッチング残渣
が生じないエッチングが可能となり、良好なデバイス特
性を有する半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施例と従来例における半導体装置の
製造方法を示す断面図である。
【図２】本発明の実施例と従来例における半導体装置の
製造方法を示す断面図である。
【図３】本発明の実施例と従来例における半導体装置の
製造方法を示す断面図である。
【図４】本発明の実施例と従来例における半導体装置の
製造方法を示す断面図である。
【図５】本発明の実施例と従来例における半導体装置の
製造方法を示す断面図である。
【図６】従来例における半導体装置の製造方法を示す断
面図である。
【図７】従来例における半導体装置の製造方法を示す断
面図である。
【図８】従来例における半導体装置の製造方法を示す断
面図である。
【図９】従来例における半導体装置の製造方法を示す断
面図である。
【図１０】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１１】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１２】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１３】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１４】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１５】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１６】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１７】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図１８】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【符号の説明】
１ 半導体基板 ６ 多結晶シリコン膜 ８ Ｎ型多結晶シリコン膜 ９ Ｐ型多結晶シリコン膜 １５ 高濃度Ｎ型拡散層 １６ 高濃度Ｐ型拡散層 １９ ゲート電極配線 ２０ ゲート電極配線 ３０ 絶縁物 ３１ エッチング残渣

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 導電型がＮ型またはＰ型の半導体基板上
    にＰウェルとＮウェルとを形成する工程と、フィールド
    酸化膜とゲート酸化膜を形成した後、ゲート電極配線材
    料である多結晶シリコン膜を全面に形成する工程と、多
    結晶シリコン膜にＮ型の不純物とＰ型の不純物をそれぞ
    れ選択的に添加し、Ｎ型多結晶シリコン膜とＰ型多結晶
    シリコン膜を形成する工程と、リソグラフィ処理により
    ホトレジストをパターニングする工程と、多結晶シリコ
    ン膜のエッチングガスにフロロカーボン系のガスを添加
    した条件でＮ型多結晶シリコン膜とＰ型多結晶シリコン
    膜とを同時にエッチングしてゲート電極配線を形成する
    工程と、全面にマスク酸化膜を形成する工程と、ゲート
    電極配線とフィールド酸化膜の整合した領域にＮ型のソ
    ース・ドレイン領域とＰ型のソース・ドレイン領域を形
    成するためにＮ型不純物とＰ型不純物をそれぞれ選択的
    に添加する工程と、層間絶縁膜を形成し、さらに窒素雰
    囲気中にてアニール処理を行い、Ｎ型のソース・ドレイ
    ン領域とＰ型のソース・ドレイン領域である高濃度Ｎ型
    拡散層と高濃度Ｐ型拡散層とを形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 導電型がＮ型の半導体基板上にＰウェル
    を形成する工程と、フィールド酸化膜とゲート酸化膜を
    形成した後、ゲート電極配線材料である多結晶シリコン
    膜を全面に形成する工程と、多結晶シリコン膜にＮ型の
    不純物とＰ型の不純物とをそれぞれ選択的に添加し、Ｎ
    型多結晶シリコン膜とＰ型多結晶シリコン膜を形成する
    工程と、リソグラフィ処理によりホトレジストをパター
    ニングする工程と、多結晶シリコン膜のエッチングガス
    にフロロカーボン系のガスを添加した条件でＮ型多結晶
    シリコン膜とＰ型多結晶シリコン膜をエッチングしゲー
    ト電極配線を形成する工程と、全面にマスク酸化膜を形
    成する工程と、ゲート酸化膜とフィールド酸化膜の整合
    した領域にＮ型のソース・ドレイン領域とＰ型のソース
    ・ドレイン領域を形成するためにＮ型不純物とＰ型不純
    物をそれぞれ選択的に添加する工程と、層間絶縁膜を形
    成し、さらに窒素雰囲気中にてアニール処理を行い、Ｎ
    型のソース・ドレイン領域とＰ型のソース・ドレイン領
    域である高濃度Ｎ型拡散層と高濃度Ｐ型拡散層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 導電型がＰ型の半導体基板上にＮウェル
    を形成する工程と、フィールド酸化膜とゲート酸化膜を
    形成した後、ゲート電極配線材料である多結晶シリコン
    膜を全面に形成する工程と、多結晶シリコン膜にＮ型の
    不純物とＰ型との不純物をそれぞれ選択的に添加し、Ｎ
    型多結晶シリコン膜とＰ型多結晶シリコン膜を形成する
    工程と、リソグラフィ処理によりホトレジストをパター
    ニングする工程と、多結晶シリコン膜のエッチングガス
    にフロロカーボン系のガスを添加した条件でＮ型多結晶
    シリコン膜とＰ型多結晶シリコン膜をエッチングしゲー
    ト電極配線を形成する工程と、全面にマスク酸化膜を形
    成する工程と、ゲート酸化膜とフィールド酸化膜の整合
    した領域にＮ型のソース・ドレイン領域とＰ型のソース
    ・ドレイン領域を形成するためにＮ型不純物とＰ型不純
    物をそれぞれ選択的に添加する工程と、層間絶縁膜を形
    成し、さらに窒素雰囲気中にてアニール処理を行い、Ｎ
    型のソース・ドレイン領域とＰ型のソース・ドレイン領
    域である高濃度Ｎ型拡散層と高濃度Ｐ型拡散層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 導電型がＮ型またはＰ型の半導体基板上
    にＰウェルとＮウェルとを形成する工程と、フィールド
    酸化膜とゲート酸化膜を形成した後、ゲート電極配線材
    料である多結晶シリコン膜を全面に形成する工程と、多
    結晶シリコン膜にＰ型の不純物を選択的に添加し、Ｐ型
    多結晶シリコン膜と不純物を添加しない多結晶シリコン
    膜を形成する工程と、リソグラフィ処理によりホトレジ
    ストをパターニングする工程と、多結晶シリコン膜のエ
    ッチングガスにフロロカーボン系のガスを添加した条件
    で不純物を添加しない多結晶シリコン膜とＰ型多結晶シ
    リコン膜とをエッチングしゲート電極配線を形成する工
    程と、全面にマスク酸化膜を形成する工程と、ゲート電
    極配線とフィールド酸化膜の整合した領域にＮ型のソー
    ス・ドレイン領域とＰ型のソース・ドレイン領域を形成
    するためにＮ型不純物とＰ型不純物をそれぞれ選択的に
    添加する工程と、層間絶縁膜を形成し、さらに窒素雰囲
    気中にてアニール処理を行い、Ｎ型のソース・ドレイン
    領域とＰ型のソース・ドレイン領域である高濃度Ｎ型拡
    散層と高濃度Ｐ型拡散層を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  5. 【請求項５】 導電型がＮ型またはＰ型の半導体基板上
    にＰウェルとＮウェルを形成する工程と、フィールド酸
    化膜とゲート酸化膜を形成した後、ゲート電極配線材料
    である多結晶シリコン膜を全面に形成する工程と、多結
    晶シリコン膜にＮ型の不純物を選択的に添加し、Ｎ型多
    結晶シリコン膜と不純物を添加しない多結晶シリコン膜
    とを形成する工程と、リソグラフィ処理によりホトレジ
    ストをパターニングする工程と、多結晶シリコン膜をエ
    ッチングするガスにフロロカーボン系のガスを添加した
    条件で不純物を添加しない多結晶シリコン膜とＮ型多結
    晶シリコン膜とをエッチングしゲート電極配線を形成す
    る工程と、全面にマスク酸化膜を形成する工程と、ゲー
    ト酸化膜とフィールド酸化膜の整合した領域にＮ型のソ
    ース・ドレイン領域とＰ型のソース・ドレイン領域を形
    成するためにＮ型不純物とＰ型不純物をそれぞれ選択的
    に添加する工程と、層間絶縁膜を形成し、さらに窒素雰
    囲気中にてアニール処理を行い、Ｎ型のソース・ドレイ
    ン領域とＰ型のソース・ドレイン領域である高濃度Ｎ型
    拡散層と高濃度Ｐ型拡散層を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項６】 導電型がＮ型の半導体基板上にＰウェル
    を形成する工程と、フィールド酸化膜とゲート酸化膜を
    形成した後、ゲート電極配線材料である多結晶シリコン
    膜を全面に形成する工程と、多結晶シリコン膜にＰ型の
    不純物を選択的に添加し、Ｐ型多結晶シリコン膜と不純
    物を添加しない多結晶シリコン膜とを形成する工程と、
    リソグラフィ処理によりホトレジストをパターニングす
    る工程と、多結晶シリコン膜をエッチングするガスにフ
    ロロカーボン系のガスを添加した条件で不純物を添加し
    ない多結晶シリコン膜とＰ型多結晶シリコン膜とをエッ
    チングしゲート電極配線を形成する工程と、全面にマス
    ク酸化膜を形成する工程と、ゲート酸化膜とフィールド
    酸化膜の整合した領域にＮ型のソース・ドレイン領域と
    Ｐ型ソのース・ドレイン領域を形成するためにＮ型不純
    物とＰ型不純物をそれぞれ選択的に添加する工程と、層
    間絶縁膜を形成し、さらに窒素雰囲気中にてアニール処
    理を行い、Ｎ型のソース・ドレイン領域とＰ型のソース
    ・ドレイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型拡
    散層を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  7. 【請求項７】 導電型がＮ型の半導体基板上にＰウェル
    を形成する工程と、フィールド酸化膜とゲート酸化膜を
    形成した後、ゲート電極配線材料である多結晶シリコン
    膜を全面に形成する工程と、多結晶シリコン膜にＮ型の
    不純物を選択的に添加し、Ｎ型多結晶シリコン膜と不純
    物を添加しない多結晶シリコン膜とを形成する工程と、
    リソグラフィ処理によりホトレジストをパターニングす
    る工程と、多結晶シリコン膜をエッチングするガスにフ
    ロロカーボン系のガスを添加した条件で不純物を添加し
    ない多結晶シリコン膜とＮ型多結晶シリコン膜とをエッ
    チングしゲート電極配線を形成する工程と、全面にマス
    ク酸化膜を形成する工程と、ゲート酸化膜とフィールド
    酸化膜の整合した領域にＮ型不純物とＰ型不純物をそれ
    ぞれ選択的に添加する工程と、層間絶縁膜を形成し、さ
    らに窒素雰囲気中にてアニール処理を行い、Ｎ型のソー
    ス・ドレイン領域とＰ型のソース・ドレイン領域である
    高濃度Ｎ型拡散層と高濃度Ｐ型拡散層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 導電型がＰ型の半導体基板上にＮウェル
    を形成する工程と、フィールド酸化膜とゲート酸化膜を
    形成した後、ゲート電極配線材料である多結晶シリコン
    膜を全面に形成する工程と、多結晶シリコン膜にＰ型の
    不純物を選択的に添加し、Ｐ型多結晶シリコン膜と不純
    物を添加しない多結晶シリコン膜とを形成する工程と、
    リソグラフィ処理によりホトレジストをパターニングす
    る工程と、多結晶シリコン膜をエッチングするガスにフ
    ロロカーボン系のガスを添加した条件で不純物を添加し
    ない多結晶シリコン膜とＰ型多結晶シリコン膜とをエッ
    チングしゲート電極配線を形成する工程と、全面にマス
    ク酸化膜を形成する工程と、ゲート酸化膜とフィールド
    酸化膜の整合した領域にＮ型のソース・ドレイン領域と
    Ｐ型のソース・ドレイン領域を形成するためにＮ型不純
    物とＰ型不純物をそれぞれ選択的に添加する工程と、層
    間絶縁膜を形成し、さらに窒素雰囲気中にてアニール処
    理を行い、Ｎ型のソース・ドレイン領域とＰ型のソース
    ・ドレイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型拡
    散層を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 導電型がＰ型の半導体基板上にＮウェル
    を形成する工程と、フィールド酸化膜とゲート酸化膜を
    形成した後、ゲート電極配線材料である多結晶シリコン
    膜を全面に形成する工程と、多結晶シリコン膜にＮ型の
    不純物を選択的に添加し、Ｎ型多結晶シリコン膜と不純
    物を添加しない多結晶シリコン膜とを形成する工程と、
    リソグラフィ処理によりホトレジストをパターニングす
    る工程と、多結晶シリコン膜をエッチングするガスにフ
    ロロカーボン系のガスを添加した条件で不純物を添加し
    ない多結晶シリコン膜とＮ型多結晶シリコン膜とをエッ
    チングしゲート電極配線を形成する工程と、全面にマス
    ク酸化膜を形成する工程と、ゲート酸化膜とフィールド
    酸化膜の整合した領域にＮ型のソース・ドレイン領域と
    Ｐ型のソース・ドレイン領域を形成するためにＮ型不純
    物とＰ型不純物をそれぞれ選択的に添加する工程と、層
    間絶縁膜を形成し、さらに窒素雰囲気中にてアニール処
    理を行い、Ｎ型のソース・ドレイン領域とＰ型のソース
    ・ドレイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型拡
    散層を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  10. 【請求項１０】 導電型がＮ型またはＰ型の半導体基板
    上にＰウェルとＮウェルとを形成する工程と、フィール
    ド酸化膜とゲート酸化膜を形成した後、ゲート電極配線
    材料である多結晶シリコン膜を全面に形成する工程と、
    多結晶シリコン膜にＮ型の不純物とＰ型の不純物をそれ
    ぞれ選択的に添加し、Ｎ型多結晶シリコン膜とＰ型多結
    晶シリコン膜を形成する工程と、リソグラフィ処理によ
    りホトレジストをパターニングする工程と、多結晶シリ
    コン膜のエッチングガスにフロロカーボン系のガスを添
    加した条件でＮ型多結晶シリコン膜とＰ型多結晶シリコ
    ン膜を膜厚の途中までエッチングし、その後多結晶シリ
    コン膜をエッチングするガスを用いてエッチングする２
    ステップのエッチング処理によりＮ型多結晶シリコン膜
    とＰ型多結晶シリコン膜とを同時にエッチングしてゲー
    ト電極配線を形成する工程と、全面にマスク酸化膜を形
    成する工程と、ゲート電極配線とフィールド酸化膜の整
    合した領域にＮ型のソース・ドレイン領域とＰ型のソー
    ス・ドレイン領域を形成するためにＮ型不純物とＰ型不
    純物をそれぞれ選択的に添加する工程と、層間絶縁膜を
    形成し、さらに窒素雰囲気中にてアニール処理を行い、
    Ｎ型のソース・ドレイン領域とＰ型のソース・ドレイン
    領域である高濃度Ｎ型拡散層と高濃度Ｐ型拡散層とを形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  11. 【請求項１１】 導電型がＮ型の半導体基板上にＰウェ
    ルを形成し、フィールド酸化膜とゲート酸化膜を形成し
    た後、ゲート電極配線材料である多結晶シリコン膜を全
    面に形成する工程と、多結晶シリコン膜にＮ型の不純物
    とＰ型の不純物とをそれぞれ選択的に添加し、Ｎ型多結
    晶シリコン膜とＰ型多結晶シリコン膜を形成する工程
    と、リソグラフィ処理によりホトレジストをパターニン
    グする工程と、多結晶シリコン膜のエッチングガスにフ
    ロロカーボン系のガスを添加した条件でＮ型多結晶シリ
    コン膜とＰ型多結晶シリコン膜を膜厚の途中までエッチ
    ングし、その後多結晶シリコン膜をエッチングするガス
    を用いてエッチングする２ステップのエッチング処理に
    よりＮ型多結晶シリコン膜とＰ型多結晶シリコン膜をエ
    ッチングしゲート電極配線を形成する工程と、全面にマ
    スク酸化膜を形成する工程と、ゲート酸化膜とフィール
    ド酸化膜の整合した領域にＮ型のソース・ドレイン領域
    とＰ型のソース・ドレイン領域を形成するためにＮ型不
    純物とＰ型不純物をそれぞれ選択的に添加する工程と、
    層間絶縁膜を形成し、さらに窒素雰囲気中にてアニール
    処理を行い、Ｎ型のソース・ドレイン領域とＰ型のソー
    ス・ドレイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型
    拡散層を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  12. 【請求項１２】 導電型がＰ型の半導体基板上にＮウェ
    ルを形成し、フィールド酸化膜とゲート酸化膜を形成し
    た後、ゲート電極配線材料である多結晶シリコン膜を全
    面に形成する工程と、多結晶シリコン膜にＮ型の不純物
    とＰ型との不純物をそれぞれ選択的に添加し、Ｎ型多結
    晶シリコン膜とＰ型多結晶シリコン膜を形成する工程
    と、リソグラフィ処理によりホトレジストをパターニン
    グする工程と、多結晶シリコン膜のエッチングガスにフ
    ロロカーボン系のガスを添加した条件でＮ型多結晶シリ
    コン膜とＰ型多結晶シリコン膜を膜厚の途中までエッチ
    ングし、その後多結晶シリコン膜をエッチングするガス
    を用いてエッチングする２ステップのエッチング処理に
    よりＮ型多結晶シリコン膜とＰ型多結晶シリコン膜をエ
    ッチングしゲート電極配線を形成する工程と、全面にマ
    スク酸化膜を形成する工程と、ゲート酸化膜とフィール
    ド酸化膜の整合した領域にＮ型のソース・ドレイン領域
    とＰ型のソース・ドレイン領域を形成するためにＮ型不
    純物とＰ型不純物をそれぞれ選択的に添加する工程と、
    層間絶縁膜を形成し、さらに窒素雰囲気中にてアニール
    処理を行い、Ｎ型のソース・ドレイン領域とＰ型のソー
    ス・ドレイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型
    拡散層を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  13. 【請求項１３】 導電型がＮ型またはＰ型の半導体基板
    上にＰウェルとＮウェルとを形成する工程と、フィール
    ド酸化膜とゲート酸化膜を形成した後、ゲート電極配線
    材料である多結晶シリコン膜を全面に形成する工程と、
    多結晶シリコン膜にＰ型の不純物を選択的に添加し、Ｐ
    型多結晶シリコン膜と不純物を添加しない多結晶シリコ
    ン膜を形成する工程と、リソグラフィ処理によりホトレ
    ジストをパターニングする工程と、多結晶シリコン膜の
    エッチングガスにフロロカーボン系のガスを添加した条
    件で不純物を添加しない多結晶シリコン膜とＰ型多結晶
    シリコン膜を膜厚の途中までエッチングし、その後多結
    晶シリコン膜をエッチングするガスを用いてエッチング
    する２ステップのエッチング処理により不純物を添加し
    ない多結晶シリコン膜とＰ型多結晶シリコン膜とをエッ
    チングしゲート電極配線を形成する工程と、全面にマス
    ク酸化膜を形成する工程と、ゲート電極配線とフィール
    ド酸化膜の整合した領域にＮ型のソース・ドレイン領域
    とＰ型のソース・ドレイン領域を形成するためにＮ型不
    純物とＰ型不純物をそれぞれ選択的に添加する工程と、
    層間絶縁膜を形成し、さらに窒素雰囲気中にてアニール
    処理を行い、Ｎ型のソース・ドレイン領域とＰ型のソー
    ス・ドレイン領域である高濃度Ｎ型拡散層と高濃度Ｐ型
    拡散層を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  14. 【請求項１４】 導電型がＮ型またはＰ型の半導体基板
    上にＰウェルとＮウェルを形成する工程と、フィールド
    酸化膜とゲート酸化膜を形成した後、ゲート電極配線材
    料である多結晶シリコン膜を全面に形成する工程と、多
    結晶シリコン膜にＮ型の不純物を選択的に添加し、Ｎ型
    多結晶シリコン膜と不純物を添加しない多結晶シリコン
    膜とを形成する工程と、リソグラフィ処理によりホトレ
    ジストをパターニングする工程と、多結晶シリコン膜を
    エッチングするガスにフロロカーボン系のガスを添加し
    た条件で不純物を添加しない多結晶シリコン膜とＮ型多
    結晶シリコン膜を膜厚の途中までエッチングし、その後
    多結晶シリコン膜をエッチングするガスを用いてエッチ
    ングする２ステップのエッチング処理により不純物を添
    加しない多結晶シリコン膜とＮ型多結晶シリコン膜とを
    エッチングしゲート電極配線を形成する工程と、全面に
    マスク酸化膜を形成する工程と、ゲート酸化膜とフィー
    ルド酸化膜の整合した領域にＮ型のソース・ドレイン領
    域とＰ型のソース・ドレイン領域を形成するためにＮ型
    不純物とＰ型不純物をそれぞれ選択的に添加する工程
    と、層間絶縁膜を形成し、さらに窒素雰囲気中にてアニ
    ール処理を行い、Ｎ型のソース・ドレイン領域とＰ型の
    ソース・ドレイン領域である高濃度Ｎ型拡散層と高濃度
    Ｐ型拡散層を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
  15. 【請求項１５】 導電型がＮ型の半導体基板上にＰウェ
    ルを形成し、フィールド酸化膜とゲート酸化膜を形成し
    た後、ゲート電極配線材料である多結晶シリコン膜を全
    面に形成する工程と、多結晶シリコン膜にＰ型の不純物
    を選択的に添加し、Ｐ型多結晶シリコン膜と不純物を添
    加しない多結晶シリコン膜とを形成する工程と、リソグ
    ラフィ処理によりホトレジストをパターニングする工程
    と、多結晶シリコン膜をエッチングするガスにフロロカ
    ーボン系のガスを添加した条件で不純物を添加しない多
    結晶シリコン膜とＰ型多結晶シリコン膜を膜厚の途中ま
    でエッチングし、その後多結晶シリコン膜をエッチング
    するガスを用いてエッチングする２ステップのエッチン
    グ処理により不純物を添加しない多結晶シリコン膜とＰ
    型多結晶シリコン膜とをエッチングしゲート電極配線を
    形成する工程と、全面にマスク酸化膜を形成する工程
    と、ゲート酸化膜とフィールド酸化膜の整合した領域に
    Ｎ型のソース・ドレイン領域とＰ型ソのース・ドレイン
    領域を形成するためにＮ型不純物とＰ型不純物をそれぞ
    れ選択的に添加する工程と、層間絶縁膜を形成し、さら
    に窒素雰囲気中にてアニール処理を行い、Ｎ型のソース
    ・ドレイン領域とＰ型のソース・ドレイン領域である高
    濃度Ｎ型拡散層と高濃度Ｐ型拡散層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 導電型がＮ型の半導体基板上にＰウェ
    ルを形成し、フィールド酸化膜とゲート酸化膜を形成し
    た後、ゲート電極配線材料である多結晶シリコン膜を全
    面に形成する工程と、多結晶シリコン膜にＮ型の不純物
    を選択的に添加し、Ｎ型多結晶シリコン膜と不純物を添
    加しない多結晶シリコン膜とを形成する工程と、リソグ
    ラフィ処理によりホトレジストをパターニングする工程
    と、多結晶シリコン膜をエッチングするガスにフロロカ
    ーボン系のガスを添加した条件で不純物を添加しない多
    結晶シリコン膜とＮ型多結晶シリコン膜を膜厚の途中ま
    でエッチングし、その後多結晶シリコン膜をエッチング
    するガスを用いてエッチングする２ステップのエッチン
    グ処理により不純物を添加しない多結晶シリコン膜とＮ
    型多結晶シリコン膜とをエッチングしゲート電極配線を
    形成する工程と、全面にマスク酸化膜を形成する工程
    と、ゲート酸化膜とフィールド酸化膜の整合した領域に
    Ｎ型不純物とＰ型不純物をそれぞれ選択的に添加する工
    程と、層間絶縁膜を形成し、さらに窒素雰囲気中にてア
    ニール処理を行い、Ｎ型のソース・ドレイン領域とＰ型
    のソース・ドレイン領域である高濃度Ｎ型拡散層と高濃
    度Ｐ型拡散層を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  17. 【請求項１７】 導電型がＰ型の半導体基板上にＮウェ
    ルを形成し、フィールド酸化膜とゲート酸化膜を形成し
    た後、ゲート電極配線材料である多結晶シリコン膜を全
    面に形成する工程と、多結晶シリコン膜にＰ型の不純物
    を選択的に添加し、Ｐ型多結晶シリコン膜と不純物を添
    加しない多結晶シリコン膜とを形成する工程と、リソグ
    ラフィ処理によりホトレジストをパターニングする工程
    と、多結晶シリコン膜をエッチングするガスにフロロカ
    ーボン系のガスを添加した条件で不純物を添加しない多
    結晶シリコン膜とＰ型多結晶シリコン膜を膜厚の途中ま
    でエッチングし、その後多結晶シリコン膜をエッチング
    するガスを用いてエッチングする２ステップのエッチン
    グ処理により不純物を添加しない多結晶シリコン膜とＰ
    型多結晶シリコン膜とをエッチングしゲート電極配線を
    形成する工程と、全面にマスク酸化膜を形成する工程
    と、ゲート酸化膜とフィールド酸化膜の整合した領域に
    Ｎ型のソース・ドレイン領域とＰ型のソース・ドレイン
    領域を形成するためにＮ型不純物とＰ型不純物をそれぞ
    れ選択的に添加する工程と、層間絶縁膜を形成し、さら
    に窒素雰囲気中にてアニール処理を行い、Ｎ型のソース
    ・ドレイン領域とＰ型のソース・ドレイン領域である高
    濃度Ｎ型拡散層と高濃度Ｐ型拡散層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 導電型がＰ型の半導体基板上にＮウェ
    ルを形成し、フィールド酸化膜とゲート酸化膜を形成し
    た後、ゲート電極配線材料である多結晶シリコン膜を全
    面に形成する工程と、多結晶シリコン膜にＮ型の不純物
    を選択的に添加し、Ｎ型多結晶シリコン膜と不純物を添
    加しない多結晶シリコン膜とを形成する工程と、リソグ
    ラフィ処理によりホトレジストをパターニングする工程
    と、多結晶シリコン膜をエッチングするガスにフロロカ
    ーボン系のガスを添加した条件で不純物を添加しない多
    結晶シリコン膜とＮ型多結晶シリコン膜を膜厚の途中ま
    でエッチングし、その後多結晶シリコン膜をエッチング
    するガスを用いてエッチングする２ステップのエッチン
    グ処理により不純物を添加しない多結晶シリコン膜とＮ
    型多結晶シリコン膜とをエッチングしゲート電極配線を
    形成する工程と、全面にマスク酸化膜を形成する工程
    と、ゲート酸化膜とフィールド酸化膜の整合した領域に
    Ｎ型のソース・ドレイン領域とＰ型のソース・ドレイン
    領域を形成するためにＮ型不純物とＰ型不純物をそれぞ
    れ選択的に添加する工程と、層間絶縁膜を形成し、さら
    に窒素雰囲気中にてアニール処理を行い、Ｎ型のソース
    ・ドレイン領域とＰ型のソース・ドレイン領域である高
    濃度Ｎ型拡散層と高濃度Ｐ型拡散層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
JP13639995A 1995-06-02 1995-06-02 半導体装置の製造方法 Expired - Fee Related JP3419956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13639995A JP3419956B2 (ja) 1995-06-02 1995-06-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13639995A JP3419956B2 (ja) 1995-06-02 1995-06-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08330442A true JPH08330442A (ja) 1996-12-13
JP3419956B2 JP3419956B2 (ja) 2003-06-23

Family

ID=15174262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13639995A Expired - Fee Related JP3419956B2 (ja) 1995-06-02 1995-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3419956B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253705B1 (ko) * 1997-06-30 2000-04-15 김영환 상보형 모스 트랜지스터의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253705B1 (ko) * 1997-06-30 2000-04-15 김영환 상보형 모스 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
JP3419956B2 (ja) 2003-06-23

Similar Documents

Publication Publication Date Title
US5723893A (en) Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
KR100679375B1 (ko) 마스킹 방법
JP2942998B2 (ja) 非対称ｃｍｏｓ電界効果トランジスタ
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
US6228728B1 (en) Method of fabricating semiconductor device
JP2679579B2 (ja) 半導体装置の製造方法
KR20030062228A (ko) 자기 정합 콘택 식각용 실리사이드 게이트 스택을형성하기 위한 방법
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
JP3419956B2 (ja) 半導体装置の製造方法
JPH07115198A (ja) 半導体装置の製造方法
US6171897B1 (en) Method for manufacturing CMOS semiconductor device
KR0170436B1 (ko) 모스트랜지스터 제조방법
JP2004356576A (ja) 半導体装置およびその製造方法
JP3217280B2 (ja) ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
JPH03297147A (ja) 半導体装置の製造方法
JPH0997845A (ja) 半導体装置の製造方法
JPH09213955A (ja) 半導体装置の製造方法
JP3071840B2 (ja) 半導体装置の製造方法
JPH06181219A (ja) 半導体装置の製造方法
JP3432307B2 (ja) 半導体装置の製造方法
JPH10326839A (ja) Ｃｍｏｓ型半導体装置の製造方法
JPH08204023A (ja) 半導体装置の製造方法
JPH09252060A (ja) 半導体不揮発性記憶装置の製造方法
JPH09306913A (ja) 半導体装置およびその製造方法
JPH08264767A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees