JP3217280B2 - ドライエッチング後処理方法とmos型半導体装置の製造方法 - Google Patents
ドライエッチング後処理方法とmos型半導体装置の製造方法Info
- Publication number
- JP3217280B2 JP3217280B2 JP28771996A JP28771996A JP3217280B2 JP 3217280 B2 JP3217280 B2 JP 3217280B2 JP 28771996 A JP28771996 A JP 28771996A JP 28771996 A JP28771996 A JP 28771996A JP 3217280 B2 JP3217280 B2 JP 3217280B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dry etching
- film
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
板または多結晶シリコン膜の上に形成された段差部の側
面にサイドウォール膜を形成するために、ドライエッチ
ングを行った後に実施されるドライエッチング後処理方
法に関するものである。
代表的なものに、Lightly-Doped Drain (以下、LDD
と称す)構造のMOS型トランジスタが良く知られてい
る。従来のLDD形成工程の一例を図1を用いて説明す
る。
ン基板1の上にゲート酸化膜2を介してゲート電極3を
公知のフォトリソグラフィー技術とドライエッチング技
術を用いて形成し、ゲート電極3をマスクとしてソース
およびドレインの一部となる低濃度の拡散層4,5をイ
オン注入法により自己整合的に形成する。
板6の表面を覆うように酸化シリコン膜7を公知のCV
D技術により成長させる。この後、図1の(c)に示す
ように、炭素とフッ素を含む、例えば、CF4 とCHF
3 の混合ガスをエッチングガスとして使用し、ゲート電
極3の側面だけを残すように、酸化シリコン膜7の全面
に異方性ドライエッチングを行い、ゲート電極3の側面
にサイドウォール膜8を形成する。
を形成した後、図1の(e)に示すようにゲート電極3
およびサイドウォール膜8をマスクとし、イオン注入よ
って前記ソースおよびドレインの他の部分となる高濃度
の拡散層9,10を自己整合的に形成する。
タ形成工程において、酸化シリコン膜7のドライエッチ
ング時に、図1の(c)に示すように被加工基板6の表
面に炭素とフッ素を含む重合膜であるフロロカーボン膜
11が堆積する。
して図1の(e)を実施する前に、フロロカーボン膜1
1を図1の(d)に示すように除去する後処理工程が実
施されている。
プラズマで剥離することができ、半導体シリコン基板1
は酸素プラズマでは剥離されないと云う従来の考えか
ら、通常のフォトレジストのアッシングに使用する酸素
プラズマ処理装置が使用されている。
使用する酸素プラズマ処理装置は、被加工基板6の温度
を150℃〜250℃の高温に制御し、酸素プラズマ中
でフォトレジストを剥離除去するよう構成されている。
たが、サイドウォール膜を用いる半導体装置として、他
に、素子分離絶縁膜にサイドウォール膜を利用したMO
S型トランジスタがある。
膜の形成工程の従来例を図2に示す。図2の(a)に示
すように、半導体シリコン基板1の上にトランジスタ活
性領域12を分離する絶縁膜の一部である絶縁膜13を
公知のフォトリソグラフィー技術とドライエッチング技
術を用いて形成する。
板6の表面を覆うように酸化シリコン膜7を公知のCV
D技術により成長させる。この後、図2の(c)に示す
ように、炭素とフッ素を含む、例えばCF4 とCHF3
の混合ガスをエッチングガスとして使用し、絶縁膜13
の側面だけを残すように、酸化シリコン膜7の全面に異
方性ドライエッチングを行い、絶縁膜13の側面にサイ
ドウォール膜8を形成する。
ジスタ活性領域12の上に、ゲート酸化膜2を介してゲ
ート電極3を公知のフォトリソグラフィー技術とドライ
エッチング技術を用いて形成し、MOS型トランジスタ
を作製する。
ル膜を利用したMOSトランジスタ形成工程において、
酸化シリコン膜7のドライエッチング時に、図2の
(c)に示すように被加工基板6の表面に炭素とフッ素
を含む重合膜であるフロロカーボン膜11が堆積する。
して図2の(e)を実施する前に、フロロカーボン膜1
1を除去して図2の(d)に示すような状態にするため
の後処理工程が必要となる。そのためLDD構造のMO
Sトランジスタ形成工程におけるフロロカーボン膜11
のアッシングの場合と同じように、通常のフォトレジス
トのアッシングに使用する酸素プラズマ処理装置を使用
し、被加工基板6の温度を150℃〜250℃の高温に
制御し、酸素プラズマ中で処理されている。
ようなドライエッチング後処理方法でフロロカーボン膜
11を剥離除去した場合、LDD構造のMOSトランジ
スタでは接合リークやコンタクト抵抗のばらつきが確認
され、素子分離絶縁膜にサイドウォール膜を利用したM
OS型トランジスタではゲート絶縁膜の劣化が確認され
た。
ランジスタの製造工程のフロロカーボン膜11をアッシ
ングした後の図1の(d)の状態の半導体シリコン基板
1の表面を観察した。その結果、図3の(a)に示すよ
うにアッシングの影響はないと思われていた半導体シリ
コン基板1の表面にエッチングされた跡20を確認し
た。このエッチングされた跡20は高さ約20nmの凹
凸が形成されていた。イオン注入よって高濃度の拡散層
9,10を形成した状態を観察すると、実際には図3の
(b)に示すように拡散層9,10が形成されていた。
ドウォール膜を利用したMOS型トランジスタの製造工
程のフロロカーボン膜11をアッシングした後の図2の
(d)の状態の半導体シリコン基板1の表面を観察し
た。その結果、図4の(a)に示すようにエッチングさ
れはいないと思われていた半導体シリコン基板1の表面
にエッチングされた跡30を確認した。このエッチング
された跡30は高さ約20nmの凹凸が形成されてい
た。トランジスタ活性領域12の上に、ゲート酸化膜2
を介してゲート電極3を形成した状態を観察すると、実
際には図4の(b)に示すようにゲート電極3が形成さ
れていた。
の接合リークやコンタクト抵抗のばらつき、素子分離絶
縁膜にサイドウォール膜を利用したMOS型トランジス
タのゲート絶縁膜の劣化の原因が、フロロカーボン膜1
1をアッシングするためのドライエッチング後処理の際
に、半導体シリコン基板1の表面にエッチングが発生し
ていることが原因であると仮定し、ドライエッチング後
処理の際に半導体シリコン基板1の表面をエッチングし
ないドライエッチング後処理方法を提供することを目的
とする。
グ後処理方法は、CHF 3 を含むエッチングガスを使用
するドライエッチングによって半導体シリコン基板また
は多結晶シリコン膜の表面に堆積したフロロカーボン膜
を、被加工基板を設置するステージの温度を100℃以
下室温以上に制御しながら、酸素ガスのみを用いた酸素
プラズマによって除去することを特徴とする。
の表面をエッチングすることなく不要なフロロカーボン
膜だけを除去できる。
処理方法は、半導体シリコン基板または多結晶シリコン
膜の上に形成された段差部の上面および側面に、連続し
た同一組成の絶縁膜を形成し、CHF 3 を含むエッチン
グガスを使用する異方性ドライエッチングにより前記段
差部の側面のみに絶縁膜を残すようにドライエッチング
を行った後に、前記ドライエッチング時に表面に堆積し
たフロロカーボン膜を、被加工基板を設置するステージ
の温度を100℃以下室温以上に制御しながら、酸素ガ
スのみを用いた酸素プラズマによって除去することを特
徴とする。
下記の2つの事実に基づいて、半導体シリコン基板の表
面のエッチングは、フロロカーボン膜から発生するフッ
素ラジカルが原因で発生していると仮定してなされてい
る。
は多結晶シリコン膜を150℃〜250℃に制御して酸
素プラズマ処理しても半導体シリコン表面のエッチング
は見られない。
は多結晶シリコン膜にフロロカーボン膜を付けて150
℃〜250℃に制御して酸素プラズマ処理すると半導体
シリコン表面のエッチングが確認された。
カーボン膜が完全に除去されるまで、被加工基板の温度
を100℃以下の低温に制御して酸素プラズマ処理を実
施すれば、フロロカーボン膜から発生するフッ素ラジカ
ルによる下地の半導体シリコン基板のエッチング速度を
非常に遅くすることができ、ドライエッチング後処理の
終了のタイミングを正確にコントロールせずに適当時間
以上のドライエッチング後処理期間を設けることによっ
て、フロロカーボン膜が完全に除され、しかも下地の半
導体シリコン基板の表面を平滑にできることを見い出し
た。
は、半導体シリコン基板の上にゲート絶縁膜を介してゲ
ート電極を形成した後、前記ゲート電極をマスクとして
前記半導体シリコン基板に不純物を導入することにより
ソースおよびドレインの一部分を形成し、前記ゲート電
極の上面および側面に連続した同一組成の絶縁膜を形成
した後、CHF 3 を含むエッチングガスを使用する異方
性ドライエッチングにより前記段差部の側面のみに絶縁
膜を残すようにドライエッチングを行った後に、前記ド
ライエッチング時に表面に堆積したフロロカーボン膜
を、被加工基板を設置するステージの温度を100℃以
下室温以上に制御しながら、酸素ガスのみを用いた酸素
プラズマによって除去し、前記ゲート電極と前記ゲート
電極の側面に残した絶縁膜をマスクとして、前記半導体
シリコン基板表面に不純物を導入して前記ソースおよび
ドレインの他の部分を形成することを特徴とする。
法は、半導体シリコン基板の上に素子分離絶縁膜の一部
とする第一の絶縁膜を形成した後、第一の絶縁膜の上面
および側面に連続した同一組成の第二の絶縁膜を形成し
た後、CHF 3 を含むエッチングガスを使用する異方性
ドライエッチングにより第一の絶縁膜の側面に第二の絶
縁膜を残すようにドライエッチングを行ない素子分離絶
縁膜を形成し、前記ドライエッチング時に表面に堆積し
たフロロカーボン膜を、被加工基板を設置するステージ
の温度を100℃以下室温以上に制御しながら、酸素ガ
スのみを用いた酸素プラズマによって除去し、素子分離
絶縁膜に分離された前記半導体シリコン基板の活性領域
上にゲート絶縁膜を介してゲート電極を形成することを
特徴とする。
に基づいて説明する。 (実施の形態1)本発明のドライエッチング後処理方法
を採用したLDD構造のMOS型トランジスタの形成工
程は次のように構成されている。
ジスタの形成工程は図1の(a)(b)(c)を経て図
3の(a)(b)で構成されていたが、この(実施の形
態1)では本発明のドライエッチング後処理方法を採用
することによって、ドライエッチング後処理とそれ以降
の工程を図3の(a)(b)とせずに図1の(d)
(e)にできることが確認できた。
P型の半導体シリコン基板1の上に20nmのゲート酸
化膜2を介して、膜厚約300nmの多結晶シリコン膜
からなるゲート電極3を公知のフォトリソグラフィー技
術とドライエッチング技術を用いて形成する。次に、ソ
ースおよびドレインの一部となる不純物濃度の低いN型
拡散層4,5をゲート電極3をマスクとしてイオン注入
(この実施の形態では、P+ 、40keV、5×13個
cm-2を用いた)により自己整合的に形成する。
基板6の表面を覆うように酸化シリコン膜7をCVDに
より約250nm成長させる。この後、図1の(c)に
示すように、CF4 とCHF3 の混合ガスをエッチング
ガスとする異方性ドライエッチングによりゲート電極3
の側面だけを残すように酸化シリコン膜7を除去し、サ
イドウォール膜8を形成する。
a、RFパワー1kWの条件下で行った。このとき、図
1の(c)に示すように被加工基板6の表面にフロロカ
ーボン膜11が堆積する。
ロロカーボン膜11を酸素プラズマ処理により除去す
る。酸素プラズマ処理には枚葉式装置を使用した。被加
工基板6を設置するステージの温度を100℃以下に制
御する。本発明の効果は、100℃以下で顕著になり、
この実施の形態では80℃とした。
ガスを導入し、プラズマを発生(具体的には、ガス圧力
133pa、RFパワー500W)させ、被加工基板6
の表面に堆積したフロロカーボン膜11の除去を実施し
た。
0〜20nmであった。15秒のドライエッチング後処
理を実施すると、被加工基板6の表面に堆積したフロロ
カーボン膜11だけを図1の(d)に示すように完全に
除去することができた。
実施したが、フロロカーボン膜11が完全に除去された
後の半導体シリコン基板1の表面のエッチングは認めら
れず、図1の(d)に示すように半導体シリコン基板1
の表面は平滑であった。
基板6の温度を100℃以下の低温に制御するため、フ
ロロカーボン膜11から発生するフッ素ラジカルのシリ
コンのエッチング速度が非常に遅くなり、図1の(d)
に示すように下地の半導体シリコン基板1がほとんどエ
ッチングされなかったと推察できる。
ソースおよびドレインの他の部分となる高不純物濃度の
N型拡散層9,10を、前記ゲート電極3とサイドウォ
ール膜8をマスクとして、イオン注入(具体的には、A
s+ 、20keV、5×15個cm-2を用いた)により
自己整合的に形成し、LDD構造のMOS型トランジス
タを作製した。
定すると、接合リークやコンタクト抵抗のばらつき等の
ない良好な特性が得られた。この(実施の形態1)では
80℃で15秒のドライエッチング後処理を実施した
が、被加工基板6の温度を室温(24℃)にしてドライ
エッチング後処理を実施したが、フロロカーボン膜11
を完全に除去するのに80℃の場合よりも僅かに処理時
間が長くなるものの同様な結果が得られ、被加工基板6
の温度制御を簡単にするために、ドライエッチング後処
理の被加工基板6の温度は100℃以下室温以上が好ま
しい。
DD形成工程の一例を示したが、この(実施の形態2)
はサイドウォール膜を利用した素子分離絶縁膜の形成工
程の一例を示す。
素子分離絶縁膜の形成工程は図2の(a)(b)(c)
を経て図4の(a)(b)で構成されていたが、この
(実施の形態2)では本発明のドライエッチング後処理
方法を採用することによって、ドライエッチング後処理
とそれ以降の工程を図4の(a)(b)の状態とせずに
図2の(d)(e)の状態にできることが確認できた。
P型の半導体シリコン基板1の上にトランジスタ活性領
域12を分離する絶縁膜の一部となる絶縁膜13を公知
のフォトリソグラフィー技術とドライエッチング技術を
用いて形成する。
板6の上に200nmの酸化シリコン膜7をCVD法に
より堆積させる。この後、図2の(c)に示すようにC
F4 とCHF3 の混合ガスをエッチングガスとする異方
性ドライエッチングにより絶縁膜13の側面だけを残す
ように酸化シリコン膜7を除去し、サイドウォール膜8
を形成する。
a、RFパワー1kWの条件下で行った。このとき、図
2の(c)に示すように被加工基板6の表面にフロロカ
ーボン膜11が堆積する。
ロロカーボン膜11を酸素プラズマ処理により除去す
る。酸素プラズマ処理には枚葉式装置を使用した。被加
工基板6を設置するステージの温度を100℃以下に制
御する。本発明の効果は、100℃以下で顕著になり、
この実施の形態では、80℃とした。
ガスを導入し、プラズマを発生(具体的には、ガス圧力
133pa、RFパワー500W)させ、被加工基板6
の表面に堆積したフロロカーボン膜11の除去を実施し
た。
0〜20nmであった。15秒のドライエッチング後処
理を実施すると、被加工基板6の表面に堆積したフロロ
カーボン膜11だけをを図2の(d)に示すように完全
に除去することができた。
実施したが、フロロカーボン膜11が完全に除去された
後の半導体シリコン基板1の表面のエッチングは認めら
れず、図2の(d)に示すように半導体シリコン基板1
の表面は平滑であった。
基板6の温度を100℃以下の低温に制御するため、フ
ロロカーボン膜11から発生するフッ素ラジカルのシリ
コンのエッチング速度が非常に遅くなり、図2の(d)
に示すように下地の半導体シリコン基板1がほとんどエ
ッチングされなかったと推察できる。
に、20nmのゲート酸化膜2を介して、膜厚約300
nmの多結晶シリコン膜からなるゲート電極3を公知の
フォトリソグラフィー技術とドライエッチング技術を用
いて形成し、MOS型トランジスタを作製した。
定すると、ゲート絶縁膜の劣化のない良好な特性が得ら
れた。この(実施の形態2)では80℃で15秒のドラ
イエッチング後処理を実施したが、被加工基板6の温度
を室温(24℃)にしてドライエッチング後処理を実施
したが、フロロカーボン膜11を完全に除去するのに8
0℃の場合よりも僅かに処理時間が長くなるものの同様
な結果が得られ、被加工基板6の温度制御を簡単にする
ために、ドライエッチング後処理の被加工基板6の温度
は100℃以下室温以上が好ましい。
理ガスに酸素ガスのみを用いた例を示した。
エッチングガスとして、CF4とCHF3の混合ガスを用
いた例を示した。
基板を用いた例を示したが、多結晶シリコン膜を用いた
場合でも同様な効果があることは言うまでもない。
後処理方法によると、CHF 3 を含むエッチングガスを
使用するドライエッチングによって半導体シリコン基板
または多結晶シリコン膜の表面に堆積したフロロカーボ
ン膜を、被加工基板を設置するステージの温度を100
℃以下室温以上に制御しながら、酸素ガスのみを用いた
酸素プラズマによって除去するので、フロロカーボン膜
から発生するフッ素ラジカルによる下地のエッチング速
度を非常に遅くすることができ、ドライエッチング後処
理の終了のタイミングを正確にコントロールせずに適当
時間以上のドライエッチング後処理期間を設けるだけ
で、フロロカーボン膜が完全に除され、しかも下地の表
面を平滑にでき、例えばLDD構造のMOS型トランジ
スタにおける接合リークやコンタクト抵抗のばらつき等
の問題や、また、例えば素子分離絶縁膜にサイドウォー
ル膜を利用したMOS型トランジスタにおけるゲート絶
縁膜の劣化の問題がなくなり、サイドウォール膜を用い
た半導体装置の信頼性の大幅な改善が実現できる。
製造工程を示す断面図
MOS型トランジスタの理想的な製造工程を示す断面図
ライエッチング後処理工程後の実際の断面図
MOS型トランジスタにおけるドライエッチング後処理
工程後の実際の断面図
散層 6 被加工基板 7 酸化シリコン膜 8 サイドウォール膜 9,10 ソースおよびドレインの一部となる高濃度
拡散層 11 フロロカーボン膜 12 トランジスタ活性領域 13 絶縁膜 20,30 半導体シリコン基板1の表面のエッチン
グされた跡
Claims (4)
- 【請求項1】CHF 3 を含むエッチングガスを使用する
ドライエッチングによって半導体シリコン基板または多
結晶シリコン膜の表面に堆積したフロロカーボン膜を、
被加工基板を設置するステージの温度を100℃以下室
温以上に制御しながら、酸素ガスのみを用いた酸素プラ
ズマによって除去することを特徴とするドライエッチン
グ後処理方法。 - 【請求項2】半導体シリコン基板または多結晶シリコン
膜の上に形成された段差部の上面および側面に、連続し
た同一組成の絶縁膜を形成し、CHF 3 を含むエッチン
グガスを使用する異方性ドライエッチングにより前記段
差部の側面のみに絶縁膜を残すようにドライエッチング
を行った後に、前記ドライエッチング時に表面に堆積し
たフロロカーボン膜を、被加工基板を設置するステージ
の温度を100℃以下室温以上に制御しながら、酸素ガ
スのみを用いた酸素プラズマによって除去するドライエ
ッチング後処理方法。 - 【請求項3】半導体シリコン基板の上にゲート絶縁膜を
介してゲート電極を形成した後、前記ゲート電極をマス
クとして前記半導体シリコン基板に不純物を導入するこ
とによりソースおよびドレインの一部分を形成し、前記
ゲート電極の上面および側面に連続した同一組成の絶縁
膜を形成した後、CHF 3 を含むエッチングガスを使用
する異方性ドライエッチングにより前記段差部の側面の
みに絶縁膜を残すようにドライエッチングを行った後
に、前記ドライエッチング時に表面に堆積したフロロカ
ーボン膜を、被加工基板を設置するステージの温度を1
00℃以下室温以上に制御しながら、酸素ガスのみを用
いた酸素プラズマによって除去し、前記ゲート電極と前
記ゲート電極の側面に残した絶縁膜をマスクとして、前
記半導体シリコン基板表面に不純物を導入して前記ソー
スおよびドレインの他の部分を形成するMOS型半導体
装置の製造方法。 - 【請求項4】半導体シリコン基板の上に素子分離絶縁膜
の一部とする第一の絶縁膜を形成した後、第一の絶縁膜
の上面および側面に連続した同一組成の第二の絶縁膜を
形成した後、CHF 3 を含むエッチングガスを使用する
異方性ドライエッチングにより第一の絶縁膜の側面に第
二の絶縁膜を残すようにドライエッチングを行ない素子
分離絶縁膜を形成し、前記ドライエッチング時に表面に
堆積したフロロカーボン膜を、被加工基板を設置するス
テージの温度を100℃以下室温以上に制御しながら、
酸素ガスのみを用いた酸素プラズマによって除去し、素
子分離絶縁膜に分離された前記半導体シリコン基板の活
性領域上にゲート絶縁膜を介してゲート電極を形成する
MOS型半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28771996A JP3217280B2 (ja) | 1996-10-30 | 1996-10-30 | ドライエッチング後処理方法とmos型半導体装置の製造方法 |
TW086111107A TW376551B (en) | 1996-08-07 | 1997-08-04 | Aftertreatment method of dry etching and process of manufacturing semiconductor device |
US08/905,736 US5902134A (en) | 1996-08-07 | 1997-08-04 | Dry etching post-treatment method and method for manufacturing a semiconductor device |
EP97113592A EP0823725B1 (en) | 1996-08-07 | 1997-08-06 | Dry etching post-treatment method and method for manufacturing a semiconductor device |
KR1019970037622A KR100353590B1 (ko) | 1996-08-07 | 1997-08-06 | 드라이에칭후처리방법과반도체장치의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28771996A JP3217280B2 (ja) | 1996-10-30 | 1996-10-30 | ドライエッチング後処理方法とmos型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135189A JPH10135189A (ja) | 1998-05-22 |
JP3217280B2 true JP3217280B2 (ja) | 2001-10-09 |
Family
ID=17720864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28771996A Expired - Fee Related JP3217280B2 (ja) | 1996-08-07 | 1996-10-30 | ドライエッチング後処理方法とmos型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3217280B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497196B2 (en) * | 2009-10-04 | 2013-07-30 | Tokyo Electron Limited | Semiconductor device, method for fabricating the same and apparatus for fabricating the same |
-
1996
- 1996-10-30 JP JP28771996A patent/JP3217280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10135189A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5747373A (en) | Nitride-oxide sidewall spacer for salicide formation | |
US5783475A (en) | Method of forming a spacer | |
US6083815A (en) | Method of gate etching with thin gate oxide | |
KR100353590B1 (ko) | 드라이에칭후처리방법과반도체장치의제조방법 | |
US5549784A (en) | Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage | |
JP3241020B2 (ja) | 半導体装置の製造方法 | |
JP2001156059A (ja) | 絶縁膜の形成方法および半導体装置の製造方法 | |
JP3217280B2 (ja) | ドライエッチング後処理方法とmos型半導体装置の製造方法 | |
JP2002518827A (ja) | Mosトランジスタを含む半導体デバイスの製造方法 | |
US6107173A (en) | Method of manufacturing semiconductor device | |
US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
JPH1064898A (ja) | 半導体装置の製造方法 | |
JP2002164537A (ja) | 半導体装置及びその製造方法 | |
JP3419956B2 (ja) | 半導体装置の製造方法 | |
JP2001326349A (ja) | 半導体装置の製造方法 | |
JPH08186082A (ja) | 半導体装置の製造方法 | |
JPH0917999A (ja) | 半導体装置の製造方法 | |
JPH0476925A (ja) | 半導体装置の製造方法 | |
JPS60110163A (ja) | Mos型トランジスタの製造方法 | |
JPH10135456A (ja) | 半導体装置の製造方法 | |
JPH09162166A (ja) | 半導体装置の製造方法 | |
JP2000294536A (ja) | 半導体装置の製造方法 | |
JPH0284740A (ja) | 半導体装置及びその製造方法 | |
JPH0629263A (ja) | 半導体装置の製造方法 | |
JPH0513359A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |