JPH0629263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0629263A JPH0629263A JP17999392A JP17999392A JPH0629263A JP H0629263 A JPH0629263 A JP H0629263A JP 17999392 A JP17999392 A JP 17999392A JP 17999392 A JP17999392 A JP 17999392A JP H0629263 A JPH0629263 A JP H0629263A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxide film
- film
- oxidation resistant
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims abstract description 53
- 230000003647 oxidation Effects 0.000 claims abstract description 39
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000654 additive Substances 0.000 claims abstract description 9
- 230000000996 additive effect Effects 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 241000293849 Cordylanthus Species 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【構成】半導体基板上に、酸化膜、耐酸化膜を形成し、
耐酸化膜を選択的にエッチングし熱酸化によって素子分
離層を形成して成る素子分離の形成方法のエッチング方
法において、半導体基板上に酸化膜形成を行う工程と、
耐酸化膜を形成する工程と、耐酸化膜と酸化膜を連続し
て任意の部分をエッチング除去する工程からなり、エッ
チングにおいて、ＣＨxＦy（ＣＨＦ3，ＣＨ2Ｆ2）を主
ガスとして、ＣxＦy（ＣＦ4，Ｃ2Ｆ6，Ｃ3Ｆ8）または
ＣＯx（ＣＯ，ＣＯ2）を添加ガスとして用いること。 【効果】シリコン窒化膜のエッチングストッパーとして
酸化膜を用いるのではなく、シリコン基板に対し選択比
のとれるエッチング条件でシリコン窒化膜と酸化膜の両
方をエッチングすることで、シリコン基板をエッチング
してしまうことなく素子分離を形成できる。
耐酸化膜を選択的にエッチングし熱酸化によって素子分
離層を形成して成る素子分離の形成方法のエッチング方
法において、半導体基板上に酸化膜形成を行う工程と、
耐酸化膜を形成する工程と、耐酸化膜と酸化膜を連続し
て任意の部分をエッチング除去する工程からなり、エッ
チングにおいて、ＣＨxＦy（ＣＨＦ3，ＣＨ2Ｆ2）を主
ガスとして、ＣxＦy（ＣＦ4，Ｃ2Ｆ6，Ｃ3Ｆ8）または
ＣＯx（ＣＯ，ＣＯ2）を添加ガスとして用いること。 【効果】シリコン窒化膜のエッチングストッパーとして
酸化膜を用いるのではなく、シリコン基板に対し選択比
のとれるエッチング条件でシリコン窒化膜と酸化膜の両
方をエッチングすることで、シリコン基板をエッチング
してしまうことなく素子分離を形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に素子分離の形成の際のエッチング方法に関
する。
に関し、特に素子分離の形成の際のエッチング方法に関
する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、一般的
には、選択酸化法を用いており、半導体基板上に、酸化
膜、耐酸化膜を形成し、耐酸化膜を選択的にエッチング
しストッパーと呼ばれる分離領域のしきい値電圧制御用
の不純物ドーピングを行ったのち、熱酸化によって素子
分離層を形成していた。詳細には、図５に示すように、
１）第１導電型の半導体基板上１に薄い酸化膜２形成
後、２）耐酸化膜としてシリコン窒化膜３を気相化学成
長法（ＣＶＤ）によって形成し、３）ついで、耐酸化膜
の任意の部分をフォトリソ技術を用いフォトレジストマ
スク４をマスクにドライエッチングによって除去する。
には、選択酸化法を用いており、半導体基板上に、酸化
膜、耐酸化膜を形成し、耐酸化膜を選択的にエッチング
しストッパーと呼ばれる分離領域のしきい値電圧制御用
の不純物ドーピングを行ったのち、熱酸化によって素子
分離層を形成していた。詳細には、図５に示すように、
１）第１導電型の半導体基板上１に薄い酸化膜２形成
後、２）耐酸化膜としてシリコン窒化膜３を気相化学成
長法（ＣＶＤ）によって形成し、３）ついで、耐酸化膜
の任意の部分をフォトリソ技術を用いフォトレジストマ
スク４をマスクにドライエッチングによって除去する。
【０００３】４）つぎに、第２の第１導電型の不純物と
してイオン打ち込みにより不純物５導入を行い、５）熱
酸化によって半導体基板を酸化し分離酸化膜領域６を形
成する。
してイオン打ち込みにより不純物５導入を行い、５）熱
酸化によって半導体基板を酸化し分離酸化膜領域６を形
成する。
【０００４】６）最後に、耐熱酸化膜３を除去する事で
行っていた。
行っていた。
【０００５】この分離酸化膜の形成の際、耐酸化膜３下
には、バーズビークと呼ばれる酸化膜の領域が形成され
てしまう。微細化にあたっては、このバーズビークを極
力減らすために、酸化膜２をより薄くし、耐酸化膜３を
より厚くする傾向になる。しかし、従来のエッチングで
ある、ＣＦ4とＯ2の混合ガスによるプラズマエッチング
では、シリコン窒化膜と酸化膜のエッチングレートの比
である選択比は２．５までしかとれないため、先の傾向
に対し酸化膜がシリコン窒化膜のエッチングストッパー
となれずに、選択比が０．３程度の半導体基板１である
シリコンを大きくエッチングしてしまい、分離が形成で
きない。この技術は、これらの問題により微細化に対し
不利となり問題が多い。
には、バーズビークと呼ばれる酸化膜の領域が形成され
てしまう。微細化にあたっては、このバーズビークを極
力減らすために、酸化膜２をより薄くし、耐酸化膜３を
より厚くする傾向になる。しかし、従来のエッチングで
ある、ＣＦ4とＯ2の混合ガスによるプラズマエッチング
では、シリコン窒化膜と酸化膜のエッチングレートの比
である選択比は２．５までしかとれないため、先の傾向
に対し酸化膜がシリコン窒化膜のエッチングストッパー
となれずに、選択比が０．３程度の半導体基板１である
シリコンを大きくエッチングしてしまい、分離が形成で
きない。この技術は、これらの問題により微細化に対し
不利となり問題が多い。
【０００６】
【発明が解決しようとする課題】しかし、従来の技術で
は、分離酸化膜の形成の際に発生するバーズビークと一
般に呼ばれる部分が形成され、微細化にともないこれを
減らすことが大きな課題となる。これは、下地の薄い酸
化膜に対し、耐酸化膜の膜厚比を大きくとることで対策
をとる。しかし、シリコン窒化膜と酸化膜のエッチング
レートの比である選択比は２．５までしかとれないた
め、先の傾向に対し酸化膜がシリコン窒化膜のエッチン
グストッパーとなれずに、選択比が０．３程度の半導体
基板であるシリコンを大きくエッチングしてしまい、分
離が形成できない。
は、分離酸化膜の形成の際に発生するバーズビークと一
般に呼ばれる部分が形成され、微細化にともないこれを
減らすことが大きな課題となる。これは、下地の薄い酸
化膜に対し、耐酸化膜の膜厚比を大きくとることで対策
をとる。しかし、シリコン窒化膜と酸化膜のエッチング
レートの比である選択比は２．５までしかとれないた
め、先の傾向に対し酸化膜がシリコン窒化膜のエッチン
グストッパーとなれずに、選択比が０．３程度の半導体
基板であるシリコンを大きくエッチングしてしまい、分
離が形成できない。
【０００７】そこで本発明の目的とするところは、下地
の薄い酸化膜に対し、耐酸化膜の膜厚比が大きくなって
も微細な選択酸化方式の素子分離を提供することにあ
る。
の薄い酸化膜に対し、耐酸化膜の膜厚比が大きくなって
も微細な選択酸化方式の素子分離を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に、酸化膜、耐酸化膜を形成
し、耐酸化膜を選択的にエッチングし熱酸化によって素
子分離層を形成して成る素子分離の形成方法のエッチン
グ方法において、半導体基板上に酸化膜形成を行う工程
と、耐酸化膜を形成する工程と、耐酸化膜と酸化膜を連
続して任意の部分をエッチング除去する工程からなる事
を特徴とする。
造方法は、半導体基板上に、酸化膜、耐酸化膜を形成
し、耐酸化膜を選択的にエッチングし熱酸化によって素
子分離層を形成して成る素子分離の形成方法のエッチン
グ方法において、半導体基板上に酸化膜形成を行う工程
と、耐酸化膜を形成する工程と、耐酸化膜と酸化膜を連
続して任意の部分をエッチング除去する工程からなる事
を特徴とする。
【０００９】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、ＣＨxＦyを主ガスと
して、ＣＨxＦyとしてはＣＨＦ3、ＣＨ2Ｆ2を用いるこ
とを特徴とする。
エッチング除去する工程において、ＣＨxＦyを主ガスと
して、ＣＨxＦyとしてはＣＨＦ3、ＣＨ2Ｆ2を用いるこ
とを特徴とする。
【００１０】ＣxＦyを添加ガスとして、ＣxＦyとしては
ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8を用いることを特徴とする。
ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8を用いることを特徴とする。
【００１１】ＣＯxを添加ガスとして、ＣＯxとしてはＣ
Ｏ、ＣＯ2であることを特徴とする。
Ｏ、ＣＯ2であることを特徴とする。
【００１２】
【作用】シリコン窒化膜のエッチングストッパーとして
酸化膜を用いるのではなく、シリコン基板に対し選択比
のとれるエッチング条件でシリコン窒化膜と酸化膜の両
方をエッチングすることで、シリコン基板をエッチング
してしまうことなく素子分離を形成できる。
酸化膜を用いるのではなく、シリコン基板に対し選択比
のとれるエッチング条件でシリコン窒化膜と酸化膜の両
方をエッチングすることで、シリコン基板をエッチング
してしまうことなく素子分離を形成できる。
【００１３】
【実施例】以下本発明について実施例を挙げて詳細に説
明する。図１は、本発明における実施例の、工程断面図
である。１はシリコン基板、２は薄い酸化膜、３は耐酸
化膜、４はフォトレジスト、５は不純物、６は分離酸化
膜、７はバーズビークをそれぞれ表している。
明する。図１は、本発明における実施例の、工程断面図
である。１はシリコン基板、２は薄い酸化膜、３は耐酸
化膜、４はフォトレジスト、５は不純物、６は分離酸化
膜、７はバーズビークをそれぞれ表している。
【００１４】まず図１（ａ）のように、シリコン基板１
に、熱酸化によって例えば２５０∂のシリコン酸化膜２
を形成する。ここでは例として１５０∂としているがこ
れにかぎられるものではない。
に、熱酸化によって例えば２５０∂のシリコン酸化膜２
を形成する。ここでは例として１５０∂としているがこ
れにかぎられるものではない。
【００１５】さらに図１（ｂ）のように、耐酸化膜とし
て、例えばシリコン窒化膜３を、例えば１８００∂ＣＶ
Ｄ法によって形成する。ここでも例として１８００∂の
シリコン窒化膜を形成しているがこれに限定されるもの
ではなく必要なバーズビーク長に収まるように調整すれ
ばよい。
て、例えばシリコン窒化膜３を、例えば１８００∂ＣＶ
Ｄ法によって形成する。ここでも例として１８００∂の
シリコン窒化膜を形成しているがこれに限定されるもの
ではなく必要なバーズビーク長に収まるように調整すれ
ばよい。
【００１６】図１（ｃ）のように、素子領域を形成した
い部分を除去するため、一般的なフォトエッチング工程
を用いる。この際、シリコン窒化膜３と酸化膜２は、続
いて同一エッチング条件にてエッチングされる。この際
のエッチングについては、後ほど更に詳細に説明する。
い部分を除去するため、一般的なフォトエッチング工程
を用いる。この際、シリコン窒化膜３と酸化膜２は、続
いて同一エッチング条件にてエッチングされる。この際
のエッチングについては、後ほど更に詳細に説明する。
【００１７】図１（ｄ）の様に、イオン打ち込みによっ
て例えばＮ型のＭＯＳ形成するのであれば、ＢＦ２を例
えば４０ＫｅＶで３×１０12打ち込みチャンネルストッ
パーを形成する。ここで不純物の打ち込み量に関しては
これに限られるものではなく、目的に応じて打ち込みを
行えばよい。
て例えばＮ型のＭＯＳ形成するのであれば、ＢＦ２を例
えば４０ＫｅＶで３×１０12打ち込みチャンネルストッ
パーを形成する。ここで不純物の打ち込み量に関しては
これに限られるものではなく、目的に応じて打ち込みを
行えばよい。
【００１８】さらに図１（ｅ）のように、フォトレジス
ト４を除去したのち、例えばウエット酸化雰囲気中で例
えば１０５０℃で６０００∂酸化し分離酸化膜層６を形
成する。この時の温度、厚さはこれらに限定されるわけ
ではなく、分離層として必要な量を酸化すれば良い。
ト４を除去したのち、例えばウエット酸化雰囲気中で例
えば１０５０℃で６０００∂酸化し分離酸化膜層６を形
成する。この時の温度、厚さはこれらに限定されるわけ
ではなく、分離層として必要な量を酸化すれば良い。
【００１９】さらにトランジスタを形成するのであれ
ば、ゲート電極８の形成を行うことができる。（図２） これらの工程において特に肝心なのが耐酸化マスクであ
るシリコン窒化膜のエッチング条件である。ここでは特
にこれらのエッチング特性について具体的な例を挙げて
説明する。まず第１の実施例としてＣＨＦ3を主ガスと
した場合について説明する。使用装置としてここでは電
極間隔が３０ｍｍのＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈ）を用いた例について説明する（図３）。Ｃ
ＨＦ3を５０ＳＣＣＭ、ＣＦ4を２０ＳＣＣＭそれぞれ流
し、真空圧２００ｍＴｏｒｒにて３Ｗ／ｃｍ2の出力で
高周波を印加しエッチングを行った。この条件にて各材
料のエッチング速度は、シリコン窒化膜が４００ｎｍ／
ｍｉｎ、シリコン酸化膜が４２０ｎｍ／ｍｉｎ、単結晶
シリコンが、３０ｎｍ／ｍｉｎであった。このときＣＦ
4をＣ2Ｆ6、Ｃ3Ｆ8に置き換えて同様に特性を確認する
と、シリコン窒化膜がそれぞれ４２０ｎｍ／ｍｉｎ・４
４０ｎｍ／ｍｉｎ、シリコン酸化膜が４００ｎｍ／ｍｉ
ｎ・３９０ｎｍ／ｍｉｎ、単結晶シリコンが、３２ｎｍ
／ｍｉｎ・３３ｎｍ／ｍｉｎであった。これらのガス系
においては、シリコン窒化膜とシリコン酸化膜のエッチ
ング速度に対し、単結晶シリコンのエッチング速度比は
１２以上あり、先の１８０ｎｍのシリコン窒化膜・２０
ｎｍのシリコン酸化膜において単結晶シリコンのエッチ
ング量はオーバーエッチング量を３０％行ったときでも
５ｎｍであり、良好な特性と言えよう。また、ＣＨＦ3
をＣＨ2Ｆ2に変えて行った実験においてはエッチング速
度が１割程度減少するが単結晶シリコンのエッチング比
は１５以上あり極めて良い特性が得られた。
ば、ゲート電極８の形成を行うことができる。（図２） これらの工程において特に肝心なのが耐酸化マスクであ
るシリコン窒化膜のエッチング条件である。ここでは特
にこれらのエッチング特性について具体的な例を挙げて
説明する。まず第１の実施例としてＣＨＦ3を主ガスと
した場合について説明する。使用装置としてここでは電
極間隔が３０ｍｍのＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈ）を用いた例について説明する（図３）。Ｃ
ＨＦ3を５０ＳＣＣＭ、ＣＦ4を２０ＳＣＣＭそれぞれ流
し、真空圧２００ｍＴｏｒｒにて３Ｗ／ｃｍ2の出力で
高周波を印加しエッチングを行った。この条件にて各材
料のエッチング速度は、シリコン窒化膜が４００ｎｍ／
ｍｉｎ、シリコン酸化膜が４２０ｎｍ／ｍｉｎ、単結晶
シリコンが、３０ｎｍ／ｍｉｎであった。このときＣＦ
4をＣ2Ｆ6、Ｃ3Ｆ8に置き換えて同様に特性を確認する
と、シリコン窒化膜がそれぞれ４２０ｎｍ／ｍｉｎ・４
４０ｎｍ／ｍｉｎ、シリコン酸化膜が４００ｎｍ／ｍｉ
ｎ・３９０ｎｍ／ｍｉｎ、単結晶シリコンが、３２ｎｍ
／ｍｉｎ・３３ｎｍ／ｍｉｎであった。これらのガス系
においては、シリコン窒化膜とシリコン酸化膜のエッチ
ング速度に対し、単結晶シリコンのエッチング速度比は
１２以上あり、先の１８０ｎｍのシリコン窒化膜・２０
ｎｍのシリコン酸化膜において単結晶シリコンのエッチ
ング量はオーバーエッチング量を３０％行ったときでも
５ｎｍであり、良好な特性と言えよう。また、ＣＨＦ3
をＣＨ2Ｆ2に変えて行った実験においてはエッチング速
度が１割程度減少するが単結晶シリコンのエッチング比
は１５以上あり極めて良い特性が得られた。
【００２０】次に、使用装置として、ＥＣＲ（Ｅｌｅｃ
ｔｏｌｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ
Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）を用いた例に
ついて説明する。ＣＨ2Ｆ2を８０ＳＣＣＭ、ＣＦ4を２
０ＳＣＣＭそれぞれ流し、真空圧１０ｍＴｏｒｒにて２
Ｗ／ｃｍ2の出力で高周波を印加しエッチングを行っ
た。この条件にて各材料のエッチング速度は、シリコン
窒化膜が２３０ｎｍ／ｍｉｎ、シリコン酸化膜が２４０
ｎｍ／ｍｉｎ、単結晶シリコンが、１３ｎｍ／ｍｉｎで
あった。このときＣＦ4をＣ2Ｆ6、Ｃ3Ｆ8に置き換えて
同様に特性を確認すると、シリコン窒化膜がそれぞれ２
１０ｎｍ／ｍｉｎ・２３０ｎｍ／ｍｉｎ、シリコン酸化
膜が２００ｎｍ／ｍｉｎ・２２０ｎｍ／ｍｉｎ、単結晶
シリコンが、１２ｎｍ／ｍｉｎ・１１ｎｍ／ｍｉｎであ
った。これらのガス系においては、シリコン窒化膜とシ
リコン酸化膜のエッチング速度に対し、単結晶シリコン
のエッチング速度比は１９以上と十分にあり極めて良好
な特性と言えよう。また、ＣＨ2Ｆ2をＣＨＦ3に変えて
行った実験においてはエッチング速度が１割程度増加し
単結晶シリコンのエッチング比は１５以上あり極めて良
い特性が得られた。
ｔｏｌｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ
Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）を用いた例に
ついて説明する。ＣＨ2Ｆ2を８０ＳＣＣＭ、ＣＦ4を２
０ＳＣＣＭそれぞれ流し、真空圧１０ｍＴｏｒｒにて２
Ｗ／ｃｍ2の出力で高周波を印加しエッチングを行っ
た。この条件にて各材料のエッチング速度は、シリコン
窒化膜が２３０ｎｍ／ｍｉｎ、シリコン酸化膜が２４０
ｎｍ／ｍｉｎ、単結晶シリコンが、１３ｎｍ／ｍｉｎで
あった。このときＣＦ4をＣ2Ｆ6、Ｃ3Ｆ8に置き換えて
同様に特性を確認すると、シリコン窒化膜がそれぞれ２
１０ｎｍ／ｍｉｎ・２３０ｎｍ／ｍｉｎ、シリコン酸化
膜が２００ｎｍ／ｍｉｎ・２２０ｎｍ／ｍｉｎ、単結晶
シリコンが、１２ｎｍ／ｍｉｎ・１１ｎｍ／ｍｉｎであ
った。これらのガス系においては、シリコン窒化膜とシ
リコン酸化膜のエッチング速度に対し、単結晶シリコン
のエッチング速度比は１９以上と十分にあり極めて良好
な特性と言えよう。また、ＣＨ2Ｆ2をＣＨＦ3に変えて
行った実験においてはエッチング速度が１割程度増加し
単結晶シリコンのエッチング比は１５以上あり極めて良
い特性が得られた。
【００２１】さらに同様にして、トライオードＲＩＥ、
マグネトロンエッチャー、等色々な構造のエッチング装
置でも同様に良い特性が得られた。
マグネトロンエッチャー、等色々な構造のエッチング装
置でも同様に良い特性が得られた。
【００２２】
【発明の効果】以上の実施例のように、シリコン窒化膜
とシリコン酸化膜のエッチング速度に対し、単結晶シリ
コンのエッチング速度比は１２以上あり、１８０ｎｍの
シリコン窒化膜・２０ｎｍのシリコン酸化膜において単
結晶シリコンのエッチング量はオーバーエッチング量を
３０％行ったときでも５ｎｍであり、単結晶シリコンの
エッチング量は殆ど無く良好な特性が得られた。さら
に、このエッチングを用いて形成されたＭＯＳＦＥＴの
特性は良好で、ジャンクションリークの無い極めて良好
な特性を示した。
とシリコン酸化膜のエッチング速度に対し、単結晶シリ
コンのエッチング速度比は１２以上あり、１８０ｎｍの
シリコン窒化膜・２０ｎｍのシリコン酸化膜において単
結晶シリコンのエッチング量はオーバーエッチング量を
３０％行ったときでも５ｎｍであり、単結晶シリコンの
エッチング量は殆ど無く良好な特性が得られた。さら
に、このエッチングを用いて形成されたＭＯＳＦＥＴの
特性は良好で、ジャンクションリークの無い極めて良好
な特性を示した。
【図１】本発明の実施例を示す工程断面図。
【図２】本発明の実施例を示す断面図。
【図３】本発明の実施例で用いられたエッチング装置。
【図４】本発明の実施例で用いられたエッチング装置。
【図５】従来の例を示す工程断面図。
１ ・・・シリコン基板 ２ ・・・酸化膜 ３ ・・・耐酸化膜 ４ ・・・フォトレジスト ５ ・・・不純物 ６ ・・・分離酸化膜 ７ ・・・バーズビーク ８ ・・・ゲート電極 ４０１・・・印加電極 ４０２・・・接地電極 ４０３・・・ウエハー ４０４・・・ＲＦ電源 ６０１・・・印加電極 ６０２・・・接地電極 ６０３・・・ウエハー ６０４・・・ＲＦ電源 ６０５・・・マイクロ波電源 ６０６・・・マグネットコイル
Claims (11)
- 【請求項１】半導体基板上に、酸化膜、耐酸化膜を形成
し、耐酸化膜を選択的にエッチングし熱酸化によって素
子分離層を形成して成る素子分離形成時のエッチング方
法において、 １）半導体基板上に酸化膜形成を行う工程と、 ２）耐酸化膜を形成する工程と、 ３）耐酸化膜と酸化膜を連続して任意の部分をエッチン
グ除去する工程からなる事を特徴とする半導体装置の製
造方法。 - 【請求項２】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、ＣＨxＦyを主ガスと
して用いることを特徴とする半導体装置の製造方法。 - 【請求項３】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、ＣＨxＦyとしてＣＨ
Ｆ3を用いることを特徴とする請求項２記載の半導体装
置の製造方法。 - 【請求項４】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、ＣＨxＦyとしてＣＨ
2Ｆ2を用いることを特徴とする請求項２記載の半導体装
置の製造方法。 - 【請求項５】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、ＣxＦyを添加ガスと
して用いることを特徴とする半導体装置の製造方法。 - 【請求項６】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、添加ガスとして用い
るＣxＦyはＣＦ4であることを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項７】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、添加ガスとして用い
るＣxＦyはＣ2Ｆ6であることを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項８】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、添加ガスとして用い
るＣxＦyはＣ3Ｆ8であることを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項９】耐酸化膜と酸化膜を連続して任意の部分を
エッチング除去する工程において、ＣＯxを添加ガスと
して用いることを特徴とする半導体装置の製造方法。 - 【請求項１０】耐酸化膜と酸化膜を連続して任意の部分
をエッチング除去する工程において、添加ガスとして用
いるＣＯxはＣＯであることを特徴とする請求項９記載
の半導体装置の製造方法。 - 【請求項１１】耐酸化膜と酸化膜を連続して任意の部分
をエッチング除去する工程において、添加ガスとして用
いるＣＯxはＣＯ2であることを特徴とする請求項９記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999392A JPH0629263A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999392A JPH0629263A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629263A true JPH0629263A (ja) | 1994-02-04 |
Family
ID=16075585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17999392A Pending JPH0629263A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309960B1 (en) | 1999-03-26 | 2001-10-30 | Nec Corporation | Method of fabricating a semiconductor device |
-
1992
- 1992-07-07 JP JP17999392A patent/JPH0629263A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309960B1 (en) | 1999-03-26 | 2001-10-30 | Nec Corporation | Method of fabricating a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855643B2 (en) | Method for fabricating a gate structure | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| US6342428B1 (en) | Method for a consistent shallow trench etch profile | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| US6475922B1 (en) | Hard mask process to control etch profiles in a gate stack | |
| JPH11243084A (ja) | 酸化膜エッチング方法 | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JP4282391B2 (ja) | 半導体装置の製造方法 | |
| JPH0629263A (ja) | 半導体装置の製造方法 | |
| JP3393248B2 (ja) | パターンエッチング方法 | |
| JPH04208528A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| US20020182852A1 (en) | Method for reducing micro-masking defects in trench isolation regions | |
| JPH02271619A (ja) | 半導体装置の製造方法 | |
| JPH03222417A (ja) | 半導体装置の製造方法 | |
| KR100267396B1 (ko) | 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법 | |
| US7939915B2 (en) | Contact etch stop film | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| KR900006020B1 (ko) | 질화실리콘 막의 건식식각 방법 | |
| US20020090817A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| JP3217280B2 (ja) | ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法 | |
| JPH09246245A (ja) | 半導体装置の製造方法 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 | |
| JPH0774148A (ja) | ドライエッチング方法 |