JPH0774148A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH0774148A JPH0774148A JP5216769A JP21676993A JPH0774148A JP H0774148 A JPH0774148 A JP H0774148A JP 5216769 A JP5216769 A JP 5216769A JP 21676993 A JP21676993 A JP 21676993A JP H0774148 A JPH0774148 A JP H0774148A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- gate electrode
- material layer
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 枚葉式エッチング装置を用いて堆積性物質の
側壁保護効果を利用しながら、シリコン系材料層の高信
頼性エッチングを行う。 【構成】 ＳＲＡＭのＳｉ基板１の埋め込みコンタクト
部１１に直接接続される第１のゲート電極Ｇ1 をエッチ
ングする際に、有磁場マイクロ波プラズマ・エッチング
装置とＣｌ2 ／ＣＨ2 Ｆ2 ／ＳＦ6 混合ガスを用い、オ
ーバーエッチング時に基板に周波数２ＭＨｚ、パワー５
〜１０ＷのＲＦバイアスを印加する。 【効果】 ＣＨ2 Ｆ2 に由来する炭素系ポリマーの側壁
保護効果により、第１のゲート電極Ｇ1 のエッジ１０面
上でノッチ発生が防止できる。上記バイアス印加条件に
よりイオン入射エネルギーを最適化し、炭素系ポリマー
の過剰な堆積を抑制しているので、枚葉処理のロット後
半でもエッチング速度と均一性の低下が防止できる。
側壁保護効果を利用しながら、シリコン系材料層の高信
頼性エッチングを行う。 【構成】 ＳＲＡＭのＳｉ基板１の埋め込みコンタクト
部１１に直接接続される第１のゲート電極Ｇ1 をエッチ
ングする際に、有磁場マイクロ波プラズマ・エッチング
装置とＣｌ2 ／ＣＨ2 Ｆ2 ／ＳＦ6 混合ガスを用い、オ
ーバーエッチング時に基板に周波数２ＭＨｚ、パワー５
〜１０ＷのＲＦバイアスを印加する。 【効果】 ＣＨ2 Ｆ2 に由来する炭素系ポリマーの側壁
保護効果により、第１のゲート電極Ｇ1 のエッジ１０面
上でノッチ発生が防止できる。上記バイアス印加条件に
よりイオン入射エネルギーを最適化し、炭素系ポリマー
の過剰な堆積を抑制しているので、枚葉処理のロット後
半でもエッチング速度と均一性の低下が防止できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造分野に
おいて行われるドライエッチング方法に関し、特にいわ
ゆる埋め込みコンタクト構造部のゲート電極の異方性形
状をオーバーエッチング時にも良好に維持する技術に関
する。
おいて行われるドライエッチング方法に関し、特にいわ
ゆる埋め込みコンタクト構造部のゲート電極の異方性形
状をオーバーエッチング時にも良好に維持する技術に関
する。
【０００２】
【従来の技術】半導体装置において上層配線と下層配線
との接続を図るコンタクト部の構造としては様々な形式
のものが知られているが、そのひとつにＭＯＳ−ＳＲＡ
Ｍの製造に適用されている埋め込みコンタクト（burrie
d contact)構造がある。これは、半導体基板中に形成さ
れた拡散層（下層配線）に対してコンタクトをとる場合
に、層間絶縁膜に開口したコンタクト・ホールをＡｌ膜
（上層配線）で埋め込むのではなく、導電性のシリコン
系材料層をこの拡散層に直接接触させるごとくパターニ
ングする方法である。
との接続を図るコンタクト部の構造としては様々な形式
のものが知られているが、そのひとつにＭＯＳ−ＳＲＡ
Ｍの製造に適用されている埋め込みコンタクト（burrie
d contact)構造がある。これは、半導体基板中に形成さ
れた拡散層（下層配線）に対してコンタクトをとる場合
に、層間絶縁膜に開口したコンタクト・ホールをＡｌ膜
（上層配線）で埋め込むのではなく、導電性のシリコン
系材料層をこの拡散層に直接接触させるごとくパターニ
ングする方法である。
【０００３】かかる埋め込みコンタクト構造を有するウ
ェハの一部を、図４に示す。この構造は、たとえば特開
昭６２−３７９６７号公報に開示される方法にもとづい
て形成されるものであり、Ｓｉ基板１上の向かって左側
には第１のゲート電極Ｇ1 、右側には第２のゲート電極
Ｇ2 が配されている。これら両ゲート電極Ｇ1 ，Ｇ2 は
共に第１のポリシリコン層４、第２のポリシリコン層
７、およびタングステン・シリサイド（ＷＳｉx ）層８
の３層を積層したタングステン（Ｗ）−ポリサイド膜を
パターニングしたものである。ただし、第１のポリシリ
コン層４は後に詳述するように、ゲート酸化膜３をエッ
チングする際のマスクとして用いられる層であるから、
このゲート酸化膜３が除去される埋め込みコンタクト領
域１１上には延在されていない。この埋め込みコンタク
ト領域１１には、後工程において左側のゲート電極Ｇ1
の第２のポリシリコン層７から不純物を熱拡散させるこ
とにより、図示されない拡散層が形成される。
ェハの一部を、図４に示す。この構造は、たとえば特開
昭６２−３７９６７号公報に開示される方法にもとづい
て形成されるものであり、Ｓｉ基板１上の向かって左側
には第１のゲート電極Ｇ1 、右側には第２のゲート電極
Ｇ2 が配されている。これら両ゲート電極Ｇ1 ，Ｇ2 は
共に第１のポリシリコン層４、第２のポリシリコン層
７、およびタングステン・シリサイド（ＷＳｉx ）層８
の３層を積層したタングステン（Ｗ）−ポリサイド膜を
パターニングしたものである。ただし、第１のポリシリ
コン層４は後に詳述するように、ゲート酸化膜３をエッ
チングする際のマスクとして用いられる層であるから、
このゲート酸化膜３が除去される埋め込みコンタクト領
域１１上には延在されていない。この埋め込みコンタク
ト領域１１には、後工程において左側のゲート電極Ｇ1
の第２のポリシリコン層７から不純物を熱拡散させるこ
とにより、図示されない拡散層が形成される。
【０００４】一方、右側のゲート電極Ｇ2 は、ゲート酸
化膜３の上でパターニングされている。このゲート電極
Ｇ2 の直下のＳｉ基板１はＭＯＳ−ＦＥＴの活性領域と
なる部分であり、その両側には後工程で該ゲート電極Ｇ
2 をマスクとしてイオン注入を行うことにより、図示さ
れないソース／ドレイン領域が自己整合的に形成され
る。
化膜３の上でパターニングされている。このゲート電極
Ｇ2 の直下のＳｉ基板１はＭＯＳ−ＦＥＴの活性領域と
なる部分であり、その両側には後工程で該ゲート電極Ｇ
2 をマスクとしてイオン注入を行うことにより、図示さ
れないソース／ドレイン領域が自己整合的に形成され
る。
【０００５】また、ゲート電極Ｇ1 のエッジ１０とゲー
ト酸化膜３との間には溝部１２が形成されている。これ
は、ベアのＳｉ基板１上とゲート酸化膜３上とでＷ−ポ
リサイド膜の膜厚を比較すると、前者の方が第１のポリ
シリコン層４が存在しない分だけ膜厚が薄いため、オー
バーエッチング時に下地のＳｉ基板１が余分にエッチン
グされるためである。溝部１２の向かって右側の側壁面
は傾斜しているが、これは、その上に積層されていたＷ
−ポリサイド膜のカバレッジ（段差被覆）形状が、等方
的なエッチング条件により下地のＳｉ基板１に転写され
たためである。
ト酸化膜３との間には溝部１２が形成されている。これ
は、ベアのＳｉ基板１上とゲート酸化膜３上とでＷ−ポ
リサイド膜の膜厚を比較すると、前者の方が第１のポリ
シリコン層４が存在しない分だけ膜厚が薄いため、オー
バーエッチング時に下地のＳｉ基板１が余分にエッチン
グされるためである。溝部１２の向かって右側の側壁面
は傾斜しているが、これは、その上に積層されていたＷ
−ポリサイド膜のカバレッジ（段差被覆）形状が、等方
的なエッチング条件により下地のＳｉ基板１に転写され
たためである。
【０００６】
【発明が解決しようとする課題】ところで、上述のＷ−
ポリサイド膜のエッチングを、一例として有磁場マイク
ロ波プラズマ・エッチング装置内でＣｌ2 ／ＣＨ2 Ｆ2
／ＳＦ6 混合ガスを用いて行うと、同一条件でエッチン
グされるウェハの組、すなわち各ロットの後半でエッチ
ング速度がしばしば低下することがわかった。これは、
主として第１のポリシリコン層４のエッチング残りとし
て観察される。上記反応系では、ＣＨ2 Ｆ 2 に由来する
炭素系ポリマーが異方性の確保に寄与しているが、ロッ
トの後半になると上記装置のエッチング・チャンバを構
成する石英製のベルジャーの温度が上昇し、このベルジ
ャーの内壁面に堆積できなくなった炭素系ポリマーがウ
ェハの表面へ再堆積する。したがって、枚葉式の上記エ
ッチング装置では、処理順の遅いウェハほどエッチング
速度が低下するものと考えられる。
ポリサイド膜のエッチングを、一例として有磁場マイク
ロ波プラズマ・エッチング装置内でＣｌ2 ／ＣＨ2 Ｆ2
／ＳＦ6 混合ガスを用いて行うと、同一条件でエッチン
グされるウェハの組、すなわち各ロットの後半でエッチ
ング速度がしばしば低下することがわかった。これは、
主として第１のポリシリコン層４のエッチング残りとし
て観察される。上記反応系では、ＣＨ2 Ｆ 2 に由来する
炭素系ポリマーが異方性の確保に寄与しているが、ロッ
トの後半になると上記装置のエッチング・チャンバを構
成する石英製のベルジャーの温度が上昇し、このベルジ
ャーの内壁面に堆積できなくなった炭素系ポリマーがウ
ェハの表面へ再堆積する。したがって、枚葉式の上記エ
ッチング装置では、処理順の遅いウェハほどエッチング
速度が低下するものと考えられる。
【０００７】そこで、この炭素系ポリマーの過剰な堆積
を抑制するため、オーバーエッチング時にＣＨ2 Ｆ2 を
用いず、Ｃｌ2 単独でエッチングを行ったとする。ここ
で、ＳＦ6 もガス系から排除したのは、等方的な反応性
の高いＦ* （フッ素ラジカル）を排して形状異方性を確
保し、かつゲート酸化膜３に対する選択性を向上させる
ためである。
を抑制するため、オーバーエッチング時にＣＨ2 Ｆ2 を
用いず、Ｃｌ2 単独でエッチングを行ったとする。ここ
で、ＳＦ6 もガス系から排除したのは、等方的な反応性
の高いＦ* （フッ素ラジカル）を排して形状異方性を確
保し、かつゲート酸化膜３に対する選択性を向上させる
ためである。
【０００８】すると今度は、エッチング速度の低下は免
れるものの、第１のゲート電極Ｇ1のエッジ１０におい
て、図４に示されるようなノッチ１３が発生し易くな
る。このノッチ１３は、第１のゲート電極Ｇ1 の第２の
ポリシリコン層７とＷＳｉx 層８との界面近傍に顕著に
発生するが、第２のゲート電極Ｇ2 には発生しない。こ
の事実から、ノッチ１３の発生には溝部１２の右側の傾
斜した側壁面上で散乱されたＣｌx + イオンのエッジ１
０面への斜め入射成分が関与していることが考えられ
る。
れるものの、第１のゲート電極Ｇ1のエッジ１０におい
て、図４に示されるようなノッチ１３が発生し易くな
る。このノッチ１３は、第１のゲート電極Ｇ1 の第２の
ポリシリコン層７とＷＳｉx 層８との界面近傍に顕著に
発生するが、第２のゲート電極Ｇ2 には発生しない。こ
の事実から、ノッチ１３の発生には溝部１２の右側の傾
斜した側壁面上で散乱されたＣｌx + イオンのエッジ１
０面への斜め入射成分が関与していることが考えられ
る。
【０００９】そこで本発明は、基板上のシリコン系材料
層をエッチングするプロセスにおいて、堆積性物質に起
因するエッチング速度のロット内変動を抑制すると共
に、異方性形状も達成することが可能なドライエッチン
グ方法を提供することを目的とする。
層をエッチングするプロセスにおいて、堆積性物質に起
因するエッチング速度のロット内変動を抑制すると共
に、異方性形状も達成することが可能なドライエッチン
グ方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明者は、上述の目的
を達するために鋭意検討を行った結果、上述のエッチン
グ速度の変動は基板に印加するＲＦバイアスの値に依存
していること、およびＲＦバイアスの大きさを最適化す
ることで、オーバーエッチング時の異方性確保に堆積性
物質を利用したとしても、一定のエッチング速度で再現
性の高いエッチングが行えることを見出し、本発明を提
案するに至った。
を達するために鋭意検討を行った結果、上述のエッチン
グ速度の変動は基板に印加するＲＦバイアスの値に依存
していること、およびＲＦバイアスの大きさを最適化す
ることで、オーバーエッチング時の異方性確保に堆積性
物質を利用したとしても、一定のエッチング速度で再現
性の高いエッチングが行えることを見出し、本発明を提
案するに至った。
【００１１】本発明のドライエッチング方法は、上述の
知見にもとづくものであり、有磁場マイクロ波プラズマ
・エッチング装置を用いて基板上のシリコン系材料層を
エッチングする際に、このエッチングを前記シリコン系
材料層を実質的にその層厚分だけエッチングするジャス
トエッチング工程とその残余部をエッチングするオーバ
ーエッチング工程とに分けて行い、少なくとも前記オー
バーエッチング工程ではＣｌ2 ／ＣＨ2 Ｆ2 ／ＳＦ6 混
合ガスをエッチング・ガスとして用い、前記基板に周波
数２ＭＨｚ、パワー５〜１０ＷのＲＦバイアスを印加し
ながらエッチングを行うものである。
知見にもとづくものであり、有磁場マイクロ波プラズマ
・エッチング装置を用いて基板上のシリコン系材料層を
エッチングする際に、このエッチングを前記シリコン系
材料層を実質的にその層厚分だけエッチングするジャス
トエッチング工程とその残余部をエッチングするオーバ
ーエッチング工程とに分けて行い、少なくとも前記オー
バーエッチング工程ではＣｌ2 ／ＣＨ2 Ｆ2 ／ＳＦ6 混
合ガスをエッチング・ガスとして用い、前記基板に周波
数２ＭＨｚ、パワー５〜１０ＷのＲＦバイアスを印加し
ながらエッチングを行うものである。
【００１２】ここで、パワーが５Ｗ未満であるとＣＨ2
Ｆ2 に由来して生成する炭素系ポリマーをスパッタ除去
するに十分なイオン入射エネルギーが得られず、前述の
ようにロット内において徐々にエッチング速度が低下
し、エッチング残りが発生する。一方、パワーが１０Ｗ
より大きいと、イオン入射エネルギーの上昇によりエッ
チング速度と異方性は向上するが、下地のゲート酸化膜
３に対する選択性や低ダメージ性を確保することが困難
となる。
Ｆ2 に由来して生成する炭素系ポリマーをスパッタ除去
するに十分なイオン入射エネルギーが得られず、前述の
ようにロット内において徐々にエッチング速度が低下
し、エッチング残りが発生する。一方、パワーが１０Ｗ
より大きいと、イオン入射エネルギーの上昇によりエッ
チング速度と異方性は向上するが、下地のゲート酸化膜
３に対する選択性や低ダメージ性を確保することが困難
となる。
【００１３】上記シリコン系材料層としてはポリシリコ
ン層またはＷ−ポリサイド膜を用いることができるが、
上記のガス組成から考えて最も実用性が高いのは後者の
Ｗ−ポリサイド膜である。
ン層またはＷ−ポリサイド膜を用いることができるが、
上記のガス組成から考えて最も実用性が高いのは後者の
Ｗ−ポリサイド膜である。
【００１４】前記エッチングは、前記基板内に形成され
た拡散層に直接接触するごとく前記シリコン系材料層か
らなる配線パターンを形成するプロセス、すなわち埋め
込みコンタクトを形成するプロセスにおいて、特に有効
である。
た拡散層に直接接触するごとく前記シリコン系材料層か
らなる配線パターンを形成するプロセス、すなわち埋め
込みコンタクトを形成するプロセスにおいて、特に有効
である。
【００１５】
【作用】有磁場マイクロ波プラズマ・エッチング装置は
通常、基板にＲＦバイアスを印加する機構を有し、マイ
クロ波励起によるプラズマ生成密度とは独立に、基板へ
のイオン入射エネルギーを制御できるようになされてい
る。ここで、ＲＦバイアスの周波数が低くなるほど質量
の大きいイオンが電場の反転に追従できるようになり、
またパワーを高めるほどイオンを基板へ向けて加速する
ことが可能となる。つまり、ＲＦバイアスの周波数とパ
ワーを制御することで基板に対するイオン入射エネルギ
ーを変化させることができ、これにより堆積性物質の堆
積過程とスパッタ除去過程とのバランスを変化させるこ
とができる。
通常、基板にＲＦバイアスを印加する機構を有し、マイ
クロ波励起によるプラズマ生成密度とは独立に、基板へ
のイオン入射エネルギーを制御できるようになされてい
る。ここで、ＲＦバイアスの周波数が低くなるほど質量
の大きいイオンが電場の反転に追従できるようになり、
またパワーを高めるほどイオンを基板へ向けて加速する
ことが可能となる。つまり、ＲＦバイアスの周波数とパ
ワーを制御することで基板に対するイオン入射エネルギ
ーを変化させることができ、これにより堆積性物質の堆
積過程とスパッタ除去過程とのバランスを変化させるこ
とができる。
【００１６】本発明において、Ｃｌ2 ／ＣＨ2 Ｆ2 ／Ｓ
Ｆ6 混合ガスを用いて前記基板に周波数２ＭＨｚ、パワ
ー５〜１０ＷのＲＦバイアスを印加しながらシリコン系
材料層のオーバーエッチングを行うと、ＣＨ2 Ｆ2 に由
来する炭素系ポリマーの過剰な堆積を抑制してエッチン
グ速度の経時劣化を抑制することが可能となる。ただ
し、このときの堆積の抑制量が最適範囲にあるため、必
要十分な側壁保護が行われる。したがって、たとえば本
発明を埋込みコンタクトの形成プロセスに適用した場合
にも、ゲート電極Ｇ1 のエッジ１０に先の図４に示した
ようなノッチ１３が発生することはない。しかも、ゲー
ト酸化膜３に対しても十分な選択比を確保することがで
きる。
Ｆ6 混合ガスを用いて前記基板に周波数２ＭＨｚ、パワ
ー５〜１０ＷのＲＦバイアスを印加しながらシリコン系
材料層のオーバーエッチングを行うと、ＣＨ2 Ｆ2 に由
来する炭素系ポリマーの過剰な堆積を抑制してエッチン
グ速度の経時劣化を抑制することが可能となる。ただ
し、このときの堆積の抑制量が最適範囲にあるため、必
要十分な側壁保護が行われる。したがって、たとえば本
発明を埋込みコンタクトの形成プロセスに適用した場合
にも、ゲート電極Ｇ1 のエッジ１０に先の図４に示した
ようなノッチ１３が発生することはない。しかも、ゲー
ト酸化膜３に対しても十分な選択比を確保することがで
きる。
【００１７】上記のエッチング・ガス組成は、Ｗ−ポリ
サイド膜をエッチングに特に適している。これは、ＳＦ
6 に由来するＦ* がＷＳｉx 層のＷ原子の除去とＷ−ポ
リサイド膜全体のエッチング速度の向上に寄与し、Ｃｌ
2 に由来するＣｌ* が下地ゲート酸化膜に対する高選択
性を維持したポリサイド膜のエッチングに寄与するから
である。この場合、ＳＦx + ，Ｃｌx + ，ＣＦx + 等の
イオンの入射エネルギーが上述の原理にもとづいて最適
化され、これに伴って炭素系ポリマーの堆積量が最適化
される。
サイド膜をエッチングに特に適している。これは、ＳＦ
6 に由来するＦ* がＷＳｉx 層のＷ原子の除去とＷ−ポ
リサイド膜全体のエッチング速度の向上に寄与し、Ｃｌ
2 に由来するＣｌ* が下地ゲート酸化膜に対する高選択
性を維持したポリサイド膜のエッチングに寄与するから
である。この場合、ＳＦx + ，Ｃｌx + ，ＣＦx + 等の
イオンの入射エネルギーが上述の原理にもとづいて最適
化され、これに伴って炭素系ポリマーの堆積量が最適化
される。
【００１８】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【００１９】実施例 本実施例は、Ｃｌ2 ／ＣＨ2 Ｆ2 ／ＳＦ6 混合ガスを用
いてＷ−ポリサイド膜をエッチングして埋め込みコンタ
クトを形成するプロセスにおいて、周波数２ＭＨｚ、パ
ワー７ＷのＲＦバイアスを基板に印加した例である。こ
のプロセスを、図１および図２を参照しながら説明す
る。
いてＷ−ポリサイド膜をエッチングして埋め込みコンタ
クトを形成するプロセスにおいて、周波数２ＭＨｚ、パ
ワー７ＷのＲＦバイアスを基板に印加した例である。こ
のプロセスを、図１および図２を参照しながら説明す
る。
【００２０】まず、図１（ａ）に示されるように、６イ
ンチ径のＳｉ基板１の所定領域にＬＯＣＯＳ法により素
子分離用のフィールド酸化膜２を形成し、続いて全面に
熱酸化法によりゲート酸化膜３を形成し、さらに全面に
不純物を含有する第１のポリシリコン層４をＣＶＤ法に
より堆積した後、これをパターニングするためのレジス
ト・マスク５をフォトリソグラフィにより選択的に形成
した。このレジスト・マスク５には、第１のポリシリコ
ン層４のうち、少なくとも埋め込みコンタクト領域１１
上で除去されるべき部分を表出させるための開口部６が
設けられている。
ンチ径のＳｉ基板１の所定領域にＬＯＣＯＳ法により素
子分離用のフィールド酸化膜２を形成し、続いて全面に
熱酸化法によりゲート酸化膜３を形成し、さらに全面に
不純物を含有する第１のポリシリコン層４をＣＶＤ法に
より堆積した後、これをパターニングするためのレジス
ト・マスク５をフォトリソグラフィにより選択的に形成
した。このレジスト・マスク５には、第１のポリシリコ
ン層４のうち、少なくとも埋め込みコンタクト領域１１
上で除去されるべき部分を表出させるための開口部６が
設けられている。
【００２１】次に、図１（ｂ）に示されるように、上記
レジスト・マスク５を介して第１のポリシリコン層４を
選択的にエッチングし、レジスト・マスク５をアッシン
グにより除去した。さらに、図１（ｃ）に示されるよう
に、第１のポリシリコン層４をマスクとしてゲート酸化
膜３を選択的にエッチングした。
レジスト・マスク５を介して第１のポリシリコン層４を
選択的にエッチングし、レジスト・マスク５をアッシン
グにより除去した。さらに、図１（ｃ）に示されるよう
に、第１のポリシリコン層４をマスクとしてゲート酸化
膜３を選択的にエッチングした。
【００２２】次に、図１（ｄ）に示されるように、全面
に不純物を含有する第２のポリシリコン層７およびＷＳ
ｉx 層８を順次積層し、Ｗ−ポリサイド膜を形成した。
ここで、第２のポリシリコン層７は、先にパターニング
されている第１のポリシリコン層４と合わせて所望の厚
さとなるように堆積される。さらに、Ｗ−ポリサイド膜
の上にはこれをパターニングして２つのゲート電極パタ
ーンを形成するためのレジスト・マスク９を、フォトリ
ソグラフィにより選択的に形成した。図中向かって左側
のレジスト・マスク９は、埋め込みコンタクト領域１１
上におけるゲート電極の延在長さを規定するエッジ１０
を有している。
に不純物を含有する第２のポリシリコン層７およびＷＳ
ｉx 層８を順次積層し、Ｗ−ポリサイド膜を形成した。
ここで、第２のポリシリコン層７は、先にパターニング
されている第１のポリシリコン層４と合わせて所望の厚
さとなるように堆積される。さらに、Ｗ−ポリサイド膜
の上にはこれをパターニングして２つのゲート電極パタ
ーンを形成するためのレジスト・マスク９を、フォトリ
ソグラフィにより選択的に形成した。図中向かって左側
のレジスト・マスク９は、埋め込みコンタクト領域１１
上におけるゲート電極の延在長さを規定するエッジ１０
を有している。
【００２３】この状態のウェハをＲＦバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記Ｗ−ポリサイド膜をジャス
トエッチングした。 Ｃｌ2 流量 ８０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ２３ ＳＣＣＭ ＳＦ6 流量 ６ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波電流 １９０ ｍＡ ＲＦバイアス・パワー ２５ Ｗ（２ ＭＨｚ） このジャストエッチングは、Ｓｉ基板１が露出し始めた
時点で終了した。
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記Ｗ−ポリサイド膜をジャス
トエッチングした。 Ｃｌ2 流量 ８０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ２３ ＳＣＣＭ ＳＦ6 流量 ６ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波電流 １９０ ｍＡ ＲＦバイアス・パワー ２５ Ｗ（２ ＭＨｚ） このジャストエッチングは、Ｓｉ基板１が露出し始めた
時点で終了した。
【００２４】ただし、この段階ではまだゲート酸化膜３
上に第１のポリシリコン層４が残っているので、条件を
一例として下記のように変更し、オーバーエッチングを
行った。 Ｃｌ2 流量 ３２ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ３３ ＳＣＣＭ ＳＦ6 流量 ２０ ＳＣＣＭ ガス圧 ２．７ Ｐａ マイクロ波電流 ２００ ｍＡ ＲＦバイアス・パワー ７ Ｗ（２ ＭＨｚ） このオーバーエッチングは、ゲート酸化膜３が露出した
時点で終了した。この結果、図２に示されるように、向
かって左側の第１のゲート電極Ｇ1 と、右側の第２のゲ
ート電極Ｇ2 とが形成された。
上に第１のポリシリコン層４が残っているので、条件を
一例として下記のように変更し、オーバーエッチングを
行った。 Ｃｌ2 流量 ３２ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ３３ ＳＣＣＭ ＳＦ6 流量 ２０ ＳＣＣＭ ガス圧 ２．７ Ｐａ マイクロ波電流 ２００ ｍＡ ＲＦバイアス・パワー ７ Ｗ（２ ＭＨｚ） このオーバーエッチングは、ゲート酸化膜３が露出した
時点で終了した。この結果、図２に示されるように、向
かって左側の第１のゲート電極Ｇ1 と、右側の第２のゲ
ート電極Ｇ2 とが形成された。
【００２５】なお、このオーバーエッチングに伴い、第
１のゲート電極Ｇ1 のエッジ１０とゲート酸化膜３との
間には、被エッチング層であるＷ−ポリサイド膜の膜厚
の不均一さとカバレッジのプロファイルを反映して、片
側に傾斜側壁面を持つ溝部１２が形成された。しかし、
このエッチングにはＣＨ2 Ｆ2 のごとき堆積性のガスが
用いられ、第１のゲート電極Ｇ1 のエッジ１０面上では
図示されない炭素系ポリマーが堆積して側壁保護効果を
発揮しているため、従来のようなノッチの発生はみられ
なかった。
１のゲート電極Ｇ1 のエッジ１０とゲート酸化膜３との
間には、被エッチング層であるＷ−ポリサイド膜の膜厚
の不均一さとカバレッジのプロファイルを反映して、片
側に傾斜側壁面を持つ溝部１２が形成された。しかし、
このエッチングにはＣＨ2 Ｆ2 のごとき堆積性のガスが
用いられ、第１のゲート電極Ｇ1 のエッジ１０面上では
図示されない炭素系ポリマーが堆積して側壁保護効果を
発揮しているため、従来のようなノッチの発生はみられ
なかった。
【００２６】また、同じエッチング装置内で同様のＷ−
ポリサイド膜のエッチングに関して２５枚のウェハを用
いた枚葉処理を行ったが、ポリシリコン層のエッチング
速度とその面内均一性は処理枚数を重ねてもほとんど変
動しなかった。図３は、このときの実験結果を示すグラ
フであり、左側の縦軸と黒丸のプロットはポリシリコン
（ｐｏｌｙＳｉ）層のエッチング速度（ｎｍ／分）、右
側の縦軸と黒三角のプロットはウェハ面内におけるエッ
チング速度の均一性（％）、横軸はウェハ処理枚数
（枚）を表す。なお、この場合のｐｏｌｙＳｉ層は、第
１のポリシリコン層４、第２のポリシリコン層７のいず
れと解釈しても構わない。このグラフから、本実施例で
は安定したエッチング速度と優れた均一性が得られてい
ることが確認された。
ポリサイド膜のエッチングに関して２５枚のウェハを用
いた枚葉処理を行ったが、ポリシリコン層のエッチング
速度とその面内均一性は処理枚数を重ねてもほとんど変
動しなかった。図３は、このときの実験結果を示すグラ
フであり、左側の縦軸と黒丸のプロットはポリシリコン
（ｐｏｌｙＳｉ）層のエッチング速度（ｎｍ／分）、右
側の縦軸と黒三角のプロットはウェハ面内におけるエッ
チング速度の均一性（％）、横軸はウェハ処理枚数
（枚）を表す。なお、この場合のｐｏｌｙＳｉ層は、第
１のポリシリコン層４、第２のポリシリコン層７のいず
れと解釈しても構わない。このグラフから、本実施例で
は安定したエッチング速度と優れた均一性が得られてい
ることが確認された。
【００２７】なお、オーバーエッチング時のＣｌ2 流量
を２０〜４０ＳＣＣＭ、ＣＨ2 Ｆ2流量を２３〜３３Ｓ
ＣＣＭ、ＳＦ6 流量を２０〜３０ＳＣＣＭの範囲でそれ
ぞれ変化させた場合にも、ほぼ同様の結果が得られた。
を２０〜４０ＳＣＣＭ、ＣＨ2 Ｆ2流量を２３〜３３Ｓ
ＣＣＭ、ＳＦ6 流量を２０〜３０ＳＣＣＭの範囲でそれ
ぞれ変化させた場合にも、ほぼ同様の結果が得られた。
【００２８】この後、Ｓｉ基板１中のコンタクト領域１
１に第１のゲート電極Ｇ1 の第２のポリシリコン層７か
ら不純物を熱拡散させて拡散層（図示せず。）を形成
し、またゲート酸化膜３の下側の領域にイオン注入を行
ってソース／ドレイン領域（図示せず。）を形成し、信
頼性の高い動作を行うＭＯＳ−ＦＥＴを再現性良く形成
することができた。
１に第１のゲート電極Ｇ1 の第２のポリシリコン層７か
ら不純物を熱拡散させて拡散層（図示せず。）を形成
し、またゲート酸化膜３の下側の領域にイオン注入を行
ってソース／ドレイン領域（図示せず。）を形成し、信
頼性の高い動作を行うＭＯＳ−ＦＥＴを再現性良く形成
することができた。
【００２９】比較例 ここでは、上述の実施例に対する比較例として、下記の
条件でＷ−ポリサイド膜のオーバーエッチングを行っ
た。 Ｃｌ2 流量 ３２ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ２３ ＳＣＣＭ ＳＦ6 流量 ３０ ＳＣＣＭ ガス圧 ２．７ Ｐａ マイクロ波電流 ２００ ｍＡ ＲＦバイアス・パワー ４ Ｗ（２ ＭＨｚ）
条件でＷ−ポリサイド膜のオーバーエッチングを行っ
た。 Ｃｌ2 流量 ３２ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ２３ ＳＣＣＭ ＳＦ6 流量 ３０ ＳＣＣＭ ガス圧 ２．７ Ｐａ マイクロ波電流 ２００ ｍＡ ＲＦバイアス・パワー ４ Ｗ（２ ＭＨｚ）
【００３０】この条件により、先の実施例と同じエッチ
ング装置内で同様のＷ−ポリサイド膜のエッチングを２
５枚のウェハについて連続的に行ったが、ポリシリコン
層のエッチング速度と面内均一性は処理枚数を重ねるに
つれて著しく劣化した。図５は、このときの実験結果を
示すグラフであり、ポリシリコン（ｐｏｌｙＳｉ）層の
エッチング速度のプロットを白丸、均一性のプロットを
白三角とした他は、図３と同じ表示方法をとっている。
この比較例では、ウェハ枚数を重ねるごとにエッチング
速度が低下し、かつ均一性も劣化していることが明らか
である。
ング装置内で同様のＷ−ポリサイド膜のエッチングを２
５枚のウェハについて連続的に行ったが、ポリシリコン
層のエッチング速度と面内均一性は処理枚数を重ねるに
つれて著しく劣化した。図５は、このときの実験結果を
示すグラフであり、ポリシリコン（ｐｏｌｙＳｉ）層の
エッチング速度のプロットを白丸、均一性のプロットを
白三角とした他は、図３と同じ表示方法をとっている。
この比較例では、ウェハ枚数を重ねるごとにエッチング
速度が低下し、かつ均一性も劣化していることが明らか
である。
【００３１】以上、本発明の代表的な実施例について説
明したが、本発明はこの実施例に何ら限定されるもので
はなく、ウェハの構成やエッチング条件の細部が適宜変
更可能であることは言うまでもない。
明したが、本発明はこの実施例に何ら限定されるもので
はなく、ウェハの構成やエッチング条件の細部が適宜変
更可能であることは言うまでもない。
【００３２】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すればオーバーエッチング時の異方性の確保に
堆積性物質を利用した場合においても、ロット内におけ
るエッチング速度や均一性の低下を招くことなく、実用
的な速度と優れた選択性をもってシリコン系材料層をエ
ッチングすることができる。本発明は、たとえば埋め込
みコンタクト構造部におけるＷ−ポリサイド膜のエッチ
ングに適用した場合に極めて信頼性の高いゲート電極を
優れた再現性をもって形成することを可能とし、メモリ
素子等の高集積化半導体装置の製造に大きく貢献するも
のである。
明を適用すればオーバーエッチング時の異方性の確保に
堆積性物質を利用した場合においても、ロット内におけ
るエッチング速度や均一性の低下を招くことなく、実用
的な速度と優れた選択性をもってシリコン系材料層をエ
ッチングすることができる。本発明は、たとえば埋め込
みコンタクト構造部におけるＷ−ポリサイド膜のエッチ
ングに適用した場合に極めて信頼性の高いゲート電極を
優れた再現性をもって形成することを可能とし、メモリ
素子等の高集積化半導体装置の製造に大きく貢献するも
のである。
【図１】本発明を適用した埋め込みコンタクト形成プロ
セスをその工程順にしたがって示す模式的断面図であ
り、（ａ）はＳｉ基板上にフィールド酸化膜、ゲート酸
化膜、第１のポリシリコン層、レジスト・マスクを形成
した状態、（ｂ）は第１のポリシリコン層を選択的にエ
ッチングし、レジスト・マスクを除去した状態、（ｃ）
は第１のポリシリコン層をマスクとしてゲート酸化膜を
エッチングした状態、（ｄ）はＷ−ポリサイド膜とレジ
スト・マスクを形成した状態をそれぞれ表す。
セスをその工程順にしたがって示す模式的断面図であ
り、（ａ）はＳｉ基板上にフィールド酸化膜、ゲート酸
化膜、第１のポリシリコン層、レジスト・マスクを形成
した状態、（ｂ）は第１のポリシリコン層を選択的にエ
ッチングし、レジスト・マスクを除去した状態、（ｃ）
は第１のポリシリコン層をマスクとしてゲート酸化膜を
エッチングした状態、（ｄ）はＷ−ポリサイド膜とレジ
スト・マスクを形成した状態をそれぞれ表す。
【図２】図１のＷ−ポリサイド膜をエッチングし、第１
のゲート電極と第２のゲート電極を形成した状態を示す
模式的断面図である。
のゲート電極と第２のゲート電極を形成した状態を示す
模式的断面図である。
【図３】本発明を適用したＷ−ポリサイド膜のエッチン
グにおけるウェハ処理枚数とエッチング特性の変化との
相関を表すグラフである。
グにおけるウェハ処理枚数とエッチング特性の変化との
相関を表すグラフである。
【図４】従来の埋め込みコンタクト形成プロセスにおけ
る問題点を説明するための模式的断面図である。
る問題点を説明するための模式的断面図である。
【図５】従来のＷ−ポリサイド膜のエッチングにおける
ウェハ処理枚数とエッチング特性の変化との相関を表す
グラフである。
ウェハ処理枚数とエッチング特性の変化との相関を表す
グラフである。
１ ・・・Ｓｉ基板 ３ ・・・ゲート酸化膜 ４ ・・・第１のポリシリコン層 ７ ・・・第２のポリシリコン層 ８ ・・・ＷＳｉx 層 １０・・・（第１のゲート電極Ｇ1 の）エッジ １１・・・埋め込みコンタクト領域 １２・・・溝部 Ｇ1 ・・・第１のゲート電極 Ｇ2 ・・・第２のゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｔ 7376−4Ｍ 21/768 27/10 ３７１ 7210−4Ｍ
Claims (3)
- 【請求項１】 有磁場マイクロ波プラズマ・エッチング
装置を用いて基板上のシリコン系材料層をエッチングす
るドライエッチング方法において、 前記エッチングを前記シリコン系材料層を実質的にその
層厚分だけエッチングするジャストエッチング工程とそ
の残余部をエッチングするオーバーエッチング工程とに
分けて行い、 少なくとも前記オーバーエッチング工程ではＣｌ2 ／Ｃ
Ｈ2 Ｆ2 ／ＳＦ6 混合ガスをエッチング・ガスとして用
い、前記基板に周波数２ＭＨｚ、パワー５〜１０ＷのＲ
Ｆバイアスを印加しながらエッチングを行うことを特徴
とするドライエッチング方法。 - 【請求項２】 前記シリコン系材料層がタングステン−
ポリサイド膜であることを特徴とする請求項１記載のド
ライエッチング方法。 - 【請求項３】 前記エッチングにより、前記基板内に形
成された拡散層に直接接触するごとく前記シリコン系材
料層からなる配線パターンが形成されることを特徴とす
る請求項１または請求項２に記載のドライエッチング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216769A JPH0774148A (ja) | 1993-08-31 | 1993-08-31 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216769A JPH0774148A (ja) | 1993-08-31 | 1993-08-31 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774148A true JPH0774148A (ja) | 1995-03-17 |
Family
ID=16693619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5216769A Pending JPH0774148A (ja) | 1993-08-31 | 1993-08-31 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111677A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US8907493B2 (en) | 2012-08-21 | 2014-12-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1993
- 1993-08-31 JP JP5216769A patent/JPH0774148A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111677A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US8907493B2 (en) | 2012-08-21 | 2014-12-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172411B1 (en) | Self-aligned contact structures using high selectivity etching | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5514621A (en) | Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US6103631A (en) | Method of manufacturing semiconductor device | |
| KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| EP0706206A2 (en) | Method for etching silicon nitride | |
| JP5058406B2 (ja) | 半導体装置の製造方法 | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| JPH10189727A (ja) | 半導体装置の製造方法 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
| JP3305270B2 (ja) | 半導体装置の製造方法 | |
| JP3380172B2 (ja) | 半導体装置の製造方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPH1167890A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR100272182B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 | |
| JP3033128B2 (ja) | ドライエッチング方法 | |
| KR100552806B1 (ko) | 박막 커패시터 제조 방법 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020205 |