JP3033128B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3033128B2
JP3033128B2 JP2133978A JP13397890A JP3033128B2 JP 3033128 B2 JP3033128 B2 JP 3033128B2 JP 2133978 A JP2133978 A JP 2133978A JP 13397890 A JP13397890 A JP 13397890A JP 3033128 B2 JP3033128 B2 JP 3033128B2
Authority
JP
Japan
Prior art keywords
etching
etched
region
area
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2133978A
Other languages
English (en)
Other versions
JPH0429316A (ja
Inventor
哲也 辰巳
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15117526&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3033128(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2133978A priority Critical patent/JP3033128B2/ja
Priority to KR1019910008221A priority patent/KR100201448B1/ko
Publication of JPH0429316A publication Critical patent/JPH0429316A/ja
Application granted granted Critical
Publication of JP3033128B2 publication Critical patent/JP3033128B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造分野等において行われるシ
リコン系材料層のドライエッチング方法に関し、特にい
わゆるマイクロローディング効果を抑制しながら異方性
エッチングを行う方法に関する。
〔発明の概要〕
本発明は、シリコン系材料層上の面積の異なる被エッ
チング領域をエッチングすることにより該シリコン系材
料層に所定のパターンを形成するドライエッチング方法
において、相対的に広い面積を有する被エッチング領域
においてエッチング反応生成物及び/又は副反応生成物
の堆積とエッチングとを効果的に競合させることによ
り、広い被エッチングにおけるエッチング速度を低下さ
せて狭い被エッチング領域におけるそれに近づけて相対
的に低下させていわゆるマイクロローディング効果を抑
制する。
〔従来の技術〕
半導体装置のデザイン・ルールがサブミクロン・レベ
ル、さらにはクォーターミクロン・レベルと高度に微細
化されるに伴い、一層の高加工精度が要求される。この
ような高加工精度が要求されると、被エッチング材料層
を所定の形状にパターニングする際に、エッチング速度
が被エッチング領域の面積の大小に依存して変化する現
象であるマイクロローディング効果等が問題となる。
例えば、第1図(A)に示すように、単結晶シリコン
等からなる半導体基板1上に例えば酸化シリコンからな
る絶縁酸化膜2、ポリサイド膜5の下層に相当しn型不
純物がドープされた多結晶シリコン層3、ポリサイド膜
5の上層に相当する高融点金属シリサイド層4が順次積
層されてなる基体において、予めフォトリソグラフィに
より所定のパターンに形成されたフォトレジスト層6を
マスクとしてポリサイド膜5をエッチングする。この基
体上には、フォトレジスト6が比較的密に形成されエッ
チングされる面積が相対的に狭い領域Iと、フォトレジ
スト層6が比較的疎に形成されエッチングされる面積が
相対的に広い領域IIが形成される。すなわち、上記領域
I及び領域IIにおいては、それぞれ開口幅の小さい第1
の開口部7aの内部と開口幅の大きい第2の開口部7bの内
部がそれぞれ被エッチング領域となる。
ここで、パターン幅がサブミクロン・レベルあるいは
それ以上に微細化されている場合には、二つの領域I,II
におけるエッチング速度は等しくならない。例えば、第
1図(B)に示されるように、領域IIの第2の開口部7b
内において過不足なくポリサイド膜5がエッチング除去
された時点では、領域Iの第1の開口部7a内にはまだ若
干の多結晶シリコン層3が残存している。これは、第1
の開口部7aの開口幅が小さいために、基体面に対して斜
め方向に運動するエッチング種の入射確率が低くなり、
領域Iにおけるエッチング速度が低下するからである。
いずれの開口部7a,7bの底部においても多結晶シリコ
ン層3を完全に除去しようとするならば、オーバーエッ
チングが必要となる。例えば、上述のようなプロセスが
ポリサイド・ゲート電極の形成に適用される場合、ゲー
ト酸化膜に相当する上記絶縁酸化膜2は、100Åあるい
はそれ以下に薄膜化されているので、損傷を防止する意
味からもオーバーエッチングは望ましくない。
そこで、本発明は、上述のようなマイクロローディン
グ効果の影響を抑制できるシリコン系材料層のドライエ
ッチング方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明者らは、上述の目的を達成するために鋭意検討
を行ったところ、マイクロローディング効果を抑制する
ためには、相対的に広い面積を有する被エッチング領域
におけるエッチング速度を低下させて相対的に狭い面積
を有する被エッチング領域におけるそれに近づければよ
いこと、またかかるエッチング速度の低下はエッチング
反応生成物及び/又は副反応生成物を利用することによ
り可能となることを見出した。
本発明は、上述の知見にもとづいて提案されるもので
あり、シリコン系材料層上の面積の異なる被エッチング
領域をエッチングすることにより該シリコン系材料層に
所定のパターンを形成するドライエッチング方法におい
て、少なくともHBrとフッ素系ガスとN2ガスを含むエッ
チングガスにより、相対的に広い面積を有する被エッチ
ング領域において相対的に狭い面積を有する被エッチン
グ領域におけるよりも多い量のエッチング反応生成物及
び/又は副反応生成物を堆積させながら異方性エッチン
グを行うことで、上記相対的に広い面積を有する被エッ
チング領域のエッチング速度を低下させ、上記相対的に
狭い面積を有する被エッチング領域のエッチング速度に
近づけるようにしたものである。
〔作用〕
高度に微細化されたデザイン・ルールのもとでは、エ
ッチング種の入射確率が被エッチング領域の面積の大小
に依存するようになる。このような場合、エッチング種
が大量に入射し得る広い被エッチング領域では、エッチ
ング種が少量しか入射できない狭い被エッチング領域に
比べて生成するエッチング反応生成物及び/又は副反応
生成物が、絶対量ではもちろん、単位面積当たりの堆積
量でも多くなる。
ここで、本発明で言うエッチング反応生成物とはエッ
チング種とシリコン系材料あるいはレジスト材料との反
応により生成する化合物を指し、副反応生成物とはこの
化合物がさらにエッチングガス中に存在する上記エッチ
ング種以外の成分と反応して生成する化合物を指す。
被エッチング領域にこれらの生成物が堆積物となって
存在していると、エッチング種がこれらの堆積物の除去
にも消費されるため、堆積量に応じたエッチング速度の
低下が起こる。すなわち、相対的に面積が広く堆積物も
多い被エッチング領域ほど、そこにおけるエッチング速
度は低下することになる。したがって、エッチング速度
が基体の全体にわたって平均化され、マイクロローディ
ング効果が抑制される。
〔実施例〕
以下、本発明の好適な実施例について図面を参照しな
がら説明する。
本実施例は、本発明をポリサイド膜のエッチングに適
用した例であり、前述の第1図(A)、第1図(B)及
び第2図を参照して説明する。
使用した基体は、前述の第1図(A)に示すとおりの
ものである。ここで、高融点金属シリサイド層4の材料
としては、タングステン・シリサイド層を使用する。ま
た、領域Iではライン・アンド・スペース、すなわち各
フォトレジスト層6のパターン幅と第1の開口部7aの開
口幅をいずれも0.6μmとし、領域IIでは第2の開口部7
bの開口幅を3μmとした。
次に、第1図(A)に示される基体を高周波バイアス
印加型ECR(電子サイクロトロン共鳴)プラズマエッチ
ング装置にセットし、SF6流量20SCCM、HBr流量30SCCM、
N2流量30SCCM、ガス圧5mTorr、マイクロ波電流250mA、R
Fバイアス・パワー100Wの条件でフォトレジスト層6を
マスクとするポリサイド膜5のエッチングを行う。この
結果、第1図(B)に示されるように、いずれの領域I,
IIにおいても良好な異方性形状が達成されながらエッチ
ングが進行した。ここで、領域IIにおいて過不足なくポ
リサイド膜5が除去された時点では、領域Iにおいて多
結晶シリコン層3が残存部3aとして若干残っていた。上
記領域IIにおけるエッチング速度を1とすると、残存部
3aの膜厚から算出した領域Iにおけるエッチング速度は
0.83となり、従来のポリサイド膜のエッチング技術より
はかなり効果的にマイクロローディング効果の抑制が可
能となる。
ところで、上述の3成分系のエッチング・ガスは、本
願出願人が先に特願平2−10489号明細書においてポリ
サイド膜のドライエッチング用に提案したHBrとフッ素
系ガスとを含む混合ガスを基本としており、これにN2
添加されてなるものである。
HBrは、Brラジカルの発生源である。このBrラジカル
は、ラジカル半径が大きく容易に被エッチング材料(上
述の実施例ではポリサイド膜)の結晶格子内若しくは結
晶粒界内に侵入しないため、自発的なエッチング反応を
起こすことは困難であるが、イオン衝撃を伴った場合に
エッチング反応を起こすことができる。したがって、高
異方性の達成には有利なエッチング種である。一方、フ
ッ素系ガス(上述の実施例ではSF6)は、反応性の高い
フッ素ラジカルの供給源であり、Brラジカルの低反応性
をカバーして実用的なエッチング速度を確保する役目を
果たす。これらHBrとフッ素系ガスとを含む混合ガスに
よれば、Brによりフォトレジスト層がスパッタリングさ
れて形成される炭素系ポリマーや、ポリサイド膜のエッ
チングにより生成するSiBrx等がエッチング反応生成物
として堆積し、この堆積物が側壁保護の役目を果たして
異方性エッチングが達成される。これらの堆積物は上記
フッ素系ガスから生ずるフッ素ラジカルにより一部除去
されてしまうので、エッチング面積の広い領域IIにおい
て有効にエッチング速度を低下させるに十分な量には堆
積せず、その結果マイクロローディング効果が顕著に現
れてしまう。本実施例ではエッチング・ガスにN2が含ま
れており、これが例えば上記SiBrxとさらに反応してSix
NyやSixBryNz等の副反応生成物を堆積させる。
本発明では、第2図に示されるように、これらのエッ
チング反応生成物及び副反応生成物等を含む複雑な組成
を有する堆積物8が被エッチング領域に堆積する。堆積
物8は、エッチング面積の狭い領域Iにおけるよりもエ
ッチング面積の広い領域IIにおいて、絶対量はもちろん
のこと、単位面積当たりでも多く形成される。この堆積
物8は、両開口部7a,7bの側壁保護を行って形状異方性
の向上に寄与に、さらに、領域IIにおいてはその堆積反
応とスパッタリング除去とが競合することにより、効果
的にエッチング速度を低下させる役目を果たす。したが
って、エッチング面積の広い領域におけるほどエッチン
グ速度が低下して、狭い領域におけるそれに近づく。そ
の結果、ウェハ面内におけるエッチング速度の分布が減
少し、マイクロローディング効果が抑制される。
ところで、前述の機構から、副反応生成物の生成量
は、N2の添加量により調節可能である。このことを確認
するために、エッチング・ガス中にN2を添加せず、SF6
流量を30SCCM、HBr流量を20SCCMとした他は前述と同じ
条件にてポリサイド膜のエッチングを行った。結果は、
領域IIにおけるエッチング速度を1とした場合、領域I
におけるエッチング速度は0.71となり、明らかに前述の
実施例よりはマイクロローディング効果が顕著に現れて
いた。これは、N2の作用による副反応生成物が存在しな
いために両方の領域I,IIにおける堆積物の量が総じて少
なく、領域IIにおいて選択的にエッチング速度を低下さ
せるには至らなかったためである。
なお、本発明は上述の実施例に限定されるものではな
く、本発明の趣旨を逸脱しない範囲で各種の変更が可能
である。
まず、被エッチング層はシリコン系材料層であれば上
述のようなポリサイド膜に限られるものではなく、例え
ば単結晶シリコン層、多結晶シリコン層、金属シリサイ
ド層等であってもよい。
また、上述のSF6に替えてNF3、ClF3、F2、HF等を使用
し、これをHBr及びN2と混合したエッチング・ガスを使
用してもよい。
さらに、エッチングガスにはスパッタリング効果、希
釈効果及び冷却効果を期待する意味でアルゴン、ヘリウ
ム等の希ガスを適宜混合してもよい。
〔発明の効果〕
以上の説明からも明らかなように、本発明方法を用い
ることにより、相対的に広い面積を有する被エッチング
領域に、相対的に狭い面積を有する被エッチング領域よ
りも多い量のエッチング反応生成物及び/又は副反応生
成物を堆積させながら異方性エッチングを行い、相対的
に広い面積を有する被エッチング領域のエッチング速度
を低下させ、相対的に狭い面積を有する被エッチング領
域のエッチング速度に近づけることができるので、微細
なパターンをエッチングする場合にもマイクロローディ
ング効果の影響を抑制しながら高異方性加工を行うこと
ができる。さらに、過度のオーバーエッチングが不要と
なり、下地の損傷も防止することができる。
したがって、本発明方法を採用することにより高集積
度及び高信頼性を有する半導体装置を製造することがで
きる。
【図面の簡単な説明】
第1図(A)及び第1図(B)はポリサイド膜のドライ
エッチング方法の一例をその工程順にしたがって示す概
略断面図であり、第1図(A)は絶縁酸化膜、ポリサイ
ド膜、フォトレジスト層の形成工程を示し、第1図
(B)はポリサイド膜のエッチング工程を示す。 第2図は本発明を適用したポリサイド膜のドライエッチ
ングの機構を説明する概略断面図である。 1……半導体基板、2……絶縁酸化膜、3……多結晶シ
リコン層、3a……残存部、4……高融点金属シリサイド
層、5……ポリサイド膜、6……フォトレジスト層、7a
……第1の開口部、7b……第2の開口部、8……堆積
物。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン系材料層上の面積の異なる被エッ
    チング領域をエッチングすることにより該シリコン系材
    料層に所定のパターンを形成するドライエッチング方法
    において、 少なくとHBrとフッ素系ガスとN2ガスを含むエッチング
    ガスにより、相対的に広い面積を有する被エッチング領
    域において相対的に狭い面積を有する被エッチング領域
    におけるよりも多い量のエッチング反応生成物及び/又
    は副反応生成物を堆積させながら異方性エッチングを行
    うことで、上記相対的に広い面積を有する被エッチング
    領域のエッチング速度を低下させ、上記相対的に狭い面
    積を有する被エッチング領域のエッチング速度に近づけ
    ることを特徴とするドライエッチング方法。
JP2133978A 1990-05-25 1990-05-25 ドライエッチング方法 Expired - Lifetime JP3033128B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2133978A JP3033128B2 (ja) 1990-05-25 1990-05-25 ドライエッチング方法
KR1019910008221A KR100201448B1 (ko) 1990-05-25 1991-05-22 드라이에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133978A JP3033128B2 (ja) 1990-05-25 1990-05-25 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0429316A JPH0429316A (ja) 1992-01-31
JP3033128B2 true JP3033128B2 (ja) 2000-04-17

Family

ID=15117526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133978A Expired - Lifetime JP3033128B2 (ja) 1990-05-25 1990-05-25 ドライエッチング方法

Country Status (2)

Country Link
JP (1) JP3033128B2 (ja)
KR (1) KR100201448B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2907314B2 (ja) * 1993-12-30 1999-06-21 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100201448B1 (ko) 1999-06-15
JPH0429316A (ja) 1992-01-31

Similar Documents

Publication Publication Date Title
US5698072A (en) Dry etching method
EP0439101B1 (en) Dry etching method
JPH1092798A (ja) 単結晶シリコンのエッチング方法
JP2964605B2 (ja) ドライエッチング方法
JP3220992B2 (ja) ドライエッチング方法
US5994234A (en) Method for dry-etching a polycide film
EP0473344B1 (en) Process for etching a conductive bi-layer structure
US6103631A (en) Method of manufacturing semiconductor device
US5685950A (en) Dry etching method
JP3028312B2 (ja) 半導体素子の多層膜の乾式エッチング方法
JP3319003B2 (ja) ゲート絶縁膜上のゲート電極材料のドライエッチング方法
JP2822952B2 (ja) 半導体装置の製造方法
JP3033128B2 (ja) ドライエッチング方法
JP2591209B2 (ja) ドライエッチング方法
JP3108929B2 (ja) ドライエッチング方法
JP3348542B2 (ja) シリコン系材料層のパターニング方法
JP3353462B2 (ja) ドライエッチング方法
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
JP2824584B2 (ja) ドライエツチング方法
JP2998164B2 (ja) 半導体装置の製造方法
JP4641573B2 (ja) ドライエッチング方法
JP3472397B2 (ja) ドライエッチング方法
JPH08274077A (ja) プラズマエッチング方法
JP3445141B2 (ja) アルミニウム合金配線の形成方法
JP3143949B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11