KR100201448B1 - 드라이에칭방법 - Google Patents
드라이에칭방법 Download PDFInfo
- Publication number
- KR100201448B1 KR100201448B1 KR1019910008221A KR910008221A KR100201448B1 KR 100201448 B1 KR100201448 B1 KR 100201448B1 KR 1019910008221 A KR1019910008221 A KR 1019910008221A KR 910008221 A KR910008221 A KR 910008221A KR 100201448 B1 KR100201448 B1 KR 100201448B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- area
- reaction product
- silicon
- region
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본원 발명은 실리콘계 재료층상의 면적이 상이한 피에칭영역을 에칭함으로써 이 실리콘계 재료층에 소정의 패턴을 형성하는 드라이 에칭방법에 있어서, 상대적으로 넓은 면적을 가진 피에칭영역에 있어서 에칭반응생성물 및/또는 부반응생성물의 퇴적과 에칭을 효과적으로 경합시킴으로써, 넓은 피에칭에 있어서의 그것에 접근시켜 상대적으로 저하시켜서, 이른바 마이크로로딩효과를 억제하려고 하는 것이다.
Description
제1도(a) 및 제1도(b)는 폴리사이드막의 드라이에칭방법의 일예를 그 공정순에 따라 설명하는 개략 단면도이며,
제1도(a)는 절연산화막, 폴리사이드막, 포토레지스트층의 형성공정.
제1도(b)는 폴리사이드막의 에칭공정을 각각 나타낸 도면.
제2도는 본원 발명을 적용한 폴리사이드막의 드라이에칭의 기구를 설명하는 개략 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 절연산화막
3 : 다결정 실리콘층 3a : 잔존부
4 : 고융점 금속실리사이드층 5 : 폴리사이드막
6 : 포토레지스트층 7a : 제1의 개구부
7b : 제2의 개구부 8 : 퇴적물
본원 발명은 반도체장치의 제조분야등에 있어서 행해지는 실리콘계 재료층의 드라이에칭방법에 관한 것이며, 특히 이른바 마이크로로딩효과를 억제하면서 이방성(異方性)에칭을 행하는 방법에 관한 것이다.
본원 발명은 실리콘계 재료층상의 면적인 상이한 피에칭영역을 에칭함으로써 이 실리콘계 재료층에 소정의 패턴을 형성하는 드라이에칭방법에 있어서, 상대적으로 넓은 면적을 가지 피에칭영역에 있어서 에칭반응생성물 및/또는 부반응생성물의 퇴적과 에칭을 효과적으로 경합(競合)시킴으로써, 넓은 피에칭에 있어서의 에칭속도를 저하시켜서 좁은 피에칭영역에 있어서의 그것에 근접시켜 상대적으로 저하시켜서, 이른바 마이크로로딩효과를 억제하려고 하는 것이다.
반도체장치의 디자인 룰이 서브미크론레벨, 나아가서는 쿼터미크론레벨로 고도로 미세화됨에 따라서, 각종 가공기술에 대한 요구도 한층 엄격성이 증대되도 있다. 이러한 상황하에서는 종래의 디자인룰에서는 문제가 되지 않던 현상도 고가공정밀도를 달성하기 위한 장해가 되고, 종래의 가공기술의 적용이 곤란해지는 경우가 발생한다.
마이크로로딩효과도 그 하나이다. 이것은 피에칭재료층을 소정의 형상으로 패터닝할 때에, 에칭속도가 피에칭영역의 면적의 대소에 의존하여 변화하는 현상이다.
예를들면 제1도(a)에 도시한 바와 같이, 단결정 실리콘등으로 이루어지는 반도체기판(1)상에 예를들면 산화실리콘으로 이루어진 절연산화막(2), 폴리사이드막(5)의 하층에 상당하며, n형 불순물이 도프(dope)된 다결정 실리콘층(3), 폴리사이드막(5)의 상층에 상당하는 고융점금속실시사이드층(4)이 순차 적층되어 이루어지는 기체(基體)에 있어서, 미리 포토리소그래피에 의해 소정의 패턴으로 형성된 포토레지스트층(6)을 마스크로 하여 상기 폴리사이드막(5)을 마스크로 하여 상기 폴리사이드막(5)을 에칭하는 경우를 고려한다. 이 기체상에는 상기 포토레지스트층(6)이 비교적 밀실하게 형성되어 에칭되는 면적이 상대적으로 좁은 영역 Ⅰ과, 이 포토레지스트층(6)이 비교적 넓게 형성되어 에칭되는 면적이 상대적으로 넓은 영역 Ⅱ이 형성되어 있다. 즉, 상기 영역 Ⅰ 및 영역 Ⅱ에 있어서는 각각 개구폭이 작은 제1의 개구부(7a)의 내부와 개구폭이 큰 제2의 개구부(7b)의 내부가 각각 각 피에칭영역이 된다.
여기서, 패턴폭이 서브미크론레벨 또는 그 이상으로 미세화되어 있는 경우에는 2개의 영역 Ⅰ, Ⅱ에 있어서의 에칭속도는 같아지지 않는다. 예를들면 제1도(b)에 도시한 바와 같이, 영역 Ⅱ의 제2의 개구부(7b)내에 있어서 과부족없이 폴리사이드막(5)이 에칭제거된 시점에서는 영역 Ⅰ의 제1의 개구부(7a)내에는 아직 약간의 다결정 실리콘층(3)이 잔존하고 있다. 이것은 제1의 개구부(7a)의 개구폭이 작기 때문에, 기체면에 대해 경사방향으로 운동하는 에칭종(種)의 입사확률이 낮아지고, 영역 Ⅰ에 있어서의 에칭속도가 저하하기 때문이다.
어느 개구부(7a), (7b)의 저부에 있어서나 다결정 실리콘층(3)을 완전히 제거하려고 한다면, 오버에칭이 필요하게 된다. 그러나, 예를 들면 상술한 바와 같이 프로세스가 폴리사이드·게이트전극의 형성에 적용되는 경우, 게이트산화막에 상당하는 상기 절연산화막(2)은 근년의 디자인룰에서는 100Å 또는 그 이하로 박막화되어 있으므로, 손상을 방지하는 뜻에서도 오버에칭은 그다지 바람직하지 못하다. 부득이 행하는 경우에도, 될 수 있는 한 적게 행하고 싶은 것이다. 이를 위해서는 마이크로로딩효과의 영향을 억제한 드라이에칭방법의 개발이 필수적이다.
그래서, 본원 발명은 상술한 바와 같이 마이크로로딩효과의 영향을 억제할 수 있는 실리콘계 재료층의 드라이에칭방법을 제공하는 것을 목적으로 한다.
본원 발명자들은 상술한 목적을 달성하기 위해 예의 검토한 바, 마이크로로딩효과를 억제하기 위해서는 상대적을 넓은 면적을 가진 피에칭영역에 있어서의 에칭속도를 저하시켜서 상대적으로 좁은 면적을 가진 피에칭영역에 있어서의 그것에 근접시키면 된다는 것, 또 그러한 에칭속도의 저하는 에칭반응생성물 및/또는 부반응생성물을 이용함으로써 가능하다는 것을 발견하였다.
본원 발명의 드라이에칭방법은 상술한 지견(知見)에 의거하여 제안된 것이며, 실리콘계 재료층상의 면적이 상이한 피에칭영역을 에칭함으로써 이 실리콘계 재료층에 소정의 패턴을 형성하는 드라이에칭방법에 있어, 상대적으로 넓은 면적을 가진 피에칭영역에 있어서 상대적으로 좁은 면적을 가진피에칭영역에 있어서 보다 많은 양의 에칭 반응생성물 및/또는 부반응생성물을 퇴적시키면서 에칭을 행하는 것을 특징으로 하는 것이다.
고도로 미세화된 디자인룰하에서는 에칭종의 입사확률이 피에칭영역의 면적의 대소에 의존하게 된다. 이와 같은 경우, 에칭종이 대량으로 입사할 수 있는 넓은 피에칭영역에서는 에칭종이 소량밖에 입사되지 않는 좁은 피에칭영역에 비해 생성되는 에칭반응생성물 및/또는 부반응생성물이 절대량에서는 물론 단위면적당의 퇴적량에서도 많아진다.
여기서, 본원 발명에서 말하는 에칭반응생성물이란 것은 에칭종과 실리콘계 재료 또는 레지스트재료와의 반응에 의해 생성되는 화합물을 가리키며, 부반응생성물이라는 것은 이 화합물이 다시 에칭가스 중에 존재하는 상기 에칭종이외의 성분과 반응하여 생성되는 화합물을 가리킨다.
피에칭영역에 이들 생성물이 퇴적물이 되어 존재하고 있으면, 에칭종이 이들 퇴적물의 제거에도 소비되기 대문에 퇴적량에 따른 에칭속도의 저하가 야기된다. 즉, 상대적으로 면적이 넓고 퇴적물도 많은 피에칭영역일수록, 거기에 있어서의 에칭속도는 저하하게 된다. 따라서, 에칭속도가 기체의 전체에 걸쳐서 평균화되어 마이크로로딩효과가 억제된다.
다음에, 본원 발명의 적합한 실시에에 대해 도면을 참조하면서 설명한다.
본 실시예는 본원 발명을 폴리사이드막의 에칭에 적용한 예이다. 설명에는 상술한 제1도(a)와 제1도(b) 및 제2도를 사용한다.
사용한 기체는 상술한 제1도(a)에 도시한 것과 같다. 여기서, 고융점 금속실리사이드층(4)의 재료로서는 텅스텐실리사이드층을 사용하였다. 또, 영역 Ⅰ에서는 라인 앤드 스페이스 즉 각 포토레지스트층(6)의 패턴폭과 제1의 개구부(7a)의 개구폭을 모두 0.6㎛로 하고, 영역 Ⅱ에서는 제2의 개구부(7b)의 개구폭을 3㎛로 하였다.
다음에, 상기 제1도(a)에 도시한 기체를 고주파 바이어스인가형 ECR(전자사이크로트론 공명)플라즈마 에칭장치에 세트하고, SF6유량 20 SCCM, HBr 유량 30 SCCM, N2유량 30SCCM, 가스압 5m Torr, 마이크로파전류 250mA, RF 바이어스파워 100W의 조건으로 상기 포토레지스트층(6)을 마스크로 하는 상기 폴리사이드막(5)의 에칭을 행하였다. 이 결과, 제1도(b)에 도시한 바와 같이, 영역 Ⅰ, Ⅱ 모두에 있어서 양호한 이방성형상이 달성되면서 에칭이 진행하였다. 여기서, 상기 영역 Ⅱ에 있어서 과부족 없이 폴리사이드막(5)이 제거된 시점에서는 상기 영역 Ⅰ에 있어서 다결정실리콘층(3)이 잔존부(3a)로서 약간 남아 있었다. 상기 영역 Ⅱ에 있어서의 에칭속도를 1로 하면, 상기 잔존부(3a)의 막두께로부터 산출한 영역 Ⅰ에 있어서의 에칭속도는 0.83이 되고, 종래의 폴리사이드막의 에칭기술보다도 상당히 효과적으로 마이크로로딩효과의 억제가 가능한다는 것을 알았다.
그런데, 상술한 3성분계의 에칭가스는 본원 출원인이 앞서 일본국 특원평2(1990)-10489호 명세서에 있어서 폴리사이드막의 드라이에칭용으로 제안한 HBr와 불소계 가스를 포함하는 혼합가스를 기본으로 하고 있으며, 이것에 N2가 첨가되어 이루어지는 것이다. 본 실시예에 있어서의 에칭기구는 대략 다음과 같이 생각된다.
HBr은 Br라디칼의 발생원이다. 이 Br라디칼은 라디칼의 반경이 크고 용이하게 피에칭재료(상술한 실시예에서는 폴리사이드막)의 결정격자내 또는 결정립계(結晶粒界)내에 침입하지 않기 때문에, 자발적인 에칭반응을 일으키는 것은 곤란하나, 이온충격을 수반한 경우에 에칭반응을 일으키는 것은 곤란하나, 이온충격을 수반한 경우에 에칭반응을 일으킬 수 있다. 따라서, 고이방성의 달성에는 유리한 에칭종이다. 한편, 불소계 가스(상술한 실시예에서는 SF6)는 반응성이 높은 불소라디칼의 공급원이며, 상기 Br라디칼의 저반응성을 커버하여 실용적인 에칭속도를 확보하는 임무를 수행한다. 이들 HBr와 불소계가스를 포함하는 혼합가스에 의하면 Br에 의해 포토레지스층이 스퍼터링되어서 형성되는 탄소계 폴리머나 폴리사이드막의 에칭에 의해 생성되는 SiBrx 등이 에칭반응 생성물로서 퇴적하고, 이 퇴적물이 측벽보호의 임무를 수행하여 이방성에칭이 달성된다. 그러나, 이들 퇴적물은 상기 불소계 가스에서 발생하는 불소라디칼에 의해 일부제거되므로, 에칭면적이 넓은 영역 Ⅱ에 있어서 유효하게 에칭속도를 저하시킴에 충분한 양으로는 퇴적하지 않고, 그 결과 마이크로로딩효과가 현저하게 나타난다. 그러나, 본 실시예에서는 에칭가스가 N2가 함유되어 있으며, 이것이 예를들면 상기 SiBrx와 다시 반응하여 SixNy 나 SixBryNz 등의 부반응생성물을 퇴적시킨다.
본원 발명에서는 제2도에 도시한 바와 같이, 이들 에칭반응생성물 및 부반응생성물등을 포함하는 복잡한 조성을 가진 퇴적물(8)이 피에칭영역에 퇴적한다. 단, 상기 퇴적물(8)은 에칭면적이 좁은 영역 Ⅰ에 있어서 보다 에칭면적이 넓은 영역 Ⅱ에 있어서, 절대량은 물론 단위면적당에서도 많이 형성된다. 이 퇴적물(8)은 양개구부(7a), (7b)의 측벽보호를 행하여 형성이방성의 향상에 기여하는 것은 물론이지만, 특히 영역 Ⅱ에 있어서는 그 퇴적반응과 스퍼터링제거가 경합함으로써 효과적으로 에칭속도를 저하시키는 임무를 수행한다. 따라서, 에칭면적에 넓은 영역에 있어서처럼 에칭속도가 저하하여, 좁은 영역에 있어서의 그것에 근접한다. 그 결과, 웨이퍼면내에 있어서의 에칭속도의 분포가 감소하고, 마이크로로딩효과가 억제되는 것이라고 생각된다.
그런데, 상술한 기구로부터 상기 부반응생성물의 생성량은 N2의 첨가량에 따라 조절가능하다고 예상된다. 이것을 확인하기 위해, 에칭가스중에 N2을 첨가하지 않고, SF6유량을 30SCCM, HBr 유량을 20SCCM로 한 외는 상술한 바와 같은 조건으로 폴리사이드막의 에칭을 행하였다. 결과는 영역 Ⅱ에 있어서의 에칭속도를 1로 한 경우, 영역 Ⅰ에 있어서의 에칭속도는 0.71이 되고, 명백히 상기 실시예보다 마이크로로딩효과가 현저히 나타나고 있었다. 이것은 N2의 작용에 의한 부반응생성물이 존재하지 않기 때문에 양쪽의 영역 Ⅰ, Ⅱ에 있어서의 퇴적물의 양이 모두 적고, 영역 Ⅱ에 있어서이 선택적으로 에칭속도를 저하시키는데 이르지 못했기 때문이다.
또, 본원 발명은 상술한 실시예에 한정되는 것이 아니며, 본원 발명의 취지를 일탈하지 않는 범위에서 각종 변경이 가능하다.
먼저, 피에칭층은 실리콘계 재료층이면 상술한 바와 같이 폴리사이드막에 한정되는 것이 아니며, 예를들면 단결정 실리콘층, 다결정 실리콘층, 금속실리사이드층 등이라도 된다.
또, 상술한 SF6대신에 NF3, ClF3, HF 등을 사용하고, 이것을 HBr 및 N2에 혼합한 에칭가스를 사용해도 된다.
또는, 02와 Cl2의 혼합가스계도 사용할 수 있다. 이 경우에는 반응생성물로서 퇴적하는 물질은 포토레지스트재료와 Cl의 반응에 의해 생성되는 CClx를 주체로 하는 것이 된다.
또한, 에칭가스에는 스퍼터링효과, 희석효과 및 냉각효과를 기대하는 의미에서 아르곤, 헬륨등의 희(希)가스를 적절히 혼합해도 된다.
이상의 설명헤서도 명백한 바와 같이, 본원 발명을 적용하면 미세한 패턴을 에칭하는 경우에도 마이크로로딩효과의 영향을 억제하면서 고이방성 가공을 행할 수 있다. 또한, 과도한 오버에칭이 필요없게 되므로, 소재의 손상도 방지된다. 본원 발명은 고집적도 및 고신뢰성을 가진 반도체장치의 제조등에 적합하다.
Claims (1)
- 실리콘계 재료층상의 면적이 상이한 피에칭영역을 에칭함으로써 이 실리콘계 재료층에 소정의 패턴을 형성하는 드라이에칭방법에 있어서, N2를 첨가시킨 에칭가스를 사용하여, 상대적으로 넓은 면적으로 가진 피에칭영역에 있어서 상대적으로 좁은 면적을 가진 피에칭영역에 있어서보다 많은 양의 에칭반응생성물 및/또는 부반응생성물을 퇴적시키면서 에칭을 행하는 것을 특징으로 하는 드라이에칭방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-133978 | 1990-05-25 | ||
JP2133978A JP3033128B2 (ja) | 1990-05-25 | 1990-05-25 | ドライエッチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100201448B1 true KR100201448B1 (ko) | 1999-06-15 |
Family
ID=15117526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910008221A KR100201448B1 (ko) | 1990-05-25 | 1991-05-22 | 드라이에칭방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3033128B2 (ko) |
KR (1) | KR100201448B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2907314B2 (ja) * | 1993-12-30 | 1999-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-05-25 JP JP2133978A patent/JP3033128B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-22 KR KR1019910008221A patent/KR100201448B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3033128B2 (ja) | 2000-04-17 |
JPH0429316A (ja) | 1992-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4784720A (en) | Trench etch process for a single-wafer RIE dry etch reactor | |
US5698072A (en) | Dry etching method | |
US5007982A (en) | Reactive ion etching of silicon with hydrogen bromide | |
US5024722A (en) | Process for fabricating conductors used for integrated circuit connections and the like | |
KR0181513B1 (ko) | 드라이 에칭 방법 | |
JP3220992B2 (ja) | ドライエッチング方法 | |
US5994234A (en) | Method for dry-etching a polycide film | |
JPH0786244A (ja) | ドライエッチング方法 | |
US5685950A (en) | Dry etching method | |
US6103631A (en) | Method of manufacturing semiconductor device | |
US5387312A (en) | High selective nitride etch | |
US5767017A (en) | Selective removal of vertical portions of a film | |
KR100489599B1 (ko) | 반도체 장치의 제조 방법 | |
KR100218772B1 (ko) | 드라이에칭방법 | |
JP5058406B2 (ja) | 半導体装置の製造方法 | |
KR100201448B1 (ko) | 드라이에칭방법 | |
US6544896B1 (en) | Method for enhancing etching of TiSix | |
US7091081B2 (en) | Method for patterning a semiconductor region | |
JP2591209B2 (ja) | ドライエッチング方法 | |
JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
US6139647A (en) | Selective removal of vertical portions of a film | |
JP2998164B2 (ja) | 半導体装置の製造方法 | |
JP3104298B2 (ja) | ドライエッチング方法 | |
JP3581770B2 (ja) | サイドウォールの形成方法 | |
KR100303357B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110307 Year of fee payment: 13 |
|
EXPY | Expiration of term |