KR100679375B1 - 마스킹 방법 - Google Patents

마스킹 방법 Download PDF

Info

Publication number
KR100679375B1
KR100679375B1 KR1020067002652A KR20067002652A KR100679375B1 KR 100679375 B1 KR100679375 B1 KR 100679375B1 KR 1020067002652 A KR1020067002652 A KR 1020067002652A KR 20067002652 A KR20067002652 A KR 20067002652A KR 100679375 B1 KR100679375 B1 KR 100679375B1
Authority
KR
South Korea
Prior art keywords
substrate
masking
boron
amorphous carbon
spacer
Prior art date
Application number
KR1020067002652A
Other languages
English (en)
Other versions
KR20060032648A (ko
Inventor
지핑 인
구르테지 에스. 산듀
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20060032648A publication Critical patent/KR20060032648A/ko
Application granted granted Critical
Publication of KR100679375B1 publication Critical patent/KR100679375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 마스킹 방법에 대한 것이다. 한가지 구현에서, 붕소 도핑된 비정질 탄소를 포함한 마스킹 물질이, 반도체 기판위에 형성된 특징부 위에 형성된다. 마스킹 물질은 0.5 원자 퍼센트 이상의 붕소로 이루어져 있다. 마스킹 물질은 특징부의 측벽 위에 붕소 도핑된 비정질 탄소를 포함하는 이방성-에칭 측벽 스페이서를 형성하기 위해 이방성으로 에칭된다. 그 다음에 붕소 도핑된 비정질 탄소를 포함한 스페이서를 마스크로 사용하면서 기판이 스페이서 인접 지역에서 처리된다. 스페이서에 인접한 기판이 처리된 후, 붕소 도핑된 비정질 탄소를 포함한 스페이서가 기판으로 부터 에칭된다. 그 밖의 다른 구현과 태양도 고려된다.

Description

마스킹 방법{MASKING METHODS}
본 발명은 집적 회로 제작에 있어 반도체 기판 마스킹 방법에 관한 것이다.
집적 회로는 통상적으로 실리콘 웨이퍼나 그 외 다른 반도성 물질 같은 반도체 기판 위에 만들어진다. 일반적으로 반도체,도체,절연체로 이루어진 다양한 물질들의 층은 집적 회로를 만들기 위해 사용된다. 예를 들면, 다양한 물질들은 다양한 공정을 사용해 도핑되고, 이온 임플랜팅되고, 증착되고, 에칭되고, 성장 등을 한다. 반도체 공정에 있어 각각의 전자 소자들의 크기를 줄여 더 작고 더 고밀도의 집적 회로를 만드는 것이 계속해서 이뤄나가야 할 과제이다.
포토리소그래피(photolithography)는 반도체 기판을 설계, 제작하는 기술 중 하나이다. 통상 상기 기술은 특정한 용매에 대한 용해도를 수정할 수 있게 처리되는 포토레지스트 레이어의 증착 과정을 포함한다. 예를 들면, 증착된 상태에서 노출되지 않은 부분 대 노출된 부분의 용매의 용해성을 바꾸기 위해 포토레지스트 레이어의 각 부분들은 마스크/레티클 과정을 거치면서 화학 에너지에 노출된다.
그 후에 포토레지스트의 타입에 따라 노출된 부분과 노출되지 않은 부분이 제거되어, 기판 위에 포토레지스트 패턴이 남게 된다. 에칭이나 이온 임플랜팅에 의해, 마스킹된 부분의 기판의 인접 영역들이 처리되어, 마스킹 물질에 인접한 기 판의 바람직한 처리를 도출할 수 있다.
예를 들면, 포토레지스트의 멀티플 레이어는 상기 마스킹/포토리소그래피 과정에서 사용된다. 더 나아가, 하나 이상의 레이어를 사용해 포토리소그래픽 마스킹과 포토리소그래픽 패터닝은 통합될 수 있다. 이러한 제작과정의 한가지 예는 포토레지스트 레이어나 다른 레이어의 증착 전에 기판 위에 보통 하드 마스크라 불리는 것을 형성하는 것이다. 그 다음 과정에서 포토레지스트의 패턴을 하드마스크에 이전하기 위해 하드마스크는 마스크 기능을 하는 포토레지스트를 이용해 에칭된다. 레지스트는 그 후에 즉시 제거될 수 있다. 상기 상술한 하드마스크는, 예를 들어 레지스트가 에칭과정에서 완전히 부식/에칭 되어 사라질 경우 레지스트 홀로 사용될 때보다 더 견고한 마스킹 패턴을 제공한다.
하드 마스크로 쓰이는 물질은 비정질 탄소이다. 하드마스크로 비정질 탄소를 사용해 산화물을 에칭할 때, 통상적으로 에칭 공정에서 산화물이 비정질 탄소에 비해 약 10배 빠르게 제거된다.
위에서 상술한 포토리소그래픽 과정에 추가적으로 다른 마스킹 방법이 있다. 예를 들면 전계 효과 트랜지스터는 통상적으로 반도성 물질의 채널영역 위에 수용된 전도성 게이트를 사용한다. 전기적으로 도핑된 소스/드레인 영역은 통상적으로 채널 영역의 양쪽 측부에 수용된다. 이때 게이트는 소스/드레인 영역 사이에서 상기 채널 영역 위에 위치하거나 아래에 위치한다. 예를 들어, 소스/드레인 영역 사이의 도핑 프로파일은 채널 영역에서 먼 곳보다 채널 영역 가까운 곳에서 그 농도는 작은 것이 바람직하다. 이러한 도펀트 프로파일을 제공하는 처리의 한 방법은 먼저 바람직한 반도체 기판의 채널 영역 위에 바람직한 전도성 게이트의 윤곽을 형성하는 것이다. 그 다음에 적절한 임플랜트 도즈의 전도도 향상 불순물이 기판의 반도성 물질로 투입된다. 이때, 게이트 구조물은 이러한 임플랜트가 채널 영역에 투입되지 못하게 한다. 그리고나서 게이트 위에 절연 측벽 스페이서를 형성하기 위해 절연층이 게이트 구조물들 위에 게이트 구조물에 부합하도록 증착되고 이방성으로 에칭된다. 이러한 측벽 스페이서는 게이트의 측벽을 보호하고 막 형성된 스페이서의 아랫부분에 임플랜트가 발생하는 것을 막아주는 마스크로서 효과적으로 기능한다. 따라서 측벽 스페이서는 요망하는 소스/드레인 영역의 윤곽이 완전하게 형성되도록 차후의 더 높은 도즈의 소스/드레인 임플랜트에 대한 마스크로 사용될 수 있다.
본 발명은 마스킹 방법을 포함한다. 한가지 태양에서, 붕소 도핑된 비정질 탄소를 포함하는 마스킹 물질은 반도체 기판 위에 생성된 특징부 위에 생성된다. 이 마스킹 물질은 0.5 원자 퍼센트 이상의 붕소를 포함한다. 마스킹 물질은 특징부의 측벽 위에 붕소 도핑된 비정질 탄소를 포함하는 이방성-에칭 측벽 스페이서를 형성하기 위해 이방성으로 에칭된다. 그 다음에는 붕소 도핑된 비정질 탄소를 포함하는 스페이서가 마스크로써 사용되면서 스페이서에 인접한 위치에서 기판이 처리된다. 스페이서에 인접한 기판을 처리한 후, 붕소 도핑된 비정질 탄소를 포함하는 스페이서가 기판으로부터 에칭된다.
다른 태양들과 구현들도 고려된다.
본 발명의 선호되는 실시예는 첨부한 도면을 참고하여 아래에 서술한다.
도 1은 본 발명의 태양에 따른 공정 과정에서의 반도체 웨이퍼 조각의 도식화된 단면도이다.
도 2는 도 1에서 묘사한 공정 과정의 다음 단계를 나타내는 반도체 웨이퍼 조각 도면이다.
도 3은 도 2에서 묘사한 공정 과정의 다음 단계를 나타내는 반도체 웨이퍼 조각 도면이다.
도 4는 도 3에서 도식된 공정 과정의 대안 예 및 추가 예를 도식한 도면이다.
도 5는 도 3에서 도식된 공정 과정의 또 다른 대안 예 및 추가 예를 도식한 도면이다.
도 6은 도 3에서 도식된 공정 과정의 또 다른 대안 예 및 추가 예를 도식한 도면이다.
도 7은 도 3에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
도 8은 도 7에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
도 9는 본 발명의 태양에 따른 또 다른 공정 과정에서의 반도체 웨이퍼 조각의 도식화된 단면도이다
도 10은 도 9에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
도 11은 도 10에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
도 12는 도 11에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
도 13은 본 발명의 태양에 따른 또 다른 공정 과정에서의 반도체 웨이퍼 조각의 도식화된 단면도이다.
도 14는 도 13에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
도 15는 도 14에서 도식된 공정 과정의 다음 단계를 나타내는 웨이퍼 조각 도면이다.
먼저 본 발명에 의한 일례의 마스킹 방법을 도1-8을 참조해 서술한다. 먼저 도1을 참조해보면, 반도체 기판 조각을 참조 번호 10으로 가리키기로 한다. 본원에서는, 용어 "반도체 기판"이나 용어 "반도성 기판"은 모든 반도체 물질 구성 요소를 뜻한다. 모든 반도체 물질 구성 요소는 반도체 회로판(단독이거나 여러 개가 모여있거나),반도체 물질 레이어들(단독이거나 여러 개가 모여있거나)을 포함한다(그러나 제한받지는 않음). 용어 "기판"은 모든 보조 구조물들을 정의한다. 모든 보조 구조물들은 위에서 구술한 반도성 기판을 포함한다(그러나 제한받지는 않음). 그리 고 본원에서는 용어"레이어"가 별도의 표시된 사항이 없다면 단층과 복층 모두를 의미한다.
구체적인 예를 들어보면, 기판(10)은 벌크 단결정 실리콘 기판(12)을 포함한다. 기판(12) 위에 특징부(14)가 형성된다. 모든 식별가능한 구조적 특징부들이, 현재 존재하든 아직 개발중이든 간에, 고려된다. 그 예에는 패턴화된 포토레지스트 레이어, 전계 효과 트랜지스터 게이트의 부분 혹은 전체, 또는 그외 다른 회로 구조물, 기판 내의 에칭된 영역 등이 포함된다. 예를 들어 도 1의 특징부(14)는 기판(12) 위에 형성된 패턴 물질의 형태로 도시된다. 특징부(14)는 기판(12)의 방향에 대해 수직인 측벽(16)을 갖는다. 붕소 도핑된 비정질 탄소를 포함하는 마스킹 물질(18)은 특징부(14)위에 형성된다. 상기 마스킹 물질은 0.5 원자 퍼센트 이상의 붕소을 포함한다. 바람직한 실시예는 약 1.0 원자 퍼센트 내지 약 16 원자 퍼센트 붕소를 포함하는 것이다. 대안으로는, 예를 들자면, 1.0 원자 퍼센트 붕소 내지 5.0 원자 퍼센트 붕소; 5.0 원자 퍼센트 붕소 내지 10.0 원자 퍼센트 붕소; 10.0 원자 퍼센트 붕소 내지 15.0 원자 퍼센트 붕소; 15.0 원자 퍼센트 붕소 내지 20.0 원자 퍼센트 붕소;그리고 20.0 원자 퍼센트 붕소 내지 75.0 원자 퍼센트 붕소; 가 있다.
또 하나의 실시예에서 특징부가 붕소로 도핑되지 않은 비정질 탄소를 포함할 수 있다. 본원에서의 "붕소로 도핑되지 않은"이란 붕소를 전혀 검출할 수 없는 상태를 의미한다. 특징부(14)의 바깥쪽 부분이 붕소로 도핑되지 않은 비정질탄소라면, 마스킹 물질(18)은 그 비정질 탄소 물질 위에 형성될 것이다.
붕소 도핑된 비정질 탄소 물질(18) 형성의 다른 바람직한 실시예는 CVD(chemical vapor deposition)에 의한 방법이다. CVD는 플라스마 CVD이어도 가능하다. 붕소 도핑은 CVD 과정 중에, 또는, CVD 과정 후에 발생할 수 있다. CVD의 바람직한 실시예는 C2H6, C2H4, C2H2, C3H6, C3H6 중 한가지 이상을 이용하는 것이다. 또 한가지 CVD의 바람직한 실시예는 B2H6, B4H10, BH3CO 중 한가지 이상을 이용하는 것이고 그것은 위치 변화없이 비정질 탄소에 올바르게 붕소 도핑할 수 있게 한다.
바람직한 CVD 툴은 예를 들자면, Applied Materials 사(Santa Clara, California)의 Applied Materials Centura Processor와 Producer Processor이다. 다음에서 상기 프로세서들을 사용한 물질(18)을 CVD하는 가장 바람직한 방법을 일례를 들어 서술하기로 한다. 일례의 공정 기체는 C3H6로서, 그 유량은 300sccm 내지 900sccm이며, 특히 600sccm을 구체적 유량으로 한다. 나머지 다른 기체들의 유량에 따라, 그리고 형성되어있는 붕소 도핑 비정질 탄소 레이어 내의 요구되는 붕소 밀도에 따라, 유량 100sccm에서 유량 2000sccm내에서 가장 적절한 유량으로 B2H6는 C3H6와 함께 공급될 수 있는 가장 바람직한 붕소 소스 기체이다. 다른 바람직한 캐리어 기체나 반응성 기체, 비반응성 기체들, 예를 들면 유량 0sccm 내지 유량 500sccm일 때의 He 또는 H2도 역시 활용될 수 있다. 바람직한 기판 온도는 400도씨 내지 650도씨이고, 바람직한 압력은 3Torr 내지 7Torr이다. 웨이퍼 표면으로부터 기체 분사 샤워헤드까지의 일례의 선호되는 간격은 190 mil 내지 240 mil 이다. 용량성으로 연결된 단일 전극 플라즈마 증착 툴에서 바람직한 공급 전력 범위 는 200mm 웨이퍼의 경우에 100Watt 내지 800Watt이다. 더 일례를 들자면 바람직한 넌-플라스마 CVD 매개변수는 약 500도씨 내지 800도씨의 온도에서, 50mTorr 내지 200mTorr의 압력에서, 50sccm 내지 1000sccm의 기체 C3H6, 100sccm 내지 2000sccm의 기체 B2H6를 포함하며, 이때 He나 H2가 포함될 수도 있다.
증착 과정 동안에 특징부의 스텝 위의 물질(18)의 증착 순응도에 영향을 주기 위해 도핑될 붕소의 양이 결정된다. 일반적으로, 붕소 밀도가 높을수록 스텝 커버리지가 좋다. 위의 변수들의 범위 내에서 예를 들자면, 체적 측정 유량 비율 0.4인, B2H6를 첨가한 C3H6는 수평 표면에 비해 약 26% 높은 수직 스텝의 커버리지를 제공하는 반면 유량비율 2.1인 B2H6를 첨가한 C3H6는 수평 표면에 비해 64% 높은 수직 스텝의 커버리지를 제공한다. 체적 측정 유량 비율이 0.4인 기체는 물질(18)에 3%의 붕소를 제공하고 반면에 유량 비율 2.1인 기체는 약 16%의 붕소를 제공한다. 전극 위의 RF 파워는 순응도에 특별한 영향을 끼치지 않도록 결정된다. 수평 표면에 대한 스텝 수직부의 커버리지 74%는 샤워헤드와 웨이퍼 표면 사이의 215 mil의 간격, 250 Watt의 전력, 그리고 유량 1250 sccm의 B2H6, 650 sccm C3H6, 기판 온도 550도씨, 챔버 압력 5 Torr의 조건으로 이뤄낼 수 있다. 높은 순응도가 경우에 따라 요구될 수도 있다.
도2를 참고하면, 특징부(14)의 측벽(16) 위에 붕소 도핑된 비정질 탄소를 포함하는 이방성-에칭 측벽 스페이서(20)를 효과적으로 형성하기 위해서 마스킹 물질(18)은 이방성으로 에칭된다. 예를 들면, 물질을 이방성으로 에칭하는 일례의 과 정에는 CF4와 유량 5 sccm 내지 20 sccm의 기체들, 유량 20 sccm 내지 60 sccm의 SO2, 유량 50 sccm 내지 120 sccm의 O2을 포함하는 다른 불화물의 조합을 사용하는 것이 포함된다. 일례의 기판 온도는 5도씨 내지 75도씨, 챔버 압력은 5 mTorr 내지 15 mTorr, 웨이퍼 직경이 200 mm일 때의 소스 플라스마 파워는 150 내지 250 Watt이고 바이어스 파워는 30 내지 100 Watt이다.
스페이서에 인접한 기판을 처리하는 동안 붕소 도핑된 비정질 탄소가 포함된 스페이서는 마스크로 사용된다. 예를 들어 마스크로서의 붕소 도핑된 비정질탄소가 포함된 스페이서를 사용해 기판를 처리하는 과정은 기판에 이온 임플랜팅, 기판을 에칭, 기판 위에 증착하는 과정들의 조합이다. 예를 들어 도 3은 확산 영역(22)를 만들기 위한 이온 임플랜팅의 일련의 과정을 도식한 것이다. 도 4는 기판에 대해 움푹 패인 부분(receess or trench)(24)을 만들기 위한 일련의 에칭 과정을 도식한 것이다. 도 5는 레이어(26)가 기판(12) 위에 증착되는 과정을 예를 들어 도식한 것이다. 이때 스페이서(20)로 덮여진 기판 물질(12) 바로 위에 레이어(26)을 증착하는데 있어, 붕소 도핑된 비정질 탄소를 포함한 스페이서(20)는 마스크의 역할을 한다. 도6은 기판 물질(12) 위에 레이어(28)을 증착하는 선택적 증착/처리 과정을 도식한 것이다. 이때 붕소 도핑된 비정질 탄소를 포함한 스페이서(20)는 레이어(28) 밑에서 기판 물질(12)을 마스킹한다. 예를 들어 상기 과정들은 실리콘 에피택시나 열처리나 그 밖의 다른 선택적 증착/형성 방법들로, 현재 존재하는 과정이든 아직 개발중인 과정이든 간에, 이뤄져 있다.
위에서 언급한 기판 처리가 끝나면, 붕소 도핑된 비정질 탄소를 포함한 스페 이서는 기판으로부터 에칭된다. 도 7은 도 3에서 도식한 과정 다음에 오는 일련의 에칭 과정을 도식한 것이다. 붕소 도핑된 비정질 탄소를 포함한 스페이서를 에칭하는 바람직한 처리 방법 중 하나는 O2가 포함된 플라스마를 사용하는 것이다. 예를 들자면 가장 바람직한 O2 애싱 플라즈마 챔버(ashing plasma chamber)는 기판 온도 300도씨 내지 650도씨, 기판과 샤워헤드 사이 공간 400mil 내지 800mil, 압력 4Torr 내지 9Torr, O2 유량 1000sccm 내지 2500sccm, 플라스마 파워 범위 200watts 내지 1000watts인 조건을 갖는다. 이러한 조건 하에서 공정을 하게 되면 등방성의 1500 옹스트롬 두께의, 0.5% 내지 1.0%의 붕소로 구성된, 붕소 도핑 비정질 탄소로 구성된 스페이서 막을 약 75초 만에 반드시 얻을 수 있다.
상술한 공정에 관련해보면, 붕소 도핑 농도는 스텝 커버리지와 O2만 사용한 등방성 플라스마 에칭의 용이성을 같이 제공하지 못한다는 것을 알 수 있다. 붕소 농도가 진할수록 스텝 커버리지는 높아지지만, O2만 사용해서 기판으로부터 물질을 플라스마 에칭 하는 것은 더 어려워진다. 붕소 도핑 농도가 10 원자 퍼센트를 초과함에 따라, 상술한 조건들에서의 O2만 사용하는 플라스마 에칭을 할 때 달갑지 않게도 스텝 커버리지가 낮아지거나 속도가 느려질 수 있다. 예를 들어, CF4를 포함한 에칭 기체는 비정질 탄소를 포함한 스페이서를 에칭하는데, 도핑되는 붕소의 양에 독립적이다.
기판으로부터 희생 스페이서를 에칭할 때 O2가 포함된 플라스마를 사용하면 실리콘다이옥사이드(silicon dioxide), 실리콘나이트라이드(silicon nitride), 단결정실리콘(monocrystalline silicon) , 다결정실리콘(polycrystalline silicon) 중 어떤 기체도 선택할 수 있다는 특별한 장점이 있다. 이렇게 기체를 선택할 시 붕소 도핑된 비정질 탄소 대 실리콘다이옥사이드(silicon dioxide), 실리콘나이트라이드(silicon nitride), 단결정실리콘(monocrystalline silicon) , 다결정실리콘(polycrystalline silicon) 중 일부 기체의 에칭 비율을 2:1로 한다.
따라서 기판의 붕소 도핑된 비정질 탄소가 포함된 희생 스페이서를 기판으로부터 에칭하는 과정 전이나 에칭하는 과정 중에, 만약 기판 위의 물질의 어느 부분이든 즉시 노출되면, 선택적으로 노출된 물질 부분만 에칭된다.
도 8을 참조하여, 예를 들면, 도면에 나타나지 않은 특징부(14) 역시 기판으로부터 에칭되어 진다. 물론 상기 과정은 붕소 도핑된 비정질 탄소를 포함한 스페이서(20)를 기판으로부터 에칭하는 과정 전과 후에 발생할 수 있다. 형성된 구조물에 따라, 형성된 특징부의 타입에 따라, 그 특징부는 일시적으로 기판 위에 있을 수도 있고 최종 회로 구조물의 한 구성이 될 수도 있다.
대안이 될 수 있는 다른 과정을 도 9-12를 참조해 설명한다. 도 9는 반도성 기판 물질(42)을 포함한 기판 조각(40)을 도식한다. 한 쌍을 이루는 게이트 구조물(44)과 게이트 구조물(46)이 기판 물질(42) 위에 형성된다. 예를 들어, 상기 게이트 구조물은 게이트 산화물 레이어(48), 전도성 폴리실리콘 레이어, 내화성 금속이나 내화성 금속 실리사이드 레이어(52), 절연성 막(54)으로 구성되어있다. 게이트 구조물(44)과 게이트 구조물(46)은 한 쌍의 이웃한 특징부들이고, 게이트 구조물들 위에 마스킹 물질들이 위에서 언급한 대로 순차적으로 형성될 수 있다. 한가지 태양을 살펴보면, 특징부(44)와 특징부(46)는 최소 오픈 크기를 가지는 마스크를 이용하여 포토리소그래피에 의해 형성될 수 있다. 예를 들어, 크기 "A"는 특징부(44, 46)의 가장 가까운 측벽들 간의 이격 거리에 해당한다. 마스크/레티클 과정에서의 크기 "A"가 포토리소그래피 과정의 변수에 따라 도 9에 도식된 구조물들 사이의 크기 "A"보다 다소 작거나 클 수도 있다. 한가지 예를 들면, 이러한 최소 오픈 크기(예를 들어 dimension "A")는 이상적인 경우에, 본원의 마스킹 방법 전과 후에, 반도체 기판의 포토리소그래피 과정의 일부 또는 전반에서 사용되는 가장 작은 오프 크기이다. 예를 들어 기판처리시 포토리소그래피 과정에 의해 만들어진 특징부(44)과 특징부(46) 사이의 거리가 기술적으로 얻을 수 있는 가장 작은 크기이다. 일례의 확장 영역(58)들이 기판(42)에 대해 형성된다.
도 10을 참조하면, 붕소 도핑된 비정질 탄소를 포함하는 마스킹 물질(60)은 도식된 특징부들과 기판 위에 형성된다. 상기 물질은 위에서 설명된 실시예의 마스킹 물질(18)과 같은 요소를 포함하는 것이 바람직하다.
도 11을 참조하면, 마스킹 물질(60)은 인접해 있는 이방성-에칭 측벽 스페이서들(62)과 이방성-에칭 측벽 스페이서들(64)을 효과적으로 형성하기 위해 이방성으로 에칭된다. 인접해 있는 에칭된 측벽 스페이서들(62)은 도 9에 예시된 가장 작은 오픈 크기 "A"보다 짧은 최소거리 "B"만큼 떨어져 있다. 스페이서에 인접한 기판을 처리하는 일련의 과정은 스페이서에 인접한 위치에 영역(66)을 형성하도록 임플랜팅 형태로 수행되고 있다.
도 12을 참조하면, 예를 들어, 설명된 상기 과정을 통해 붕소 도핑된 비정질 탄소를 포함하는 스페이서(62)와 스페이서(64)는 기판으로부터 에칭된다.
또 다른 방법을 도 13-15를 참조해 설명한다. 도 13은 반도성 기판 물질(72)을 포함하는 기판 조각(70)을 도식한다. 레이어(74)-예를 들어 실리콘 다이옥사이드-가 기판 물질(72) 위에 형성된다. 다른 레이어(76)-예를 들어 붕소로 도핑되지 않은 비정질 탄소-가 레이어(74) 위에 형성된다. 측벽(78)을 갖는 오프닝(77)은 레이어(76)을 통과해 형성된다. 측벽(78)은 오프닝(77)의 경계를 정하는 레이어(76)의 인접 특징부의 한 부분이다. 한가지 태양을 고려하면, 특징부(78)는 최소 오픈 크기-예를 들어 오프닝(77)을 정하는 가까이 있는 측벽들 간의 거리에 따른 크기 "C"-를 갖는 마스크를 사용하는 포토리소그래피 과정에 의해 형성될 수 있다. 상술한 크기 "A"와 같이, 마스크/레티클 과정에서의 크기 "C"는 포토리소그래피 과정의 변수에 따라 도 13에서 도식된 구조물들 간의 최종 크기 "C"보다 약간 작거나 클 수 있다. 한가지 예를 들면, 이러한 최소 오픈 크기-예를 들어 크기 "C"-은 마스킹 방법 전과 후에, 반도체 기판의 포토리소그래피 과정의 일부 또는 전반에서 사용되는 이상적인 가장 작은 오프닝 크기이다. 그리고 그 방법을 여기서 설명한다. 예를 들어 기판처리시 포토리소그래피의 과정에 의해 만들어진 특징부(78)가 기술적으로 구현 가능한 가장 작은 크기이다.
붕소 도핑된 비정질 탄소를 포함한 마스킹 물질(80)은 도면에 도식된 특징부와 기판 위에 형성된다. 상기 물질은 가급적이면 위에서 설명된 실시예의 마스킹 물질(18)과 같은 요소를 포함한다.
도 14를 참조하면,마스킹 물질(80)은 인접해 있는 이방성-에칭 측벽 스페이서들(82) 한 쌍을 효과적으로 형성하기 위해 이방성으로 에칭된다. 인접해 있는 이방성으로 에칭된 측벽 스페이서들(82)은 도 13에 예시된 가장 작은 오프닝 크기 "C"보다 짧은 최소 거리"D"만큼 떨어져 있다. 스페이서에 인접한 기판을 처리하는 일련의 과정은 스페이서(82)에 인접한 위치에 오프닝(84)를 형성하기 위해 기판 물질(72)까지 레이어(74)를 에칭하는 과정이다.
도 15를 참조하면, 붕소 도핑된 비정질 탄소를 포함한 스페이서(82)는 상기 과정을 거쳐 기판으로부터 에칭된다.
U.S. Patent Application Serial Number 10/463,185 filed on June 17,2003, entitled "Boron-Doped Amorphous Carbon Film For Use As A Hard Etch Mask During The Formation Of A Semiconductor Device", naming Zhiping Yin and Gurtej Sandhu as inventors가 본원에서 참고로 인용된다.

Claims (44)

  1. 다음을 포함하는 마스킹 방법:
    반도체 기판 위에 형성된 특징부 위에 붕소 도핑된 비정질 탄소를 포함하는 마스킹 물질을 형성하고, 상기 마스킹 물질은 0.5 원자 퍼센트 이상의 붕소를 포함하는 단계;
    상기 특징부의 측벽 위에 붕소 도핑된 비정질 탄소를 포함하는 이방성-에칭 측벽 스페이서를 효과적으로 형성하기 위해 상기 마스킹 물질을 이방성으로 에칭하는 단계;
    스페이서에 인접한 기판을 처리하는 동안, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하는 단계;
    상기 스페이서에 인접한 기판을 처리 후, 붕소 도핑된 비정질 탄소를 포함한 스페이서를 기판으로부터 에칭하는 단계.
  2. 제 1항에 있어서, 상기 특징부 위에 붕소로 도핑되지 않은 비정질 탄소를 포함하는 마스킹 물질이 형성됨을 특징으로 하는 마스킹 방법.
  3. 제 2항에 있어서, 상기 마스킹 물질은 붕소로 도핑되지 않은 비정질 탄소위에 형성됨을 특징으로 하는 마스킹 방법.
  4. 제 1항에 있어서, 상기 마스킹 물질은 한 쌍의 이웃한 특징부들 위에 형성되고, 이방성으로 에칭하는 상기 단계는 한 쌍의 간격을 두고 이웃한 이방성-에칭 측벽 스페이서를 형성하는 것을 특징으로 하는 마스킹 방법.
  5. 제 4항에 있어서, 상기 이웃한 특징부들은 최소 오픈 크기를 가진 마스크를 이용하여 포토리소그래피 과정에 의해 형성되고, 상기 최소 오픈 크기는 상기 마스킹 방법 전과 후에 포토리소그래피로 반도체 기판을 처리하는 과정의 일부 또는 전반에서 사용되는 가장 작은 오픈 크기이며,
    이웃한 이방성-에칭 측벽 스페이서는 최소한의 거리만큼 떨어져 있고, 최소한의 거리는 가장 작은 오픈 크기보다 작음을 특징으로 하는 마스킹 방법.
  6. 제 1항에 있어서, 상기 마스킹 물질은 붕소 도핑된 비정질 탄소로 구성되는 것을 특징으로 하는 마스킹 방법.
  7. 제 1항에 있어서, 상기 마스킹 물질은 붕소 도핑된 비정질 탄소를 포함하는 것을 특징으로 하는 마스킹 방법.
  8. 제 1항에 있어서, 마스킹 물질을 형성하는 상기 단계는 CVD를 포함함을 특징으로 하는 마스킹 방법.
  9. 제 8항에 있어서, 상기 CVD는 플라스마 CVD임을 특징으로 하는 마스킹 방법.
  10. 제 8항에 있어서, 상기 CVD는 플라스마 CVD가 아님을 특징으로 하는 마스킹 방법.
  11. 제 8항에 있어서, CVD 과정 중에 붕소 도핑이 발생하는 것을 특징으로 하는 마스킹 방법.
  12. 제 8항에 있어서, CVD 과정이 끝난 후에 붕소 도핑이 발생하는 것을 특징으로 하는 마스킹 방법.
  13. 제 1항에 있어서, 마스킹 물질을 형성하는 상기 단계는 C2H6, C2H4, C2H2, C3H6, C3H8 중 하나 이상과 B2H6, B4H10, BH3CO 중 하나 이상을 사용하는 CVD를 포함함을 특징으로 하는 마스킹 방법.
  14. 제 13항에 있어서, 상기 CVD는 플라스마 CVD임을 특징으로 하는 마스킹 방법.
  15. 제 13항에 있어서, 상기 CVD는 플라스마 CVD가 아님을 특징으로 하는 마스킹 방법.
  16. 제 1항에 있어서, 상기 특징부 측벽은 상기 기판에 수직임을 특징으로 하는 마스킹 방법.
  17. 제 1항에 있어서, 상기 마스킹 물질은 1.0 원자 퍼센트 내지 5.0 원자 퍼센트 붕소를 포함하는 것을 특징으로 하는 마스킹 방법.
  18. 제 1항에 있어서, 상기 마스킹 물질은 5.0 원자 퍼센트 내지 10.0 원자 퍼센트 붕소를 포함하는 것을 특징으로 하는 마스킹 방법.
  19. 제 1항에 있어서, 상기 마스킹 물질은 10.0 원자 퍼센트 내지 15.0 원자 퍼센트 붕소를 포함하는 것을 특징으로 하는 마스킹 방법.
  20. 제 1항에 있어서, 상기 마스킹 물질은 15.0 원자 퍼센트 내지 20.0 원자 퍼센트 붕소를 포함하는 것을 특징으로 하는 마스킹 방법.
  21. 제 1항에 있어서, 상기 마스킹 물질은 20.0 원자 퍼센트 내지 75.0 원자 퍼센트 붕소를 포함하는 것을 특징으로 하는 마스킹 방법.
  22. 제 1항에 있어서, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하여 기판을 처리하는 단계는 상기 기판을 에칭하는 단계를 포함하는 것을 특징으로 하는 마스킹 방법.
  23. 제 1항에 있어서, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하여 기판을 처리하는 단계는 상기 기판에 이온 임플랜팅하는 단계를 포함하는 것을 특징으로 하는 마스킹 방법.
  24. 제 1항에 있어서, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하여 기판을 처리하는 단계는 상기 기판에 증착하는 단계를 포함하는 것을 특징으로 하는 마스킹 방법.
  25. 제 1항에 있어서, 상기 에칭은 O2가 포함된 플라스마를 이용해 행해짐을 특징으로 하는 마스킹 방법.
  26. 제 1항에 있어서, 상기 기판의 처리 과정 후에는, 기판으로부터 상기 특징부를 에칭하는 단계를 추가로 포함하는 것을 특징으로 하는 마스킹 방법.
  27. 제 26항에 있어서, 붕소 도핑된 비정질 탄소를 포함한 스페이서가 기판으로 부터 에칭된 후에, 상기 특징부가 기판으로부터 에칭됨을 특징으로 하는 마스킹 방법.
  28. 다음을 포함하는 마스킹 방법:
    반도체 기판 위에 형성된 특징부 위에 붕소 도핑된 비정질 탄소를 포함한 마스킹 물질을 화학 기상 증착(CVD)하고, 상기 마스킹 물질은 1.0 원자 퍼센트 내지 20 원자 퍼센트 붕소를 포함하는 단계;
    상기 특징부의 측벽 위에 붕소 도핑된 비정질 탄소를 포함하는 이방성-에칭 측벽 스페이서를 효과적으로 형성하기 위해 상기 마스킹 물질을 이방성으로 에칭하는 단계;
    스페이서 인접 기판을 처리하는 동안, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하는 단계;
    상기 기판 처리 후, 이산화규소, 질화규소, 규소중 하나 이상을 선택해서 O2를 포함한 플라스마를 사용해 붕소 도핑된 비정질 탄소를 포함한 스페이서를 기판으로부터 에칭하는 단계.
  29. 제 28항에 있어서, 상기 특징부 위에 붕소로 도핑되지 않은 비정질 탄소를 포함하는 마스킹 물질이 형성됨을 특징으로 하는 마스킹 방법.
  30. 제 28항에 있어서, 상기 마스킹 물질은 붕소로 도핑되지 않은 비정질 탄소위 에 형성됨을 특징으로 하는 마스킹 방법.
  31. 제 28항에 있어서, 상기 마스킹 물질은 한 쌍의 이웃한 특징부들 위에 형성되고,
    마스킹 물질을 이방성으로 에칭하는 상기 단계는 한 쌍의 간격을 두고 이웃한 이방성-에칭 측벽 스페이서를 형성하는 것을 특징으로 하는 마스킹 방법.
  32. 제 31항에 있어서, 상기 이웃한 특징부들은 최소 오픈 크기를 가진 마스크를 사용하여 포토리소그래피 과정에 의해 형성되고, 상기 최소 오픈 크기는 상기 마스킹 방법 전 과 후에 포토리소그래피로 반도체 기판을 처리하는 과정의 일부 또는 전반에서 사용되는 가장 작은 오픈 크기이며,
    이웃한 이방성-에칭 측벽 스페이서는 최소한의 거리만큼 떨어져 있고, 상기 최소한의 거리는 가장 작은 오픈 크기보다 작음을 특징으로 하는 마스킹 방법.
  33. 제 28항에 있어서, 상기 마스킹 물질은 붕소 도핑된 비정질 탄소를 포함하는 것을 특징으로 하는 마스킹 방법.
  34. 제 28항에 있어서, 상기 CVD는 플라스마 CVD임을 특징으로 하는 마스킹 방법.
  35. 제 28항에 있어서, 상기 CVD는 플라스마 CVD가 아님을 특징으로 하는 마스킹 방법.
  36. 제 28항에 있어서, 붕소 도핑은 CVD 과정 중에 발생함을 특징으로 하는 마스킹 방법.
  37. 제 28항에 있어서, 붕소 도핑은 CVD 과정 후에 발생함을 특징으로 하는 마스킹 방법.
  38. 제 28항에 있어서, CVD는 C2H6,C2H4,C2H2,C3H3,C3H8 중 하나 이상과 B2H6,B4H10,BH3CO 중 하나 이상을 사용하는 것을 특징으로 하는 마스킹 방법.
  39. 제 28항에 있어서, 상기 특징부 측벽은 상기 기판에 수직임을 특징으로 하는 마스킹 방법.
  40. 제 28항에 있어서, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하여 기판을 처리하는 단계는 상기 기판을 에칭하는 단계를 포함함을 특징으로 하는 마스킹 방법.
  41. 제 28항에 있어서, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하여 기판을 처리하는 단계는 상기 기판에 이온 임플랜팅하는 단계를 포함함을 특징으로 하는 마스킹 방법.
  42. 제 28항에 있어서, 붕소 도핑된 비정질 탄소를 포함하는 스페이서를 마스크로서 사용하여 기판을 처리하는 단계는 상기 기판에 증착하는 단계를 포함함을 특징으로 하는 마스킹 방법.
  43. 제 28항에 있어서, 상기 기판의 처리 과정 후에는, 기판으로부터 상기 특징부를 에칭함을 특징으로 하는 마스킹 방법.
  44. 제 43항에 있어서, 붕소 도핑된 비정질 탄소를 포함한 스페이서가 기판으로부터 에칭된 후에, 상기 특징부가 기판으로부터 에칭됨을 특징으로 하는 마스킹 방법.
KR1020067002652A 2003-08-22 2004-08-12 마스킹 방법 KR100679375B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/652,174 2003-08-22
US10/652,174 US7105431B2 (en) 2003-08-22 2003-08-22 Masking methods

Publications (2)

Publication Number Publication Date
KR20060032648A KR20060032648A (ko) 2006-04-17
KR100679375B1 true KR100679375B1 (ko) 2007-02-07

Family

ID=34194671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067002652A KR100679375B1 (ko) 2003-08-22 2004-08-12 마스킹 방법

Country Status (7)

Country Link
US (2) US7105431B2 (ko)
EP (1) EP1656693B1 (ko)
JP (1) JP4466651B2 (ko)
KR (1) KR100679375B1 (ko)
CN (1) CN1839465B (ko)
TW (1) TWI287827B (ko)
WO (1) WO2005022617A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498475B1 (ko) * 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US6936539B2 (en) * 2003-09-24 2005-08-30 Micron Technology, Inc. Antireflective coating for use during the manufacture of a semiconductor device
US6998657B2 (en) * 2003-10-21 2006-02-14 Micron Technology, Inc. Single poly CMOS imager
US7354631B2 (en) * 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US20060166423A1 (en) * 2005-01-21 2006-07-27 Seiji Iseda Removal spacer formation with carbon film
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
KR100898659B1 (ko) * 2006-08-09 2009-05-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8481417B2 (en) 2007-08-03 2013-07-09 Micron Technology, Inc. Semiconductor structures including tight pitch contacts and methods to form same
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7892900B2 (en) * 2008-04-07 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing sacrificial spacers
JP2009295785A (ja) * 2008-06-05 2009-12-17 Toshiba Corp 半導体装置の製造方法
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8093146B2 (en) * 2010-03-17 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate electrode using a hard mask with spacers
TW201216331A (en) 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
CN102456553B (zh) * 2010-10-29 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种掺杂阱的制作方法
US9299581B2 (en) * 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
SG11201402488VA (en) * 2011-12-16 2014-09-26 Applied Materials Inc Demagnetization of magnetic media by c doping for hdd patterned media application
KR20130075158A (ko) 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
JP2013197417A (ja) 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置の製造方法
CN102637581A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种防止硼掺杂层释气的方法
WO2013180179A1 (ja) * 2012-06-01 2013-12-05 東京エレクトロン株式会社 プラズマエッチング方法
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
SG11201600440VA (en) * 2013-11-06 2016-02-26 Mattson Tech Inc Novel mask removal process strategy for vertical nand device
JP2017507477A (ja) 2014-01-08 2017-03-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アモルファスカーボンフィルムの中へのイオン注入による高エッチング選択性ハードマスク材料の開発
CN105529250B (zh) * 2014-09-30 2020-10-09 中芯国际集成电路制造(上海)有限公司 高能离子注入方法及半导体结构
US10418243B2 (en) 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
KR20180097763A (ko) * 2016-01-20 2018-08-31 어플라이드 머티어리얼스, 인코포레이티드 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
JP6458156B2 (ja) * 2016-03-28 2019-01-23 株式会社日立ハイテクノロジーズ プラズマ処理方法
CN110088882B (zh) 2016-12-14 2023-05-26 玛特森技术公司 与快速热活化工艺相结合的使用等离子体的原子层刻蚀工艺
CN108400085B (zh) 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法
JP2019036650A (ja) * 2017-08-17 2019-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法
JP7202489B2 (ja) * 2019-06-26 2023-01-11 株式会社日立ハイテク プラズマ処理方法
CN112437973A (zh) * 2019-06-26 2021-03-02 株式会社日立高新技术 等离子处理方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1582231A (en) * 1976-08-13 1981-01-07 Nat Res Dev Application of a layer of carbonaceous material to a surface
US4436797A (en) * 1982-06-30 1984-03-13 International Business Machines Corporation X-Ray mask
US4510176A (en) * 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
US4675265A (en) * 1985-03-26 1987-06-23 Fuji Electric Co., Ltd. Electrophotographic light-sensitive element with amorphous C overlayer
US4732785A (en) * 1986-09-26 1988-03-22 Motorola, Inc. Edge bead removal process for spin on films
JPS63210275A (ja) * 1987-02-24 1988-08-31 Semiconductor Energy Lab Co Ltd プラズマ反応装置内を清浄にする方法
US4886728A (en) * 1988-01-06 1989-12-12 Olin Hunt Specialty Products Inc. Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates
US4994404A (en) * 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
US5198263A (en) * 1991-03-15 1993-03-30 The United States Of America As Represented By The United States Department Of Energy High rate chemical vapor deposition of carbon films using fluorinated gases
US5260236A (en) * 1991-06-07 1993-11-09 Intel Corporation UV transparent oxynitride deposition in single wafer PECVD system
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
US5508368A (en) * 1994-03-03 1996-04-16 Diamonex, Incorporated Ion beam process for deposition of highly abrasion-resistant coatings
US5679215A (en) * 1996-01-02 1997-10-21 Lam Research Corporation Method of in situ cleaning a vacuum plasma processing chamber
US6218237B1 (en) * 1996-01-03 2001-04-17 Micron Technology, Inc. Method of forming a capacitor
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5952050A (en) * 1996-02-27 1999-09-14 Micron Technology, Inc. Chemical dispensing system for semiconductor wafer processing
US5814433A (en) * 1996-05-17 1998-09-29 Clariant Finance (Bvi) Limited Use of mixtures of ethyl lactate and N-methyl pyrollidone as an edge bead remover for photoresists
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US5788778A (en) * 1996-09-16 1998-08-04 Applied Komatsu Technology, Inc. Deposition chamber cleaning technique using a high power remote excitation source
US6066548A (en) 1996-10-31 2000-05-23 Micron Technology, Inc. Advance metallization process
US6188097B1 (en) * 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
US6333255B1 (en) * 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JPH11214290A (ja) 1998-01-29 1999-08-06 Miyazaki Oki Electric Co Ltd レジスト膜及び半導体装置の製造方法
EP0935280B1 (en) * 1998-02-04 2004-06-09 Canon Kabushiki Kaisha SOI substrate
US20010048095A1 (en) * 1998-07-01 2001-12-06 Steven N. Towle Method for improving thermal stability of fluorinated amorphous carbon low dielectric constant materials
US6475868B1 (en) * 1999-08-18 2002-11-05 Advanced Micro Devices, Inc. Oxygen implantation for reduction of junction capacitance in MOS transistors
US6306702B1 (en) * 1999-08-24 2001-10-23 Advanced Micro Devices, Inc. Dual spacer method of forming CMOS transistors with substantially the same sub 0.25 micron gate length
US6344396B1 (en) * 1999-09-24 2002-02-05 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation for forming asymmetric MOS transistors
US6472283B1 (en) * 1999-09-24 2002-10-29 Advanced Micro Devices, Inc. MOS transistor processing utilizing UV-nitride removable spacer and HF etch
US6342423B1 (en) * 1999-09-24 2002-01-29 Advanced Micro Devices, Inc. MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch
KR20010063852A (ko) * 1999-12-24 2001-07-09 박종섭 반도체소자의 자기정렬적인 콘택 형성방법
KR100767762B1 (ko) * 2000-01-18 2007-10-17 에이에스엠 저펜 가부시기가이샤 자가 세정을 위한 원격 플라즈마 소스를 구비한 cvd 반도체 공정장치
US6297112B1 (en) * 2000-02-04 2001-10-02 United Microelectronics Corp. Method of forming a MOS transistor
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6453916B1 (en) * 2000-06-09 2002-09-24 Advanced Micro Devices, Inc. Low angle solvent dispense nozzle design for front-side edge bead removal in photolithography resist process
US6368986B1 (en) * 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US6524775B1 (en) * 2000-10-20 2003-02-25 Clariant Finance (Bvi) Limited Edge bead remover for thick film photoresists
US6901512B2 (en) * 2000-12-12 2005-05-31 Hewlett-Packard Development Company, L.P. Centralized cryptographic key administration scheme for enabling secure context-free application operation
US6495312B1 (en) * 2001-02-01 2002-12-17 Lsi Logic Corporation Method and apparatus for removing photoresist edge beads from thin film substrates
JP4304884B2 (ja) * 2001-06-06 2009-07-29 日本電気株式会社 半導体装置及びその製造方法
JP2002368194A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP4131786B2 (ja) * 2001-09-03 2008-08-13 株式会社東芝 半導体装置の製造方法およびウエハ構造体
US6786996B2 (en) * 2001-10-16 2004-09-07 Applied Materials Inc. Apparatus and method for edge bead removal
US6767692B1 (en) * 2001-11-28 2004-07-27 Lsi Logic Corporation Process for inhibiting edge peeling of coating on semiconductor substrate during formation of integrated circuit structure thereon
EP1324414A3 (en) * 2001-12-25 2003-11-26 Matsushita Electric Industrial Co., Ltd. Hydrogen generation system and fuel cell system having the same
US6559017B1 (en) * 2002-06-13 2003-05-06 Advanced Micro Devices, Inc. Method of using amorphous carbon as spacer material in a disposable spacer process
US6500756B1 (en) * 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US6605514B1 (en) * 2002-07-31 2003-08-12 Advanced Micro Devices, Inc. Planar finFET patterning using amorphous carbon
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US6875664B1 (en) * 2002-08-29 2005-04-05 Advanced Micro Devices, Inc. Formation of amorphous carbon ARC stack having graded transition between amorphous carbon and ARC material
US7126198B2 (en) * 2002-09-03 2006-10-24 Agere Systems Inc. Protruding spacers for self-aligned contacts
US20040077178A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Method for laterally etching a semiconductor structure
US6750127B1 (en) * 2003-02-14 2004-06-15 Advanced Micro Devices, Inc. Method for fabricating a semiconductor device using amorphous carbon having improved etch resistance
US6939794B2 (en) * 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US20050080160A1 (en) 2003-08-14 2005-04-14 Seabrook Samuel G. Paints, coatings and polymers containing phytochemical agents and methods for making and using same
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
US7132201B2 (en) * 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
US7354631B2 (en) * 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US7074710B2 (en) * 2004-11-03 2006-07-11 Lsi Logic Corporation Method of wafer patterning for reducing edge exclusion zone

Also Published As

Publication number Publication date
US20060264018A1 (en) 2006-11-23
KR20060032648A (ko) 2006-04-17
EP1656693A1 (en) 2006-05-17
TWI287827B (en) 2007-10-01
JP2007507091A (ja) 2007-03-22
TW200529293A (en) 2005-09-01
US7470606B2 (en) 2008-12-30
EP1656693B1 (en) 2013-06-19
CN1839465A (zh) 2006-09-27
US20050042879A1 (en) 2005-02-24
WO2005022617A1 (en) 2005-03-10
JP4466651B2 (ja) 2010-05-26
US7105431B2 (en) 2006-09-12
CN1839465B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
KR100679375B1 (ko) 마스킹 방법
US7015124B1 (en) Use of amorphous carbon for gate patterning
US7291550B2 (en) Method to form a contact hole
US7202172B2 (en) Microelectronic device having disposable spacer
US7183205B2 (en) Method of pitch dimension shrinkage
US8518786B2 (en) Process for forming a metal oxide semiconductor devices
US8106519B2 (en) Methods for pitch reduction
KR100674982B1 (ko) 반도체 소자의 제조방법
US9780000B2 (en) Method for forming spacers for a transitor gate
US6989332B1 (en) Ion implantation to modulate amorphous carbon stress
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
US7129178B1 (en) Reducing defect formation within an etched semiconductor topography
US6346366B1 (en) Method for making an advanced guard ring for stacked film using a novel mask design
CN109427540B (zh) 半导体器件及其形成方法
US7091081B2 (en) Method for patterning a semiconductor region
US20050020043A1 (en) Methods for reducing cell pitch in semiconductor devices
US6063692A (en) Oxidation barrier composed of a silicide alloy for a thin film and method of construction
US20230317462A1 (en) Etching of Polycrystalline Semiconductors
US7125775B1 (en) Method for forming hybrid device gates
JP2005191280A (ja) 半導体装置の製造方法
CN114334816A (zh) 半导体结构的形成方法
JP3419956B2 (ja) 半導体装置の製造方法
JPWO2020170865A1 (ja) 半導体装置の製造方法
KR101033220B1 (ko) 금속 게이트를 가지는 반도체 소자의 형성방법
KR20060077481A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee