JP2007507091A - マスキング方法 - Google Patents

マスキング方法 Download PDF

Info

Publication number
JP2007507091A
JP2007507091A JP2006523958A JP2006523958A JP2007507091A JP 2007507091 A JP2007507091 A JP 2007507091A JP 2006523958 A JP2006523958 A JP 2006523958A JP 2006523958 A JP2006523958 A JP 2006523958A JP 2007507091 A JP2007507091 A JP 2007507091A
Authority
JP
Japan
Prior art keywords
substrate
boron
amorphous carbon
masking material
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006523958A
Other languages
English (en)
Other versions
JP4466651B2 (ja
Inventor
イン，ジッピン
サンデュー，ガーテジ・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2007507091A publication Critical patent/JP2007507091A/ja
Application granted granted Critical
Publication of JP4466651B2 publication Critical patent/JP4466651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明はマスキング方法を包含する。１つの実施において、ホウ素ドープアモルファスカーボンを含むマスキング材料が、半導体基板上に形成されたフィーチャーを覆って形成される。マスキング材料は少なくとも約０．５原子パーセントのホウ素を含む。マスキング材料は実質的に異方的にエッチングされ、ここでそのエッチングはホウ素ドープアモルファスカーボンを含む異方的にエッチングされたサイドウォールスペーサをフィーチャーのサイドウォール上に形成するのに有効である。次に、スペーサに最も近い基板が、ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いながら加工される。スペーサに最も近い基板を加工した後、ホウ素ドープアモルファスカーボンを含むスペーサが基板からエッチングされる。他の実施および面も考えられる。
【選択図】 図１

Description

発明の詳細な説明
技術分野
この発明は、集積回路の加工において半導体基板をマスキングする方法に関する。
背景技術
集積回路は、典型的には、シリコンウェーハまたは他の半導性材料のような半導体基板の上に形成される。一般に、半導性、導電性または絶縁性のいずれかである各種材料の層が集積回路を形成するために利用される。例としてであるが、それら各種材料は、色々な方法を用いてドーピングされ、イオン注入され、堆積され、エッチングされ、成長処理等々がなされる。半導体加工の継続的目標は、個々の電子部品の大きさを小さくし、それによってより小さく、より密な集積回路設計を可能にする努力を続けることである。
半導体基板をパターン形成および加工する１つの技術はフォトリソグラフィーである。このフォトリソグラフィーは、典型的には、フォトレジスト層の堆積を含むが、そのフォトレジスト層は、次に、そのような層のある特定の溶媒中における溶解度を変えるために処理することができる。例えば、フォトレジスト層の諸部分をマスク／レチクルを通して化学線エネルギーに露光して、露光領域の非露光領域に対する溶媒溶解度を堆積されたままの状態での溶解度と比較して変えることができる。その後は、露光部または非露光部は、フォトレジストのタイプに依存して除去することができ、それによって基板上にフォトレジストのマスキングパターンが残される。マスク部の直ぐ隣の基板の隣接区域は、例えばエッチングまたはイオン注入することにより加工してそのマスキング材料に隣接する基板の所望とされる加工を成し遂げることができる。
ある特定の例では、フォトレジストの多数の異なる層が所定のマスキング／フォトリソグラフィー工程で利用されている。さらに、フォトリソグラフィー技術によるマスキングとパターン形成は、１つまたは２つ以上の他の層と組み合わせてもよいだろう。１つのこのような方法は、フォトレジスト層または複数の同層の堆積に先立って「ハードマスク」と一般に称されるものを基板を覆って形成する。次にレジスト層が、例えば上記で説明したようにパターン形成されてハードマスクの上にマスキングブロックを形成する。次いで、ハードマスクはフォトレジストをマスクとして用いてエッチングされて、フォトレジストのパターンをハードマスクに転写する。レジストは転写直後に除去してもよいし、除去しなくてもよい。今まさに述べたようなハードマスクがレジストだけを用いるよりも強いマスキングパターンを与え、例えばレジストはエッチ中に完全に浸蝕／エッチングされることだろう。
ハードマスクとして利用される１つの材料はアモルファスカーボンである。アモルファスカーボンをハードマスクとして用いて酸化物材料をエッチングするとき、そのエッチングは、典型的には、酸化物を、アモルファスカーボンを除去する速度よりも約１０倍速い速度で除去する。
上記のようなフォトリソグラフィー加工に加えて他のマスキング方法が存在する。例えば、電界効果トランジスタは、典型的には半導性材料のチャンネル領域一面に受け入れる導電性ゲートを利用する。導電的にドープされたソース／ドレイン半導体材料領域は、典型的には、チャンネル領域の向かい合っている両側に受け入れられ、その場合ゲートはそれらの間のそのようなチャンネル領域の上または下にある。ある特定の例においては、ソース／ドレイン領域を横切るドーピングの分布は、その領域からより遠位のチャンネル領域よりも近位のチャンネル領域においてより軽い／低いことが望ましい。そのようなドーパント分布を与える１つの加工処理方法は、まず、半導体基板の所望チャンネル領域を覆って所望とされる導電性ゲート輪郭を形成することである。次に、適切な打込みドーズ量の導電率向上性不純物を基板の半導性材料に与えることができ、この場合そのゲート構造体はチャンネル領域へのそのような打込みを妨げる。次いで、絶縁層を、ゲート構造体を覆い、それに適応して堆積させ、そして異方的にエッチングしてゲートを覆って絶縁性サイドウォールスペーサを形成することができる。これらのサイドウォールスペーサはゲートのサイドウォールを保護すると共に、同時に後の打込みがちょうど形成されたスペーサの直下には起こらないようにするマスクとして効果的に機能する。従って、サイドウォールスペーサは、所望ソース／ドレイン領域の輪郭の形成を完了するために、後続のもっと高いドーズのソース／ドレイン打込み用のマスクとして使用することができる。
本発明は上記の諸問題を取り扱うことにその動機があったが、そのように限定されるわけでは決してない。本発明は、（上記の背景技術の説明、明細書または図面の残りの部分を解釈的に参照することなく、または他に限定的に参照することなく）言葉で文字どおり表現される添付特許請求の範囲によって限定されるだけである。
概要
本発明はマスキング方法を包含する。１つの実施において、ホウ素ドープアモルファスカーボンを含むマスキング材料が、半導体基板上に形成されているフィーチャー（feature）を覆って形成される。マスキング材料は少なくとも約０．５原子パーセントのホウ素を含む。マスキング材料は実質上異方的にエッチングされ、ここでそのエッチングは、ホウ素ドープアモルファスカーボンを含む異方的にエッチングされたサイドウォールスペーサをフィーチャーのサイドウォール上に形成するのに有効である。次に、スペーサに最も近い基板が、ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして使用しながら加工される。スペーサに最も近い基板を加工した後、ホウ素ドープアモルファスカーボンを含むスペーサが基板からエッチングされる。
他の面および実施も考えられる。
以下においては本発明の好ましい態様が次の添付図面を参照して説明される。
好ましい態様の詳細な説明
初めに、本発明による典型的なマスキング方法が図１−８を参照して説明される。初めに図１を参照すると、半導体基板の断片が参照数字１０で一般的に示される。この明細書の文脈において、用語「半導体（semiconductor）基板」または「半導性（semiconductive）基板」は、限定されるものではないが（単独または上に他の材料を含む集成材のいずれかでの）半導性ウェーハのようなバルク半導性材料、および（単独または他の材料を含む集成材のいずれかでの）半導性材料層を含めて半導性材料を含むいかなる構造体（construction）をも意味すると定義される。用語「基板」は、限定されるものではないが上記の半導性基板を含めていかなる支持構造物（structure）をも指す。また、この明細書の文脈において、用語「層」は、特に指摘されなければ、単独または複数の層の両者を包含する。
描画例において、基板１０はバルク単結晶シリコン基板１２を含む。その基板の上に幾つかのフィーチャー１４が形成される。確認可能ないかなる構造的フィーチャーも、それが現に存在しようと、これから開発されてこようと、企図される。例としてだけであるが、パターン形成されたフォトレジスト層、部分的なまたは完全な電界効果トランジスタゲートまたは他の回路構造、基坂内のエッチ領域等々が例として挙げられる。例としてだけであるが、図１のフィーチャー１４は、基板１２の上に形成されている、ある形態の、パターン形成された材料として描かれている。このようなフィーチャーは、図示される態様では、向きが基板１２に対して実質的に垂直であるサイドウォール１６を有する。ホウ素ドープアモルファスカーボンを含む、同アモルファスカーボンより本質的に成る、または同アモルファスカーボンより成るマスキング材料１８がフィーチャー１４を覆って形成される。このようなマスキング材料は少なくとも約０．５原子パーセントのホウ素を含む。典型的な好ましい態様は、ホウ素を約１．０〜約１６原子パーセントの濃度で含む。これに代わる例は、例としてだけであるが、１．０原子パーセントから５．０原子パーセントまでのホウ素；５．０原子パーセント超から１０．０原子パーセントまでのホウ素；１０．０原子パーセント超から１５．０原子パーセントまでのホウ素；１５．０原子パーセント超から２０．０原子パーセントまでのホウ素；および２０．０原子パーセント超から７５．０原子パーセントまでのホウ素を含む。
１つの典型的な態様において、フィーチャーはホウ素でドープされていないアモルファスカーボンを含んでいてもよいだろう。この明細書の文脈では、「ホウ素でドープされていない」とは、どんな検出可能レベルのホウ素も有していないことを意味するものとする。フィーチャー１４の少なくとも最も外側の部分がホウ素でドープされていないアモルファスカーボンであるとすれば、マスキング材料１８はその上に形成される（アモルファスカーボン材料と接触していることを意味する）。
ホウ素ドープアモルファスカーボン材料１８を形成する１つの好ましい例は、化学蒸着（ＣＶＤ）によるものであるが、そのＣＶＤはプラズマ増速されてもよいし、或いは増速されなくてもよい。さらに、そのホウ素ドーピングは化学蒸着中に行われてもよいし、或いは化学蒸着後に行われてもよい。１つの典型的な好ましい態様において、化学蒸着処理は、C2H6、C2H4、C2H2、C3H6およびC3H8の少なくとも１種を用いる。さらに、１つの好ましい態様において、化学蒸着処理はB2H6、B4H10およびBH3COの少なくとも１種を用いるもので、それによって蒸着されたままの、現場ホウ素ドープされるべきアモルファスカーボンが形成されるだろう。
例としてだけであるが、典型的な化学蒸着ツールに、カリフォルニア州、Santa ClaraのApplied Materials社から入手できるApplied Materials Centura ProcessorおよびProducer Processorがある。さらに、そして例としてだけであるが、下記は、このようなプロセッサを利用して材料１８を化学蒸着する典型的な好ましい方法を与える。１つの典型的なプロセスガスは３００〜９００sccmの典型的流量のC3H6であり、６００sccmが特定の例である。B2H6は、C3H6と共に、この他方のガスの流量に依存して、かつ形成されるホウ素ドープアモルファスカーボン層中における所望ホウ素濃度に依存して１００〜２０００sccmの典型的流量で流すことができる典型的なホウ素源ガスである。追加の典型的なキャリアーガスまたは他の反応性若しくは非反応性ガス、例えば０〜５００sccmのＨｅおよび／またはＨ２を用いてもよいだろう。典型的な好ましい基板温度は４００〜６５０℃であり、この場合典型的な好ましい圧力範囲は３〜７トルである。ウェーハ表面からガス放出シャワーヘッドまでの典型的な好ましい間隔は１９０〜２４０ミルである。（上記のもののような）容量的に連結された単一電極プラズマ蒸着ツールにおける典型的な好ましい印加電力範囲は、２００ｍｍのウェーハについて１００〜８００ワットである。さらに、例としてだけであるが、典型的な非プラズマ増速ＣＶＤパラメーターに、約５００〜８００℃の温度、５０〜２００ミリトルの圧力、５０〜１０００sccmのC3H6流量、１００〜２０００sccmのB2H6流量、並びに何らかのＨｅおよび／またはＨ２の使用および不使用がある。
蒸着中のホウ素ドーピングの量は、フィーチャーの段差を覆う材料１８の堆積の等角性度（degree of conformality）に影響を及ぼすように決められてきた。一般的にいえば、ホウ素濃度が高ければ高いほど段差被覆性は良い。例えば、上記のパラメーター範囲内で、０．４のB2H6対 C3H6の容積流量比率は水平表面と比較して約２６％の垂直段差上被覆率を与えたが、一方２．１のB2H6対 C3H6の流量比率は水平表面に比較して６４％の垂直段差上被覆率を与えた。上記の０．４という比率はホウ素約３．０％の材料１８中原子ホウ素濃度を与え、一方上記の２．１という流量比率は約１６％のホウ素を与えた。電極上のＲＦ電力は等角性に対して影響を特に及ぼさないように決められた。１つの典型的な縮小−対−プラクティスの例（reduction to practice example）では、シャワーヘッド／ウェーハ表面間隔２１５ミル、電力２５０ワットおよびB2H6１２５０sccmの前駆体流量、C3H6６５０sccm、基板温度５５℃およびチャンバー圧力５トルにより、水平表面に比較して約７４％の垂直段差上被覆率が達成された。高等角性度は用途に応じて望ましいこともあるし、望ましくないこともある。
図２を参照すると、マスキング材料１８は実質上異方的にエッチングされており、ここでそのエッチングはホウ素ドープアモルファスカーボンを含む異方的にエッチングされたサイドウォールスペーサ２０をフィーチャー１４のサイドウォール１６上に形成するのに有効である。例としてだけであるが、このような材料を異方的にエッチングする典型的な方法は、５〜２０sccmのＣＦ４および／または他のフルオリド含有ガス、２０〜６０sccmのＳＯ２、および５０〜１２０sccmのＯ２の組み合わせを用いることを含む。典型的な基板温度は５〜７５℃であり、チャンバー圧力は５〜１５ミリトルであり、そして２００ｍｍのウェーハ直径につきソースプラズマ電力は１５０〜２５０ワットであり、またバイアス電力は３０〜１００ワットである。
ホウ素ドープアモルファスカーボンを含むスペーサは、次に、そのスペーサに最も近い基板を加工している間マスクとして利用される。例としてだけであるが、ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いる基板のそのような加工は、基板にイオン注入すること、基板をエッチングすること、および基板上に堆積させることの任意の１つまたはそれらの組み合わせを含むことができるだろう。例えば、図３は、拡散領域２２を形成するイオン注入の形式での典型的な加工を描く。図４は、基板に対してくぼみまたはトレンチ部２４を形成するエッチングの形式での典型的な加工を描く。図５は、例として、層２６が基板１２を覆って堆積され、その場合ホウ素ドープアモルファスカーボンを含むスペーサ２０がそのスペーサ２０によってカバーされている基板材料１２を直に覆う層２６の堆積に対するマスクとして役立つ堆積法を描く。例としてだけであるが、図６は、基板材料１２を覆って／基板材料１２から層２８を形成し、その場合ホウ素ドープアモルファスカーボンを含むスペーサ２０が下にある基板材料１２を加工処理からマスクするある種形式の選択的堆積／加工を描く。例としてだけであるが、このような加工は、現に存在しようと、或いはこれから開発されるものであろうとシリコンエピタキシャル成長および／または熱加工および／または他の選択的堆積／形成法を構成してもよいだろう。
基板のこのような加工の後に、ホウ素ドープアモルファスカーボンを含むスペーサは基板からエッチングされる。図７は、図３によって描かれた加工に続く典型的なそのような加工を描く。ホウ素ドープアモルファスカーボンを含むスペーサをエッチングする１つの最も好ましい方法は、Ｏ２を含むプラズマを使用するものである。例としてだけであるが、典型的な好ましい方法は、３００〜６５０℃の基板温度、４００〜８００ミルの基板対シャワーヘッド間隔、４〜９トルの圧力、１０００〜２５００sccmのＯ２ガス流量、および２００〜１０００ワットのプラズマ電力範囲を有するＯ２アッシングプラズマチャンバーを利用する。このような条件下での加工は、約７５秒で０．５〜１．０％のホウ素を構成するホウ素ドープアモルファスカーボンを含むスペーサの厚さ１５００オングストロームの膜の本質的に等方性のエッチをもたらすことが可能である。
上記の加工に関連して、ホウ素ドーピング濃度は、段差被覆性と等方性のＯ２だけのプラズマエッチングの容易さとの間にある１つの相対関係を与えることが発見された。より高いホウ素濃度はより良好な段差被覆性をもたらすが、ホウ素濃度が高ければ高いほどそのような材料をＯ２だけのプラズマで基板からエッチすることはますます困難になる。ホウ素ドーピングが１０原子パーセントを超えるにつれて、Ｏ２だけのプラズマによる上記条件下におけるエッチングは許容できないほど低く／遅くなると考えられるだろう。例としてだけであるが、ＣＦ４を含むエッチングガスは、ホウ素ドーピングの量とは無関係にアモルファスカーボンを含むスペーサをエッチする。
犠牲スペーサを基板からエッチングする際にＯ２を含むプラズマを使用できる能力は、そのようなエッチングは二酸化ケイ素、窒化ケイ素、単結晶シリコンおよび多結晶シリコンのどれに対しても実質的に選択性の上記条件下で行うことができるので、特定の利点を提供することができる。比較できるエッチ速度でのこのような実質的選択性は、二酸化ケイ素、窒化ケイ素、単結晶シリコンおよび多結晶シリコンのいずれかに比較されるホウ素ドープアモルファスカーボンの比として少なくとも２：１である。従って、露出したそのような材料のどれかが、犠牲ホウ素ドープアモルファスカーボンを含むスペーサの基板からのエッチング直前またはエッチング中に基板上に存在するならば、そのようなエッチングはそのような露出材料のどれに対しても有利に選択性となり得る。
図８を参照すると、但し１つの典型的実施においては、フィーチャー１４（図示されず）も基板からエッチングされている。このようなことは、勿論、ホウ素ドープアモルファスカーボンを含むスペーサ２０を基板からエッチングする前または後に起こる。あるいはまた、形成される構造物、そしておそらくは形成されるフィーチャーのタイプに依存するが、フィーチャーは一時基板上に残ってもよいし、或いは仕上げ／最終回路部品構造体の一部を構成してもよいだろう。
例としてだけであるが、もう１つ別の典型的な加工が図９−１２を参照して説明されている。図９は半導性基板材料４２を含む基板断片４０を描く。一対のゲート構造体４４および４６が基板材料４２の上に形成される。例としてだけであるが、このようなゲート構造体は、ゲート酸化物層４８、導電性ポリシリコン層５０、高融点金属または高融点金属シリサイド層５２および絶縁性表面保護膜５４を含む。ゲート構造体４４および４６は、上に前記マスキング材料が形成され、続いて前記のように加工され得る一対の隣り合うフィーチャーと考えることができる。考えられる１つの典型的な面において、フィーチャー４４および４６は、ある最小開口寸法、例えば、フィーチャー４４および４６の最も近い壁の間の分離距離に相当する寸法“Ａ”を有するマスクを用いてフォトリソグラフィー加工することによって形成してもよいだろう。寸法“Ａ”は、例えばフォトリソグラフィー加工のアスペクトおよび／または収差に依存するが、図９に示される構造物間に得られる寸法“Ａ”よりもマスク／レチクルが僅かに小さくてもよいし、或いは僅かに大きくてもよいだろう。考えられる１つの実施において、そのような最小開口寸法（例えば、寸法“Ａ”）は、理想的には、マスキング方法および本明細書で説明されている諸方法の前後に半導体基板のどんなそして全てのフォトリソグラフィー加工で利用される最も小さい寸法である。例えば、フォトリソグラフィー加工によってフィーチャー４４と４６の間に達成される間隔は、基板を加工する時点で製造可能なプロセスにおいて技術的に達成できる最も小さい寸法であってもよい。典型的な拡散領域５８が基板４２に対して形成された。
図１０を参照すると、ホウ素ドープアモルファスカーボンを含むマスキング材料が、図示されるフィーチャーおよび基板を覆って形成される。このような材料は、説明した第一態様のマスキング材料１８に関して前記したのと同じ属性のいずれも有していることが好ましい。
図１１を参照すると、マスキング材料６０が実質的に異方的にエッチングされ、ここでそのエッチングは複数対の離間した隣接する異方的にエッチングされたサイドウォールスペーサ６２およびサイドウォールスペーサ６４を形成するのに有効である。隣接する異方的にエッチングされたサイドウォールスペーサ６２は、結果として図９において寸法“Ａ”で示される最も小さい開口寸法よりも小さい最短距離“Ｂ”によって分離される。それらスペーサに最も近い基板の典型的な加工は、スペーサに最も近い所に領域６６を形成するために注入する形式で行われた。
図１２を参照すると、ホウ素ドープアモルファスカーボンを含むスペーサ６２および６４は、例えば上記の加工を用いて基板からエッチングされた。
例としてだけであるが、もう１つ別の典型的な加工が図１３−１５を参照して説明されている。図１３は半導性基板材料７２を含む基板断片７０を描く。材料７２を覆って層７４、例えば二酸化ケイ素層が形成される。もう１つの層７６、例えばホウ素でドープされていないアモルファスカーボンが材料７４の上に受け入れられる。壁７８を有する開口７７が層７６を貫通して形成される。壁７８は、開口７７の少なくともある部分を画成する層７６の隣接するフィーチャーの一部と考えることができる。考えられる１つの典型的な面では、フィーチャー７８は、ある最小開口寸法、例えば開口７７を画成する最も近い壁の間の分離距離に相当する寸法“Ｃ”を有するマスクを使用してフォトリソグラフィー加工することによって形成してもよいだろう。前記の寸法“Ａ”に関してと同様に、寸法“Ｃ”は、例えばフォトリソグラフィー加工のアスペクトおよび／または収差に依存するが、図１３に示される構造物間に得られる寸法“Ｃ”よりもマスク／レチクルが僅かに小さくてもよいし、或いは僅かに大きくてもよいだろう。考えられる１つの実施において、そのような最小開口寸法（例えば、寸法“Ｃ”）は、理想的には、マスキング方法および本明細書で説明されている諸方法の前後に半導体基板のどんなそして全てのフォトリソグラフィー加工で利用される最も小さい開口寸法である。例えば、フォトリソグラフィー加工によってフィーチャー７８間に達成される間隔は、基板を加工する時点で製造可能なプロセスにおいて技術的に達成できる最も小さい寸法であってもよい。
ホウ素ドープアモルファスカーボンを含むマスキング材料８０が、図示されるフィーチャーおよび基板を覆って形成される。このような材料は、説明した第一態様のマスキング材料１８に関して前記したのと同じ属性のいずれも有していることが好ましい。
図１４を参照すると、マスキング材料８０が実質的に異方的にエッチングさており、ここでそのエッチングは複数対の離間した隣接する異方的にエッチングされたサイドウォールスペーサ８２を形成するのに有効である。隣り合う異方的にエッチングされたサイドウォールスペーサ８２は、結果として図１３において寸法“Ｃ”で示される最も小さい開口寸法よりも小さい最短距離“Ｄ”によって分離される。それらスペーサに最も近い基板の典型的な加工は、スペーサ８２に最も近い基板材料７２に対して開口８４を形成するために層７４をエッチングする形式で行われた。
図１５を参照すると、ホウ素ドープアモルファスカーボンを含むスペーサ８２は、例えば上記の加工を用いて基板からエッチングされた。
発明者としてZhiping YinおよびGurtej Sandhuを挙げる、“Boron-Doped Amorphous Carbon Film For Use As A Hard Etch Mask During The Formation Of A Semiconductor Device”と題される、２００３年６月１７日に出願された米国特許出願第１０／４６３，１８５号が参照することによりここに含められる。
本発明の１つの面による加工工程における半導体ウェーハ断片の概略断面図である。 図１で描かれている工程に続く加工工程における図１のウェーハ断片の図である。 図２で描かれている工程に続く加工工程における図２のウェーハ断片の図である。 図３で描かれているものの代替物／付加物である。 図３で描かれているもののもう１つの代替物／付加物である。 図３で描かれているもののなおももう１つの代替物／付加物である。 図３で描かれている工程に続く加工工程における図３のウェーハ断片の図である。 図７で描かれている工程に続く加工工程における図７のウェーハ断片の図である。 本発明の１つの面による加工工程におけるもう１つの半導体ウェーハ断片の概略断面図である。 図９で描かれている工程に続く加工工程における図９のウェーハ断片の図である。 図１０で描かれている工程に続く加工工程における図１０のウェーハ断片の図である。 図１１で描かれている工程に続く加工工程における図１１のウェーハ断片の図である。 本発明の１つの面による加工工程におけるさらにもう１つの半導体ウェーハ断片の概略断面図である。 図１３で描かれている工程に続く加工工程における図１３のウェーハ断片の図である。 図１４で描かれている工程に続く加工工程における図１４のウェーハ断片の図である。

Claims (44)

  1. マスキング方法であって：
    ホウ素ドープアモルファスカーボンを含むマスキング材料を半導体基板上に形成されたフィーチャーを覆って形成し、ここで上記マスキング材料は少なくとも約０．５原子パーセントのホウ素を含み；
    上記マスキング材料を実質的に異方的にエッチングし、ここでそのエッチングは上記ホウ素ドープアモルファスカーボンを含む異方的にエッチングされたサイドウォールスペーサを上記フィーチャーのサイドウォール上に形成するのに有効であり；
    上記のホウ素ドープアモルファスカーボンを含むスペーサを上記スペーサに最も近い基板を加工している間マスクとして使用し；そして
    基板の該加工後に、上記のホウ素ドープアモルファスカーボンを含むスペーサをその基板からエッチングする
    工程を含む上記の方法。
  2. 上にマスキング材料が形成されているフィーチャーが、ホウ素でドープされていないアモルファスカーボンを含む、請求項１に記載の方法。
  3. マスキング材料がホウ素でドープされていないアモルファスカーボン上に形成される、請求項２に記載の方法。
  4. マスキング材料が一対の隣接するフィーチャーを覆って形成され、ここで実質的に異方的にエッチングする工程が一対の離間した隣接する異方的にエッチングされたサイドウォールスペーサを形成するのに有効である、請求項１に記載の方法。
  5. 隣接するフィーチャーが最小開口寸法を有するマスクを使用してフォトリソグラフィー加工することによって形成され；ここで該最小開口寸法は該マスキング方法の前後に半導体基板のどんなおよび全てのフォトリソグラフィー加工において利用される最も小さい開口寸法であり；そして
    隣接する異方的にエッチングされたサイドウォールスペーサは、上記の最も小さい開口寸法よりも小さい最短距離によって分離されている、
    請求項４に記載の方法。
  6. マスキング材料がホウ素ドープアモルファスカーボンより本質的に成る、請求項１に記載の方法。
  7. マスキング材料がホウ素ドープアモルファスカーボンより成る請求項１に記載の方法。
  8. マスキング材料の形成工程がＣＶＤを含む、請求項１に記載の方法。
  9. ＣＶＤがプラズマ増速される、請求項８に記載の方法。
  10. ＣＶＤがプラズマ増速されない、請求項８に記載の方法。
  11. ホウ素ドーピングがＣＶＤ中に起こる、請求項８に記載の方法。
  12. ホウ素ドーピングがＣＶＤ後に起こる、請求項８に記載の方法。
  13. マスキング材料の形成工程がC2H6、C2H4、C2H2、C3H6およびC3H8の少なくとも１種を用い；かつB2H6、B4H10およびBH3COの少なくとも１種を用いるＣＶＤを含む、請求項１に記載の方法。
  14. ＣＶＤがプラズマ増速される、請求項１３に記載の方法。
  15. ＣＶＤがプラズマ増速されない、請求項１３に記載の方法。
  16. フィーチャーのサイドウォールが基板に対して実質的に垂直である、請求項１に記載の方法。
  17. マスキング材料が１．０〜５．０原子パーセントのホウ素を含む、請求項１に記載の方法。
  18. マスキング材料が５．０原子パーセント超から１０．０原子パーセントまでのホウ素を含む、請求項１に記載の方法。
  19. マスキング材料が１０．０原子パーセント超から１５．０原子パーセントまでのホウ素を含む、請求項１に記載の方法。
  20. マスキング材料が１５．０原子パーセント超から２０．０原子パーセントまでのホウ素を含む、請求項１に記載の方法。
  21. マスキング材料が２０．０原子パーセント超から７５．０原子パーセントまでのホウ素を含む、請求項１に記載の方法。
  22. ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いて基板を加工する工程が、基板をエッチングすることを含む、請求項１に記載の方法。
  23. ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いて基板を加工する工程が、基板にイオン注入することを含む、請求項１に記載の方法。
  24. ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いて基板を加工する工程が、基板上への堆積を含む、請求項１に記載の方法。
  25. エッチングがＯ２を含むプラズマによる、請求項１に記載の方法。
  26. 基板の加工後にその基板からフィーチャーをエッチングすることをさらに含む、請求項１に記載の方法。
  27. ホウ素ドープアモルファスカーボンを含むスペーサが基板からエッチングされた後、フィーチャーが基板からエッチングされる、請求項２６に記載の方法。
  28. マスキング方法であって：
    ホウ素ドープアモルファスカーボンを含むマスキング材料を半導体基板上に形成されたフィーチャーを覆って化学蒸着し、ここで上記マスキング材料は約１．０〜約２０原子パーセントのホウ素を含み；
    上記マスキング材料を実質的に異方的にエッチングし、ここでそのエッチングは上記ホウ素ドープアモルファスカーボンを含む異方的にエッチングされたサイドウォールスペーサを上記フィーチャーのサイドウォール上に形成するのに有効であり；
    上記のホウ素ドープアモルファスカーボンを含むスペーサを上記スペーサに最も近い基板を加工している間マスクとして使用し；そして
    基板の該加工後に、上記のホウ素ドープアモルファスカーボンを含むスペーサを、その基板から、露出した二酸化ケイ素、窒化ケイ素およびケイ素の少なくとも１種に対して実質的に選択性のＯ２を含むプラズマを用いてエッチングする
    工程を含む上記の方法。
  29. 上にマスキング材料が形成されているフィーチャーが、ホウ素でドープされていないアモルファスカーボンを含む、請求項２８に記載の方法。
  30. マスキング材料がホウ素でドープされていないアモルファスカーボン上に形成される、請求項２９に記載の方法。
  31. マスキング材料が一対の隣接するフィーチャーを覆って形成され、ここで実質的に異方的にエッチングする工程が、一対の離間した隣接する異方的にエッチングされたサイドウォールスペーサを形成するのに有効である、請求項２８に記載の方法。
  32. 隣接するフィーチャーが最小開口寸法を有するマスクを使用してフォトリソグラフィー加工することによって形成され；ここで該最小開口寸法はマスキング方法の前後に半導体基板のどんなおよび全てのフォトリソグラフィー加工において利用される最も小さい開口寸法であり；そして
    隣接する異方的にエッチングされたサイドウォールスペーサは、上記の最も小さい開口寸法よりも小さい最短距離によって分離されている
    請求項３１に記載の方法。
  33. マスキング材料がホウ素ドープアモルファスカーボンより本質的に成る、請求項２８に記載の方法。
  34. ＣＶＤがプラズマ増速される、請求項２８に記載の方法。
  35. ＣＶＤがプラズマ増速されない、請求項２８に記載の方法。
  36. ホウ素ドーピングがＣＶＤ中に起こる、請求項２８に記載の方法。
  37. ホウ素ドーピングがＣＶＤ後に起こる、請求項２８に記載の方法。
  38. 化学蒸着工程がC2H6、C2H4、C2H2、C3H6およびC3H8の少なくとも１種を用い；かつB2H6、B4H10およびBH3COの少なくとも１種を用いる、請求項２８に記載の方法。
  39. フィーチャーのサイドウォールが基板に対して実質的に垂直である、請求項２８に記載の方法。
  40. ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いて基板を加工する工程が、基板をエッチングすることを含む、請求項２８に記載の方法。
  41. ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いて基板を加工する工程が、基板中にイオン注入することを含む、請求項２８に記載の方法。
  42. ホウ素ドープアモルファスカーボンを含むスペーサをマスクとして用いて基板を加工する工程が、基板上への堆積を含む、請求項２８に記載の方法。
  43. 基板の加工後にその基板からフィーチャーをエッチングすることをさらに含む、請求項２８に記載の方法。
  44. ホウ素ドープアモルファスカーボンを含むスペーサが基板からエッチングされた後、フィーチャーが基板からエッチングされる、請求項４３に記載の方法。
JP2006523958A 2003-08-22 2004-08-12 マスキング方法 Active JP4466651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/652,174 US7105431B2 (en) 2003-08-22 2003-08-22 Masking methods
PCT/US2004/026517 WO2005022617A1 (en) 2003-08-22 2004-08-12 Masking methods

Publications (2)

Publication Number Publication Date
JP2007507091A true JP2007507091A (ja) 2007-03-22
JP4466651B2 JP4466651B2 (ja) 2010-05-26

Family

ID=34194671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006523958A Active JP4466651B2 (ja) 2003-08-22 2004-08-12 マスキング方法

Country Status (7)

Country Link
US (2) US7105431B2 (ja)
EP (1) EP1656693B1 (ja)
JP (1) JP4466651B2 (ja)
KR (1) KR100679375B1 (ja)
CN (1) CN1839465B (ja)
TW (1) TWI287827B (ja)
WO (1) WO2005022617A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592272B2 (en) 2012-03-21 2013-11-26 Kabushiki Kaisha Toshiba Method of manufacturing non-volatile semiconductor memory device
WO2013180179A1 (ja) * 2012-06-01 2013-12-05 東京エレクトロン株式会社 プラズマエッチング方法
JP2014516205A (ja) * 2011-05-12 2014-07-07 アプライド マテリアルズ インコーポレイテッド ホウ素炭素膜をドライストリッピングする方法
JP2018160689A (ja) * 2016-03-28 2018-10-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2019036650A (ja) * 2017-08-17 2019-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法
US10510518B2 (en) 2013-02-06 2019-12-17 Applied Materials, Inc. Methods of dry stripping boron-carbon films
WO2020100339A1 (ja) * 2019-06-26 2020-05-22 株式会社日立ハイテク プラズマ処理方法
JP2021177557A (ja) * 2016-01-20 2021-11-11 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP2022044696A (ja) * 2019-06-26 2022-03-17 株式会社日立ハイテク プラズマ処理方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498475B1 (ko) * 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US6936539B2 (en) * 2003-09-24 2005-08-30 Micron Technology, Inc. Antireflective coating for use during the manufacture of a semiconductor device
US6998657B2 (en) * 2003-10-21 2006-02-14 Micron Technology, Inc. Single poly CMOS imager
US7354631B2 (en) * 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US20060166423A1 (en) * 2005-01-21 2006-07-27 Seiji Iseda Removal spacer formation with carbon film
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
KR100898659B1 (ko) * 2006-08-09 2009-05-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8481417B2 (en) 2007-08-03 2013-07-09 Micron Technology, Inc. Semiconductor structures including tight pitch contacts and methods to form same
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7892900B2 (en) * 2008-04-07 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing sacrificial spacers
JP2009295785A (ja) * 2008-06-05 2009-12-17 Toshiba Corp 半導体装置の製造方法
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8093146B2 (en) * 2010-03-17 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate electrode using a hard mask with spacers
TW201216331A (en) 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
CN102456553B (zh) * 2010-10-29 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种掺杂阱的制作方法
SG10201607250UA (en) 2011-12-16 2016-10-28 Applied Materials Inc Demagnetization of magnetic media by c doping for hdd patterned media application
KR20130075158A (ko) 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
CN102637581A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种防止硼掺杂层释气的方法
KR102132361B1 (ko) * 2013-11-06 2020-07-10 매슨 테크놀로지 인크 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
KR102311036B1 (ko) 2014-01-08 2021-10-07 어플라이드 머티어리얼스, 인코포레이티드 비정질 탄소 막들 내로의 이온 주입에 의한 고 에칭 선택성 하드마스크 재료의 개발
CN105529250B (zh) * 2014-09-30 2020-10-09 中芯国际集成电路制造(上海)有限公司 高能离子注入方法及半导体结构
US10418243B2 (en) 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
WO2018111333A1 (en) 2016-12-14 2018-06-21 Mattson Technology, Inc. Atomic layer etch process using plasma in conjunction with a rapid thermal activation process
CN108400085B (zh) 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1582231A (en) 1976-08-13 1981-01-07 Nat Res Dev Application of a layer of carbonaceous material to a surface
US4436797A (en) 1982-06-30 1984-03-13 International Business Machines Corporation X-Ray mask
US4510176A (en) 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
US4675265A (en) 1985-03-26 1987-06-23 Fuji Electric Co., Ltd. Electrophotographic light-sensitive element with amorphous C overlayer
US4732785A (en) 1986-09-26 1988-03-22 Motorola, Inc. Edge bead removal process for spin on films
JPS63210275A (ja) 1987-02-24 1988-08-31 Semiconductor Energy Lab Co Ltd プラズマ反応装置内を清浄にする方法
US4886728A (en) 1988-01-06 1989-12-12 Olin Hunt Specialty Products Inc. Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates
US4994404A (en) 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
US5198263A (en) 1991-03-15 1993-03-30 The United States Of America As Represented By The United States Department Of Energy High rate chemical vapor deposition of carbon films using fluorinated gases
US5260236A (en) 1991-06-07 1993-11-09 Intel Corporation UV transparent oxynitride deposition in single wafer PECVD system
US5433794A (en) 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
US5508368A (en) 1994-03-03 1996-04-16 Diamonex, Incorporated Ion beam process for deposition of highly abrasion-resistant coatings
US5679215A (en) 1996-01-02 1997-10-21 Lam Research Corporation Method of in situ cleaning a vacuum plasma processing chamber
US6218237B1 (en) 1996-01-03 2001-04-17 Micron Technology, Inc. Method of forming a capacitor
US5754390A (en) 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5952050A (en) 1996-02-27 1999-09-14 Micron Technology, Inc. Chemical dispensing system for semiconductor wafer processing
US5814433A (en) 1996-05-17 1998-09-29 Clariant Finance (Bvi) Limited Use of mixtures of ethyl lactate and N-methyl pyrollidone as an edge bead remover for photoresists
US6291315B1 (en) 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US5788778A (en) 1996-09-16 1998-08-04 Applied Komatsu Technology, Inc. Deposition chamber cleaning technique using a high power remote excitation source
US6066548A (en) 1996-10-31 2000-05-23 Micron Technology, Inc. Advance metallization process
US6188097B1 (en) 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JPH11214290A (ja) 1998-01-29 1999-08-06 Miyazaki Oki Electric Co Ltd レジスト膜及び半導体装置の製造方法
DE69917819T2 (de) 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US20010048095A1 (en) 1998-07-01 2001-12-06 Steven N. Towle Method for improving thermal stability of fluorinated amorphous carbon low dielectric constant materials
US6475868B1 (en) 1999-08-18 2002-11-05 Advanced Micro Devices, Inc. Oxygen implantation for reduction of junction capacitance in MOS transistors
US6306702B1 (en) 1999-08-24 2001-10-23 Advanced Micro Devices, Inc. Dual spacer method of forming CMOS transistors with substantially the same sub 0.25 micron gate length
US6342423B1 (en) 1999-09-24 2002-01-29 Advanced Micro Devices, Inc. MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch
US6344396B1 (en) 1999-09-24 2002-02-05 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation for forming asymmetric MOS transistors
US6472283B1 (en) 1999-09-24 2002-10-29 Advanced Micro Devices, Inc. MOS transistor processing utilizing UV-nitride removable spacer and HF etch
KR20010063852A (ko) 1999-12-24 2001-07-09 박종섭 반도체소자의 자기정렬적인 콘택 형성방법
KR100767762B1 (ko) 2000-01-18 2007-10-17 에이에스엠 저펜 가부시기가이샤 자가 세정을 위한 원격 플라즈마 소스를 구비한 cvd 반도체 공정장치
US6297112B1 (en) 2000-02-04 2001-10-02 United Microelectronics Corp. Method of forming a MOS transistor
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6453916B1 (en) 2000-06-09 2002-09-24 Advanced Micro Devices, Inc. Low angle solvent dispense nozzle design for front-side edge bead removal in photolithography resist process
US6368986B1 (en) 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US6524775B1 (en) 2000-10-20 2003-02-25 Clariant Finance (Bvi) Limited Edge bead remover for thick film photoresists
US6901512B2 (en) 2000-12-12 2005-05-31 Hewlett-Packard Development Company, L.P. Centralized cryptographic key administration scheme for enabling secure context-free application operation
US6495312B1 (en) 2001-02-01 2002-12-17 Lsi Logic Corporation Method and apparatus for removing photoresist edge beads from thin film substrates
JP4304884B2 (ja) * 2001-06-06 2009-07-29 日本電気株式会社 半導体装置及びその製造方法
JP2002368194A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP4131786B2 (ja) 2001-09-03 2008-08-13 株式会社東芝 半導体装置の製造方法およびウエハ構造体
US6786996B2 (en) * 2001-10-16 2004-09-07 Applied Materials Inc. Apparatus and method for edge bead removal
US6767692B1 (en) 2001-11-28 2004-07-27 Lsi Logic Corporation Process for inhibiting edge peeling of coating on semiconductor substrate during formation of integrated circuit structure thereon
EP1324414A3 (en) 2001-12-25 2003-11-26 Matsushita Electric Industrial Co., Ltd. Hydrogen generation system and fuel cell system having the same
US6559017B1 (en) 2002-06-13 2003-05-06 Advanced Micro Devices, Inc. Method of using amorphous carbon as spacer material in a disposable spacer process
US6500756B1 (en) 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US6605514B1 (en) * 2002-07-31 2003-08-12 Advanced Micro Devices, Inc. Planar finFET patterning using amorphous carbon
US6815308B2 (en) 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US6875664B1 (en) * 2002-08-29 2005-04-05 Advanced Micro Devices, Inc. Formation of amorphous carbon ARC stack having graded transition between amorphous carbon and ARC material
US7126198B2 (en) * 2002-09-03 2006-10-24 Agere Systems Inc. Protruding spacers for self-aligned contacts
US20040077178A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Method for laterally etching a semiconductor structure
US6750127B1 (en) * 2003-02-14 2004-06-15 Advanced Micro Devices, Inc. Method for fabricating a semiconductor device using amorphous carbon having improved etch resistance
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US20050080160A1 (en) 2003-08-14 2005-04-14 Seabrook Samuel G. Paints, coatings and polymers containing phytochemical agents and methods for making and using same
US7105431B2 (en) 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7129180B2 (en) 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
US7132201B2 (en) 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
US7354631B2 (en) 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US7115524B2 (en) 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US7074710B2 (en) 2004-11-03 2006-07-11 Lsi Logic Corporation Method of wafer patterning for reducing edge exclusion zone

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516205A (ja) * 2011-05-12 2014-07-07 アプライド マテリアルズ インコーポレイテッド ホウ素炭素膜をドライストリッピングする方法
US8592272B2 (en) 2012-03-21 2013-11-26 Kabushiki Kaisha Toshiba Method of manufacturing non-volatile semiconductor memory device
WO2013180179A1 (ja) * 2012-06-01 2013-12-05 東京エレクトロン株式会社 プラズマエッチング方法
US10510518B2 (en) 2013-02-06 2019-12-17 Applied Materials, Inc. Methods of dry stripping boron-carbon films
JP2021177557A (ja) * 2016-01-20 2021-11-11 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP7266068B2 (ja) 2016-01-20 2023-04-27 アプライド マテリアルズ インコーポレイテッド 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP2018160689A (ja) * 2016-03-28 2018-10-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2019036650A (ja) * 2017-08-17 2019-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法
WO2020100339A1 (ja) * 2019-06-26 2020-05-22 株式会社日立ハイテク プラズマ処理方法
JP2022044696A (ja) * 2019-06-26 2022-03-17 株式会社日立ハイテク プラズマ処理方法
JP7202489B2 (ja) 2019-06-26 2023-01-11 株式会社日立ハイテク プラズマ処理方法
JPWO2020100339A1 (ja) * 2019-06-26 2021-02-15 株式会社日立ハイテク プラズマ処理方法
KR20230058178A (ko) * 2019-06-26 2023-05-02 주식회사 히타치하이테크 플라스마 처리 방법
US11658040B2 (en) 2019-06-26 2023-05-23 Hitachi High-Tech Corporation Plasma processing method
KR102660694B1 (ko) 2019-06-26 2024-04-26 주식회사 히타치하이테크 플라스마 처리 방법

Also Published As

Publication number Publication date
KR100679375B1 (ko) 2007-02-07
US20050042879A1 (en) 2005-02-24
JP4466651B2 (ja) 2010-05-26
TWI287827B (en) 2007-10-01
US7105431B2 (en) 2006-09-12
TW200529293A (en) 2005-09-01
EP1656693A1 (en) 2006-05-17
CN1839465B (zh) 2012-05-23
US7470606B2 (en) 2008-12-30
US20060264018A1 (en) 2006-11-23
CN1839465A (zh) 2006-09-27
EP1656693B1 (en) 2013-06-19
KR20060032648A (ko) 2006-04-17
WO2005022617A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
JP4466651B2 (ja) マスキング方法
TWI352387B (en) Etch methods to form anisotropic features for high
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP3490408B2 (ja) 半導体デバイス中に高アスペクト比のトレンチをエッチングする方法
US7183205B2 (en) Method of pitch dimension shrinkage
JP2007110112A (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US6884736B2 (en) Method of forming contact plug on silicide structure
US7462562B2 (en) Fabrication method of semiconductor device
US6277758B1 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
JPH11243084A (ja) 酸化膜エッチング方法
US20030235987A1 (en) Method for fabricating semiconductor device
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
US6797628B2 (en) Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry
US20040152331A1 (en) Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness
US6346366B1 (en) Method for making an advanced guard ring for stacked film using a novel mask design
US20040142532A1 (en) Method for forming salicide in semiconductor device
US20060105578A1 (en) High-selectivity etching process
JP3305270B2 (ja) 半導体装置の製造方法
JP2006203109A (ja) 半導体装置およびその製造方法
JPH08115900A (ja) シリコン系材料層のパターニング方法
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR20100031873A (ko) 반도체 소자 및 그의 제조방법
JP2003224265A (ja) 半導体装置の製造方法および半導体装置
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

R150 Certificate of patent or registration of utility model

Ref document number: 4466651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250