JP2006190947A - リセスゲート及びそれを備えた半導体装置の製造方法 - Google Patents
リセスゲート及びそれを備えた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006190947A JP2006190947A JP2005170860A JP2005170860A JP2006190947A JP 2006190947 A JP2006190947 A JP 2006190947A JP 2005170860 A JP2005170860 A JP 2005170860A JP 2005170860 A JP2005170860 A JP 2005170860A JP 2006190947 A JP2006190947 A JP 2006190947A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- recess
- etching
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 77
- 229920005591 polysilicon Polymers 0.000 claims description 62
- 230000004888 barrier function Effects 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- 238000002955 isolation Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】リセスに埋め込まれるゲート電極物質の蒸着時にボイドを発生させずに、リセスゲートの高さを低減できるリセスゲート及びそれを備えた半導体装置の製造方法を提供する。
【解決手段】シリコン基板と、前記シリコン基板の所定部分に所定深さを有して形成されたリセスパターンと、前記リセスパターンの表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲートポリシリコン膜と、前記ゲートポリシリコン膜の表面上に形成され、前記リセスパターンを埋め込むように形成されたゲートメタル膜と、前記ゲートメタル膜の上に形成されたゲートハードマスクとを含む。
【選択図】図３Ｅ
【解決手段】シリコン基板と、前記シリコン基板の所定部分に所定深さを有して形成されたリセスパターンと、前記リセスパターンの表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲートポリシリコン膜と、前記ゲートポリシリコン膜の表面上に形成され、前記リセスパターンを埋め込むように形成されたゲートメタル膜と、前記ゲートメタル膜の上に形成されたゲートハードマスクとを含む。
【選択図】図３Ｅ
Description
本発明は、半導体装置の製造技術に関し、特に、リセスゲートを備えた半導体装置の製造方法に関する。
半導体装置の製造において、一般的なゲート配線の製造方法は平坦な活性領域の上に形成する方法を採用しているが、このような方法はパターンの大きさを縮小化することによりゲートチャネルの長さが次第に小さくなり、イオン注入ドーピング濃度の増加によりもたらされる電界の増加により接合漏洩が生じ、半導体装置のリフレッシュ特性を確保することが困難であった。
これを改善するためのゲート配線の製造方法として活性領域を一部リセスエッチングした後にゲートを形成するリセスゲート（Ｒｅｃｅｓｓ Ｇａｔｅ；Ｒ−Ｇａｔｅ）工程が提案されている。
このようなリセスゲート工程を適用すれば、チャネル長さの増加及びイオン注入ドーピング濃度の減少が可能で、半導体装置のリフレッシュ特性が大きく改善されることが知られている。
図１Ａ乃至図１Ｃは、従来の技術に係るリセスゲートの製造方法を示す工程断面図である。
図１Ａに示すように、シリコン基板１１を所定深さにエッチングしてリセスパターン１２を形成する。
図１Ｂに示すように、リセスパターン１２を含むシリコン基板１１の表面上にゲート絶縁膜１３を形成する。
次いで、ゲート絶縁膜１３上にリセスパターン１２を埋め込むまでゲートポリシリコン膜１４を蒸着し、連続してゲートポリシリコン膜１４上にゲートメタル膜１５とゲートハードマスク１６を順に積層する。ここで、ゲートメタル膜１５はタングステンシリサイドまたはタングステン膜で形成してリセスゲートのシート抵抗を低減し、ゲートハードマスク１６はシリコン窒化膜で形成する。
図１Ｃに示すように、ゲートパターニング工程を行ってパターニングされたゲートポリシリコン膜１４、パターニングされたゲートメタル膜１５及びゲートハードマスク１６の順に積層されるリセスゲート１００を形成する。
前述したように、従来の技術は自身の下部がリセスパターン１２に埋め込まれ、残りはシリコン基板１１の表面上に突出するリセスゲート１００を形成している。
しかし、従来の技術はリセスパターン１２にゲートポリシリコン膜１４を蒸着する時、リセスパターン１２の縦横比によりゲートポリシリコン膜１４をボイドなく埋め込むことが困難である。
これを解決するために、ゲートポリシリコン膜１４の厚さを増加させる場合はリセスゲート１００の高さが顕著に増加してしまい、後続するコンタクトプラグを形成するためのコンタクトホールのエッチング時にリセスゲート１００の高さの増加によりプラグ分離酸化膜のエッチングが困難になるという問題をもたらす。
図１Ｄは、従来の技術に係るプラグ分離酸化膜のエッチストップ現象を示す図である。
図１Ｄに示すように、図１Ｃで残留しているリセスゲート１００を含む全面にシリコン窒化膜からなるゲートスペーサ１７を形成し、ゲートスペーサ１７上にプラグ分離膜の役割をする層間絶縁膜１８を形成する。
次いで、層間絶縁膜１８を自己整列コンタクトエッチング工程によりエッチングしてリセスゲート１００間のシリコン基板１１の表面をオープンさせるコンタクトホール１９を形成する。
しかし、前記コンタクトホール１９の形成時にリセスゲート１００の高さが非常に高いため、エッチングしなければならない層間絶縁膜１８の厚さが増加し、コンタクトホール１９がオープンされないという問題が生じる。
特開平７−２４５３１８
本発明は、上記した従来の技術の問題点に鑑みてなされたものであって、その目的とするところは、リセスに埋め込まれるゲート電極物質の蒸着時にボイドを発生させずに、リセスゲートの高さを低減できるリセスゲート及びそれを備えた半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明に係る半導体装置のリセスゲートは、シリコン基板と、前記シリコン基板の所定部分に所定深さを有して形成されたリセスパターンと、前記リセスパターンの表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲートポリシリコン膜と、前記ゲートポリシリコン膜の表面上に形成され、前記リセスパターンを埋め込むように形成されたゲートメタル膜と、前記ゲートメタル膜の上に形成されたゲートハードマスクとを含むことを特徴とし、前記ゲートポリシリコン膜は１００Å〜１０００Åの厚さであることを特徴とし、前記ゲートメタル膜はタングステンシリサイド、タングステン、コバルトシリサイドまたはチタニウムシリサイドの中から選択されることを特徴とし、前記ゲートメタル膜は５００Å〜１５００Åの厚さであることを特徴とする。
また、本発明の半導体装置の製造方法は、シリコン基板を所定深さにエッチングしてリセスパターンを形成するステップと、前記リセスパターンを含む前記シリコン基板の表面上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上に前記リセスパターンのプロファイルに沿ってゲートポリシリコン膜を形成するステップと、前記ゲートポリシリコン膜の上に前記リセスパターンの内部を埋め込むようにゲートメタル膜を形成するステップと、前記ゲートメタル膜の上にゲートハードマスク膜を形成するステップと、前記ゲートハードマスク膜、ゲートメタル膜及びゲートポリシリコン膜をエッチングして下部が前記リセスパターンに埋め込まれる構造を有するリセスゲートを形成するステップとを含むことを特徴とし、前記リセスパターンを形成するステップは、前記シリコン基板の上にハードマスクポリシリコン膜を形成するステップと、前記ハードマスクポリシリコン膜の上にリセスマスクパターンを形成するステップと、前記リセスマスクパターンをエッチングバリアとして前記ハードマスクポリシリコン膜をエッチングするステップと、前記ハードマスクポリシリコン膜をエッチングバリアとして前記シリコン基板を所定深さにエッチングするリセスパターンを形成するステップと、前記リセスパターンに対して追加のエッチングを行って、前記リセスパターンのエッチングプロファイルを丸い形状に変えるステップとを含むことを特徴とし、前記追加のエッチングはＣＦ／Ｏ２プラズマを用いて行うことを特徴とし、前記リセスパターンを形成するステップは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＤＰＳ（Ｄｅｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）またはＭＥＲＩＥ（Ｍａｇｎｅｔｉｃａｌｌｙ Ｅｎｈａｎｃｅｄ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）をプラズマソースとするエッチング装置で行い、エッチングガスとしてＣｌ２、Ｏ２、ＨＢｒ、Ａｒの混合ガスを用いることを特徴とする。
本発明はリセスゲートの高さを下げながらも配線抵抗を低減させることができるため、リセスゲートを有する半導体装置の製造時にリフレッシュ特性を向上させることができるという効果を奏する。
また、リセスゲートの高さを低減することによって後続する自己整列コンタクトエッチング工程を通してコンタクトホールを形成する際にエッチストップによるコンタクトオープン不良を防止して収率を向上させることができるという効果が得られる。
以下、本発明の好適な実施の形態を、添付する図面を参照して説明する。
図２は、本発明の実施の形態に係るリセスゲートを有する半導体装置の構造を示す断面図である。
図２に示すように、本発明の実施の形態に係る半導体装置のリセスゲート２００は、シリコン基板２１、シリコン基板２１の所定部分に所定深さを有して形成されているリセスパターン２５、リセスパターン２５の表面に形成されているゲート絶縁膜２６、ゲート絶縁膜２６の表面上に形成されているパターニングされたゲートポリシリコン膜２７、パターニングされたゲートポリシリコン膜２７の表面上に形成され、リセスパターン２５を埋め込むように形成されているパターニングされたゲートメタル膜２８、パターニングされたゲートメタル膜２８上に形成されているゲートハードマスク２９から構成される。
図２において、リセスゲート２００を構成するパターニングされたゲートポリシリコン膜２７は、ゲート絶縁膜２６の表面上においてゲートポリシリコン膜２７（図３Ｃを参照）をリセスパターン２５のプロファイルに沿って薄く蒸着した後にパターニング工程を経て形成したもので、パターニングされたゲートメタル膜２８は前記ゲートポリシリコン膜２７（図３Ｃを参照）の表面上において前記ゲートポリシリコン膜２７（図３Ｃを参照）と広い接触面積を有し、リセスパターン２５を埋め込むように形成されたゲートメタル膜２８（図３Ｃ参照）を、パターニング工程を経て形成したものである。
このように、パターニングされたゲートポリシリコン膜２７とパターニングされたゲートメタル膜２８とが薄い厚さに形成されることによって全体的にリセスゲート２００の高さを下げる。そして、パターニングされたゲートメタル膜２８がパターニングされたゲートポリシリコン膜２７と広い接触面積を有して接触するため、例え、薄く形成されたとしても、リセスゲート２００の配線抵抗を低減することができる。
図２のようなリセスゲート２００において、パターニングされたゲートメタル膜２８はタングステンシリサイド、タングステン、コバルトシリサイドまたはチタニウムシリサイドの中から選択され、その厚さは５００Å〜１５００Åである。
また、パターニングされたゲートメタル膜２８の下のパターニングされたゲートポリシリコン膜２７は１００Å〜１０００Åの厚さである。
更に、リセスパターン２５は全体的にプロファイルが非常に丸く形成されている。
図３Ａ乃至図３Ｅは、本発明の実施の形態に係るリセスゲートを有する半導体装置の製造方法を示す工程断面図である。
図３Ａに示すように、シリコン基板２１上にパッド酸化膜２２を形成した後、パッド酸化膜２２上にハードマスクポリシリコン膜２３を形成する。この時、パッド酸化膜２２は図示しない素子分離膜の工程時に用いた通常のパッド酸化膜である。一般に、素子分離膜はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程を用いて形成するが、この時、パッド酸化膜を導入している。
そして、ハードマスクポリシリコン膜２３は後続するリセスパターンを形成するためのエッチング時にエッチングバリアの役割をするもので、１０００Å〜５０００Åの厚さに形成する。
次いで、ハードマスクポリシリコン膜２３上に感光膜を塗布し、露光及び現像によってパターニングしてリセスマスクパターン２４を形成した後、リセスマスクパターン２４をエッチングバリアとしてハードマスクポリシリコン膜２３をエッチングする。
図３Ｂに示すように、ハードマスクポリシリコン膜２３（図３Ａを参照）のエッチング後に残っているリセスマスクパターン２４（図３Ａを参照）をストリップした後、ハードマスクポリシリコン膜２３（図３Ａを参照）をエッチングバリアとしてパッド酸化膜２２（図３Ａを参照）をエッチングする。
続いて、ハードマスクポリシリコン膜２３（図３Ａを参照）をエッチングバリアとしてパッド酸化膜２２（図３Ａを参照）をエッチングした後、露出されたシリコン基板２１（図３Ａを参照）を所定深さにエッチングしてリセスパターン２５を形成する。この時、リセスパターン２５を形成するためのエッチング工程時にシリコン基板２１（図３Ａを参照）と同様、シリコン物質であるハードマスクポリシリコン膜２３（図３Ａを参照）はすべて消耗されて除去される。
前記のようなリセスパターン２５を形成するためのエッチング工程は、ＩＣＰ、ＤＰＳ、ＥＣＲまたはＭＥＲＩＥをプラズマソースとするエッチング装置で行い、この時、エッチングガスはＣｌ２、Ｏ２、ＨＢｒ、Ａｒの混合ガスを用いる。ここで、Ｃｌ２、ＨＢｒ、Ａｒは１０ｓｃｃｍ〜１００ｓｃｃｍの流量で流し、Ｏ２は１ｓｃｃｍ〜２０ｓｃｃｍの流量で流し、ボトムパワーは５０Ｗ〜４００Ｗ、圧力は５ｍｔｏｒｒ〜５０ｍｔｏｒｒの範囲にする。
前述したように、リセスパターン２５を形成した後には、リセスパターンのエッチングプロファイルが角度のついた形状を有するため、更にＬＥＴ（Ｌｉｇｈｔ Ｅｔｃｈ Ｔｒｅａｍｅｎｔ）工程を行って、リセスパターン２５のエッチングプロファイルを丸い形状に変える。
ここで、ＬＥＴ工程はＣＦ／Ｏ２プラズマを用いて行い、このようにＬＥＴ工程を行うとリセスパターン２５を形成するためのエッチング工程時にシリコン基板２１が受けたプラズマ損傷を緩和させる付加的な効果を得ることもできる。また、素子分離膜とリセスパターン２５との境界地域で発生すると知られている角（Ｈｏｒｎ）を減少させる効果も得られる。
図３Ｃに示すように、パッド酸化膜２２（図３Ｂを参照）を除去する。この時、パッド酸化膜２２（図３Ｂを参照）はフッ酸（ＨＦ）溶液またはＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ、ＮＨ４Ｆ＋Ｈ２Ｏ２＋Ｈ２Ｏ）溶液を用いて除去する。
次いで、リセスパターン２５を含むシリコン基板２１の表面上にゲート絶縁膜２６を形成する。
続いて、ゲート絶縁膜２６上にリセスパターン２５の表面プロファイルに沿って薄い厚さにゲートポリシリコン膜２７を蒸着する。この時、ゲートポリシリコン膜２７はリセスパターン２５を埋め込まずに、リセスパターン２５の表面プロファイルに沿って蒸着するが、好ましくは１００Å〜１０００Åの厚さに蒸着する。
図３Ｄに示すように、ゲートポリシリコン膜２７上にリセスパターン２５を完全に埋め込むまでゲートメタル膜２８を蒸着した後、ゲートメタル膜２８上にゲートハードマスク２９を形成する。
ここで、ゲートメタル膜２８はリセスパターン２５の内部に埋め込まれる程度の厚さに蒸着するが、これは薄い厚さにゲートメタル膜２８を蒸着してもゲートポリシリコン膜２７と接触するゲートメタル膜２８の接触面積が非常に広くなるため、リセスゲートの配線抵抗を十分に低く確保できるからである。したがって、ゲートメタル膜２８は５００Å〜１５００Åの厚さに蒸着する。
例えば、ゲートメタル膜２８はタングステンシリサイド、タングステン、コバルトシリサイドまたはチタニウムシリサイドの中から選択される。
そして、ゲートハードマスク２９はシリコン窒化膜（Ｓｉ３Ｎ４）で形成する。
ゲートハードマスク２９の形成を更に具体的に説明すれば、図示しないが、ゲートハードマスク層上に感光膜を塗布し、露光及び現象によってパターニングしてゲートマスクパターン３０を形成した後、ゲートマスクパターン３０をエッチングバリアとしてゲートハードマスク層をエッチングして前記ゲートハードマスク２９を形成する。
図３Ｅに示すように、ゲートマスクパターン３０（図３Ｄを参照）を除去した後、ゲートハードマスク２９（図３Ｄを参照）をエッチングバリアとしてゲートメタル膜２８（図３Ｄを参照）及びゲートポリシリコン膜２７（図３Ｄを参照）を順にエッチングしてリセスゲート２００を形成する。
このようなリセスゲート２００を説明すると、リセスパターン２５の内部に自身の下部が一部埋め込まれ、残りの上部はシリコン基板２１の表面上に突出する構造を有し、リセスゲート２００の下に定義されるチャネル領域のチャネルの長さが増加していることが分かる。
リセスゲート２００を形成するためのゲートパターニング工程において、ゲートメタル膜２８のエッチング工程は、メーンエッチング工程とオーバーエッチング工程とに区分されるが、メーンエッチング工程はＩＣＰ、ＤＰＳまたはＥＣＲをプラズマソースとして用いる高密度プラズマ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ；ＨＤＰ）エッチング装置で行い、この時のエッチングガスはＢＣｌ３、ＣＦ系ガス、ＮＦ系ガス、ＳＦ系ガス（１０ｓｃｃｍ〜５０ｓｃｃｍ）を用いるか、またはＣｌ２（５０ｓｃｃｍ〜２００ｓｃｃｍ）を用い、またはこれらのガスを混合して用いる。
このようなゲートメタル膜２８のエッチング工程中にＩＣＰまたはＤＰＳをプラズマソースとして用いる高密度プラズマエッチング装置におけるゲートパターニング工程は、リセスゲート２００のエッチング形状が垂直断面形状を有するようにソースパワーを５００Ｗ〜２０００Ｗの範囲にし、Ｏ２（１ｓｃｃｍ〜２０ｓｃｃｍ）、Ｎ２（１ｓｃｃｍ〜１０９０ｓｃｃｍ）、Ａｒ（５０ｓｃｃｍ〜２００ｓｃｃｍ）、Ｈｅ（５０ｓｃｃｍ〜２０ｓｃｃｍ）を単独で添加するか、あるいは、これらのガスを混合して添加する。
そして、ＥＣＲをプラズマソースとして用いる高密度プラズマエッチング装置におけるゲートパターニング工程は、リセスゲート２００のエッチング形状が垂直断面形状を有するようにマイクロウエーブパワーを１０００Ｗ〜３０００Ｗの範囲にし、Ｏ２（１ｓｃｃｍ〜２０ｓｃｃｍ）、Ｎ２（１ｓｃｃｍ〜１０９０ｓｃｃｍ）、Ａｒ（５０ｓｃｃｍ〜２００ｓｃｃｍ）、Ｈｅ（５０ｓｃｃｍ〜２０ｓｃｃｍ）を単独で添加するか、あるいは、これらのガスを混合して添加する。
このようなゲートメタル膜２８のエッチング工程は、高密度プラズマエッチング装置を用いたメーンエッチング後にゲートメタル膜２８のオーバーエッチングを行うが、オーバーエッチング時に薄いゲートポリシリコン膜２７の下部のゲート絶縁膜２６が露出してもゲート絶縁膜２６が損傷する現象を引き起こさないように酸化膜に高選択比の条件を有するＣｌ２／Ｎ２の混合プラズマまたはＣｌ２／Ｎ２の混合ガスにＯ２、Ｈｅが添加されたプラズマを用いて行う。ここで、Ｃｌ２は２０ｓｃｃｍ〜１５０ｓｃｃｍの範囲の流量を有し、Ｎ２は１０ｓｃｃｍ〜１００ｓｃｃｍの範囲の流量を有する。
そして、リセスゲート２００を形成するためのゲートポリシリコン膜２７のエッチング工程は、ＩＣＰ、ＤＰＳ、ＥＣＲをプラズマソースとして用いる高密度プラズマエッチング装置で行うが、エッチングガスはＨＢｒと酸素（Ｏ２）との混合プラズマを用い、ゲートメタル膜２８及びゲート絶縁膜２６の消耗は殆んどないようにゲートポリシリコン膜２７のみを選択的にエッチングする。このような条件でゲートポリシリコン膜のみを選択的にエッチングすると、ゲートメタル膜２８の下でゲートポリシリコン膜２７の両側面がアンダーカット構造で形成される。
このようなアンダーカット構造のためのエッチング条件を説明すると、ＩＣＰ、ＤＰＳをプラズマソースとして用いる高密度プラズマエッチング装置では、ソースパワーを５００Ｗ〜２０００Ｗの範囲にし、ＨＢｒの流量を５０ｓｃｃｍ〜２００ｓｃｃｍ、Ｏ２の流量を２ｓｃｃｍ〜２０ｓｃｃｍの範囲にする。
そして、アンダーカット構造のために、ＥＣＲをプラズマソースとして用いる高密度プラズマエッチング装置では、マイクロウエーブパワーを１０００Ｗ〜３０００Ｗの範囲にし、ＨＢｒの流量を５０ｓｃｃｍ〜２００ｓｃｃｍの範囲にし、Ｏ２の流量を２ｓｃｃｍ〜２０ｓｃｃｍの範囲にする。
次に、図１Ｃに示した従来の技術のリセスゲート１００と、図３Ｅに示した本発明のリセスゲートとを比較する。
まず、ゲートポリシリコン膜の厚さを比較すると、従来の技術のパターニングされたゲートポリシリコン膜１４（図１Ｃを参照）は、リセスパターンを埋め込むように厚く形成されて「ｄ１」の厚さを有するが、本発明のパターニングされたゲートポリシリコン膜２７（図３Ｅを参照）は、リセスパターン２５を埋め込まない薄い厚さ「ｄ１１」に形成されるため、従来の技術のゲートポリシリコン膜に比べて厚さが薄い。
そして、ゲートメタル膜の厚さを比較すると、従来の技術のパターニングされたゲートメタル膜１５（図１Ｃを参照）は、ゲートポリシリコン膜との接触面積が小さいため、リセスゲートの配線抵抗を低減するように厚さが非常に厚くて「ｄ２」の厚さを有するが、本発明のパターニングされたゲートメタル膜２８（図３Ｅを参照）は、リセスパターンを埋め込む程度の薄い厚さに蒸着してもリセスゲートの配線抵抗を低減することができるため、従来のゲートメタル膜の厚さに比べて薄い「ｄ１２」の厚さを有する。
最後に、ゲートハードマスクの厚さは、従来の技術と本発明において何れも同一である。
前述したように、本発明のリセスゲートは、ゲートポリシリコン膜とゲートメタル膜の厚さを薄くしてリセスパターンに埋め込まれるゲート物質をボイドなく蒸着することができ、また全体的にリセスゲートの高さを下げることによって、後続するコンタクトプラグを形成するためのコンタクトホールのエッチング時にプラグ分離酸化膜のエッチングが容易になる。
図４は、本発明の実施の形態に係るリセスゲートを適用した半導体装置のコンタクトホールの形成方法を示す図である。
図４に示すように、図３Ｅで残留しているリセスゲート２００を含む全面にシリコン窒化膜からなるゲートスペーサ層３１を形成し、ゲートスペーサ層３１上にプラグ分離膜としての役割をする層間絶縁膜３２を形成する。
次いで、層間絶縁膜３２を自己整列コンタクトエッチング工程によりエッチングしてリセスゲート２００間のシリコン基板２１の表面をオープンさせるコンタクトホール３３を形成する。この時、自己整列コンタクトエッチングは、図示しないコンタクトマスクをエッチングバリアとして用いて層間絶縁膜３２を先にエッチングした後、ゲートスペーサ層３１をエッチングする順序で行う。
前記自己整列コンタクトのエッチング工程時に、窒化膜物質で形成したゲートハードマスク２９Ａ及びゲートスペーサ層３１に対して高選択的なエッチングが可能にエッチングガスとしてＣ２Ｆ６、Ｃ２Ｆ４、Ｃ３Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ５Ｆ１０またはＣ２ＨＦ５の中から選択される多量なポリマの生成を誘発する、炭素を過度に含有しているガスを用いる。
また、ゲートハードマスク２９及びゲートスペーサ層３１に対する選択比を増加させ、エッチング工程のウインドー（Ｗｉｎｄｏｗ）を増加させて再現性のあるエッチング工程を確保するために水素を含むガスを上記のエッチングガスと混合して用いる。この時、水素を含むガスとしては、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ２、ＣＨ４、Ｃ２Ｈ４またはＨ２の中から選択して用いるか、またはＣｘＨｙＦｚ（ｘ≧２、ｙ≧２、ｚ≧２）系ガスを用いる。
そして、層間絶縁膜３２のエッチング時にプラズマの安定及びスパッタリング効果を増加させてエッチストップ現象が発生するのを防止するために、非活性ガスを上記の混合ガスに更に混合して用いる。この時、非活性ガスとしては、Ｈｅ、Ｎｅ、ＡｒまたはＺｅの中から選択して用いる。
図４で説明したように、本発明はリセスゲート２００の高さを下げることによって自己整列コンタクトのエッチング工程時にエッチストップ現象が防止されて、コンタクトホール不良が生じない。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
本発明は、半導体装置の製造技術に関し、特に、リセスゲートを備えた半導体装置の製造方法に利用可能である。
２１ シリコン基板
２２ パッド酸化膜
２３ ハードマスクポリシリコン膜
２５ リセスパターン
２６ ゲート絶縁膜
２７ ゲートポリシリコン膜
２８ ゲートメタル膜
２９ ゲートハードマスク
２００ リセスゲート
２２ パッド酸化膜
２３ ハードマスクポリシリコン膜
２５ リセスパターン
２６ ゲート絶縁膜
２７ ゲートポリシリコン膜
２８ ゲートメタル膜
２９ ゲートハードマスク
２００ リセスゲート
Claims (16)
- シリコン基板と、
前記シリコン基板の所定部分に所定深さを有して形成されたリセスパターンと、
前記リセスパターンの表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面上に形成されたゲートポリシリコン膜と、
前記ゲートポリシリコン膜の表面上に形成され、前記リセスパターンを埋め込むように形成されたゲートメタル膜と、
前記ゲートメタル膜の上に形成されたゲートハードマスクと
を含むことを特徴とする半導体装置のリセスゲート。 - 前記ゲートポリシリコン膜は、
１００Å〜１０００Åの厚さであることを特徴とする請求項１に記載の半導体装置のリセスゲート。 - 前記ゲートメタル膜は、
タングステンシリサイド、タングステン、コバルトシリサイドまたはチタニウムシリサイドの中から選択されることを特徴とする請求項１に記載の半導体装置のリセスゲート。 - 前記ゲートメタル膜は、
５００Å〜１５００Åの厚さであることを特徴とする請求項３に記載の半導体装置のリセスゲート。 - 前記リセスパターンは、
表面プロファイルが全体的に丸い形状を有することを特徴とする請求項１に記載の半導体装置のリセスゲート。 - シリコン基板を所定深さにエッチングしてリセスパターンを形成するステップと、
前記リセスパターンを含む前記シリコン基板の表面上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の上に前記リセスパターンのプロファイルに沿ってゲートポリシリコン膜を形成するステップと、
前記ゲートポリシリコン膜の上に前記リセスパターンの内部を埋め込むようにゲートメタル膜を形成するステップと、
前記ゲートメタル膜の上にゲートハードマスク膜を形成するステップと、
前記ゲートハードマスク膜、ゲートメタル膜及びゲートポリシリコン膜をエッチングして下部が前記リセスパターンに埋め込まれる構造を有するリセスゲートを形成するステップと
を含むことを特徴とする半導体装置の製造方法。 - 前記リセスパターンを形成するステップは、
前記シリコン基板の上にハードマスクポリシリコン膜を形成するステップと、
前記ハードマスクポリシリコン膜の上にリセスマスクパターンを形成するステップと、
前記リセスマスクパターンをエッチングバリアとして前記ハードマスクポリシリコン膜をエッチングするステップと、
前記ハードマスクポリシリコン膜をエッチングバリアとして前記シリコン基板を所定深さにエッチングするリセスパターンを形成するステップと、
前記リセスパターンに対して追加のエッチングを行って、前記リセスパターンのエッチングプロファイルを丸い形状に変えるステップと
を含むことを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記追加のエッチングは、
ＣＦ／Ｏ２プラズマを用いて行うことを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記リセスパターンを形成するステップは、
ＩＣＰ、ＤＰＳ、ＥＣＲまたはＭＥＲＩＥをプラズマソースとするエッチング装置で行い、エッチングガスとしてＣｌ２、Ｏ２、ＨＢｒ、Ａｒの混合ガスを用いることを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記ゲートポリシリコン膜は、
１００Å〜１０００Åの厚さに形成することを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記ゲートメタル膜は、
タングステンシリサイド、タングステン、コバルトシリサイドまたはチタニウムシリサイドで形成することを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記ゲートメタル膜は、
５００Å〜１５００Åの厚さに形成することを特徴とする請求項１１に記載の半導体装置の製造方法。 - 前記リセスゲートを形成するステップは、
前記ゲートハードマスク膜をエッチングするステップと、
前記エッチングされたゲートハードマスクをエッチングバリアとして前記ゲートメタル膜をメーンエッチングとオーバーエッチングとに区分してエッチングするステップと、
前記ゲートポリシリコン膜をエッチングするステップと
を含むことを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記リセスゲートを形成するステップは、
ＩＣＰ、ＤＰＳ、ＥＣＲまたはＭＥＲＩＥをプラズマソースとするエッチング装置で行うことを特徴とする請求項１３に記載の半導体装置の製造方法。 - 前記ゲートメタル膜をオーバーエッチングするステップは、
Ｃｌ２／Ｎ２の混合プラズマまたはＣｌ２／Ｎ２の混合ガスにＯ２、Ｈｅが添加されたプラズマを用いて行うことを特徴とする請求項１３に記載の半導体装置の製造方法。 - 前記Ｃｌ２は２０ｓｃｃｍ〜１５０ｓｃｃｍの範囲の流量を有し、前記Ｎ２は１０ｓｃｃｍ〜１００ｓｃｃｍの範囲の流量を有することを特徴とする請求項１５に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115061A KR100562657B1 (ko) | 2004-12-29 | 2004-12-29 | 리세스게이트 및 그를 구비한 반도체장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006190947A true JP2006190947A (ja) | 2006-07-20 |
Family
ID=36599491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005170860A Pending JP2006190947A (ja) | 2004-12-29 | 2005-06-10 | リセスゲート及びそれを備えた半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060138474A1 (ja) |
| JP (1) | JP2006190947A (ja) |
| KR (1) | KR100562657B1 (ja) |
| CN (1) | CN1797715A (ja) |
| DE (1) | DE102005026565A1 (ja) |
| TW (1) | TWI261864B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745881B1 (ko) | 2006-07-31 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2008085341A (ja) * | 2006-09-28 | 2008-04-10 | Hynix Semiconductor Inc | 半導体素子のリセスゲートの製造方法 |
| KR100876779B1 (ko) | 2006-07-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| JP2009170857A (ja) * | 2007-09-28 | 2009-07-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8012828B2 (en) | 2008-01-07 | 2011-09-06 | Samsung Electronics Co., Ltd. | Recess gate transistor |
| KR101096442B1 (ko) | 2006-09-30 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US9941127B2 (en) | 2015-08-12 | 2018-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790267B1 (ko) * | 2006-07-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 및 그 제조방법 |
| US7883965B2 (en) * | 2006-07-31 | 2011-02-08 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| KR100842764B1 (ko) * | 2006-12-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 금속막 패턴 형성방법 및 이를 이용한 반도체 소자의게이트 전극 형성방법 |
| US7572704B2 (en) | 2006-12-27 | 2009-08-11 | Hynix Semiconductor Inc. | Method for forming metal pattern and method for forming gate electrode in semiconductor device using the same |
| KR100929630B1 (ko) | 2006-12-29 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR20080086686A (ko) * | 2007-03-23 | 2008-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN101355123B (zh) * | 2007-07-23 | 2010-12-01 | 广镓光电股份有限公司 | 具有低缺陷密度的半导体发光组件及其制造方法 |
| KR100942961B1 (ko) * | 2007-10-24 | 2010-02-17 | 주식회사 하이닉스반도체 | 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법 |
| TW201104903A (en) * | 2009-07-27 | 2011-02-01 | Solapoint Corp | Method for manufacturing photodiode device |
| CN101969081A (zh) * | 2009-07-27 | 2011-02-09 | 太聚能源股份有限公司 | 光电二极管装置的制造方法 |
| US8890262B2 (en) | 2012-11-29 | 2014-11-18 | Globalfoundries Inc. | Semiconductor device having a metal gate recess |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476816A (en) * | 1994-03-28 | 1995-12-19 | Motorola, Inc. | Process for etching an insulating layer after a metal etching step |
| KR100230981B1 (ko) * | 1996-05-08 | 1999-11-15 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
| US6872322B1 (en) * | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
| KR19990048761A (ko) * | 1997-12-10 | 1999-07-05 | 김덕중 | 반도체장치의 제조방법 |
| KR19990055404A (ko) * | 1997-12-27 | 1999-07-15 | 구본준 | 이이피롬 셀 및 그 제조방법 |
| JP3705919B2 (ja) * | 1998-03-05 | 2005-10-12 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| KR100398955B1 (ko) * | 2001-08-02 | 2003-09-19 | 삼성전자주식회사 | 이이피롬 메모리 셀 및 형성 방법 |
| KR100450667B1 (ko) * | 2001-10-09 | 2004-10-01 | 삼성전자주식회사 | 유효 채널 길이를 연장시킬 수 있는 반도체 소자의 홈 형성방법 |
| US6939811B2 (en) * | 2002-09-25 | 2005-09-06 | Lam Research Corporation | Apparatus and method for controlling etch depth |
| KR100468771B1 (ko) * | 2002-10-10 | 2005-01-29 | 삼성전자주식회사 | 모스 트랜지스터의 제조방법 |
| TW573333B (en) * | 2003-03-03 | 2004-01-21 | Promos Technologies Inc | Semiconductor device and manufacturing method thereof |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| JP4627974B2 (ja) * | 2003-08-01 | 2011-02-09 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
| JP2005285980A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US7208424B2 (en) * | 2004-09-17 | 2007-04-24 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having a metal layer |
| US7109552B2 (en) * | 2004-11-01 | 2006-09-19 | Silicon-Based Technology, Corp. | Self-aligned trench DMOS transistor structure and its manufacturing methods |
-
2004
- 2004-12-29 KR KR1020040115061A patent/KR100562657B1/ko not_active IP Right Cessation
-
2005
- 2005-06-08 DE DE102005026565A patent/DE102005026565A1/de not_active Ceased
- 2005-06-09 TW TW094118980A patent/TWI261864B/zh not_active IP Right Cessation
- 2005-06-10 JP JP2005170860A patent/JP2006190947A/ja active Pending
- 2005-06-10 CN CNA2005100767103A patent/CN1797715A/zh active Pending
- 2005-07-13 US US11/181,626 patent/US20060138474A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876779B1 (ko) | 2006-07-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US7566645B2 (en) | 2006-07-28 | 2009-07-28 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| KR100745881B1 (ko) | 2006-07-31 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP2008085341A (ja) * | 2006-09-28 | 2008-04-10 | Hynix Semiconductor Inc | 半導体素子のリセスゲートの製造方法 |
| KR101096442B1 (ko) | 2006-09-30 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2009170857A (ja) * | 2007-09-28 | 2009-07-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8012828B2 (en) | 2008-01-07 | 2011-09-06 | Samsung Electronics Co., Ltd. | Recess gate transistor |
| US9941127B2 (en) | 2015-08-12 | 2018-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060138474A1 (en) | 2006-06-29 |
| TWI261864B (en) | 2006-09-11 |
| DE102005026565A1 (de) | 2006-07-13 |
| CN1797715A (zh) | 2006-07-05 |
| TW200623210A (en) | 2006-07-01 |
| KR100562657B1 (ko) | 2006-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| US6251764B1 (en) | Method to form an L-shaped silicon nitride sidewall spacer | |
| KR100371289B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI283042B (en) | Method for fabricating transistor of semiconductor device | |
| TW200535990A (en) | Forming method of self-aligned contact for semiconductor device | |
| JP2006237302A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
| KR100753083B1 (ko) | 반도체소자의 리세스채널 형성 방법 | |
| KR100816733B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| KR100600044B1 (ko) | 리세스게이트를 구비한 반도체소자의 제조 방법 | |
| KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| KR100780629B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| US7189622B2 (en) | Method for fabricating semiconductor device | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| KR20070003136A (ko) | 리세스게이트를 구비한 반도체소자 및 그의 제조 방법 | |
| KR20070062735A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100704472B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR100726147B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR100861791B1 (ko) | 반도체소자의 제조방법 | |
| JP3708157B2 (ja) | 半導体装置の製造方法 | |
| KR100603590B1 (ko) | 반도체 소자의 전하저장전극용 콘택 플러그 형성방법 | |
| KR20060113265A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 | |
| KR20080089030A (ko) | 반도체 소자의 리세스 게이트 제조방법 | |
| KR20060113268A (ko) | 리세스게이트를 구비한 반도체장치의 제조 방법 | |
| KR20060113269A (ko) | 리세스 게이트 공정을 이용한 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090528 |