JP2006237302A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006237302A
JP2006237302A JP2005050213A JP2005050213A JP2006237302A JP 2006237302 A JP2006237302 A JP 2006237302A JP 2005050213 A JP2005050213 A JP 2005050213A JP 2005050213 A JP2005050213 A JP 2005050213A JP 2006237302 A JP2006237302 A JP 2006237302A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
epitaxial layer
gate electrode
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005050213A
Other languages
English (en)
Other versions
JP4867176B2 (ja
Inventor
Atsuhiro Ando
厚博 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005050213A priority Critical patent/JP4867176B2/ja
Priority to US11/358,022 priority patent/US7557396B2/en
Publication of JP2006237302A publication Critical patent/JP2006237302A/ja
Priority to US12/472,860 priority patent/US8012840B2/en
Application granted granted Critical
Publication of JP4867176B2 publication Critical patent/JP4867176B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】サイドウォールスペーサーを形成した際に削られた半導体基板部分を埋め込むことでエクステンション領域を半導体基板表面上に形成することを可能とし、短チャネル効果を抑制することを実現する。
【解決手段】半導体基板１０１上にゲート絶縁膜１０２を介して形成されたゲート電極１０３の側面にサイドウォールスペーサー１０４が形成され、半導体基板１０１上に堆積されたエクステンション領域１０９、１１０と、この上に形成されたソース・ドレイン１１２、１１３とを備えた半導体装置１において、サイドウォールスペーサー１０４を形成した際に削られた半導体基板１０１部分を埋め込むように第１エピタキシャル層１０７、１０８を形成し、第１エピタキシャル層上にこれとは逆導電型の第２エピタキシャル層からなるエクステンション領域１０９、１１０が形成されたものである。
【選択図】図１

Description

本発明は、短チャネル効果を低減することが容易な半導体装置および半導体装置の製造方法に関するものである。
ＣＭＯＳトランジスタのショートチャネル効果を低減させる構造として、エレベーテッドソースドレン構造が多く提案されている（例えば、特許文献１、２、３参照。）。上記各特許文献で述べられている構造では、ショートチャネル効果の抑制のため、半導体基板の表面より上部にエクステンション部を形成することが開示されている。多結晶シリコンを用いる（例えば、特許文献４参照。）構成以外では、エピタキシャル成長の際にゲート電極へのシリコン成長を抑制するため、窒化シリコン膜をゲート電極側壁に形成することが必要となる。窒化シリコン膜はゲート電極側壁のみに形成することが重要で、シリコン基板面に窒化シリコンが残ることはエクステンション部の形成時に欠陥を生じる原因となることが容易に判る。
一般的に用いられているドライエッチング技術では、シリコン基板上の窒化シリコン膜を除去する際にシリコン基板をエッチングすること無しに加工することが極めて困難であり、窒化シリコン膜の加工後は２ｎｍ〜５ｎｍ程度、シリコン基板が削られる。エピタキシャル成長の際に必要となる窒化シリコンのサイドウォールスペーサーを形成した後に発生するシリコン基板のリセス（後退）を考慮せずにエピタキシャル成長させることは、当初の目的であったエクステンション部をシリコン基板の上に設置することができなくなる。これにより、当初の目的であったショートチャネル効果の抑制が事実上できなくなるという問題があった。
特開２００４-９５６３９号公報 特開２００４-１５２９７３号公報、 特開２００２-２３１９４２号公報 特開２００２-２６３１０号公報
解決しようとする問題点は、シリコン基板上に形成されたゲート電極の側壁にみに窒化シリコン膜でサイドウォールスペーサーを形成する場合に、シリコン基板が削られるため、シリコン基板表面より上部にエレベーテッドソースドレンを形成することが困難になる点であり、これにより、短チャネル効果を抑制することが困難になることである。
本発明の半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成されたサイドウォールスペーサーと、前記ゲート電極の両側の前記半導体基板上に堆積されたエクステンション領域と、前記エクステンション領域上に形成されたソース・ドレイン領域とを備えた半導体装置において、前記サイドウォールスペーサーを形成した際に削られた前記半導体基板部分を埋め込むように形成した第１エピタキシャル層と、前記第１エピタキシャル層とは逆導電型のエピタキシャル層からなるもので前記第１エピタキシャル層上に形成された第２エピタキシャル層からなる前記エクステンション領域とを備えたことを最も主要な特徴とする。
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側面にサイドウォールスペーサーを形成する工程と、前記ゲート電極の両側の前記半導体基板上にエクステンション領域を形成する工程と、前記エクステンション領域上にソース・ドレイン領域を形成する工程とを備えた半導体装置の製造方法において、前記サイドウォールスペーサーを形成した際に削られた前記半導体基板部分を埋め込むように第１エピタキシャル層を形成する工程と、前記第１エピタキシャル層上に前記第１エピタキシャル層とは逆導電型の第２エピタキシャル層からなる前記エクステンション領域を形成する工程とを備えたことを最も主要な特徴とする。
本発明の半導体装置では、サイドウォールスペーサーを形成した際に削られた半導体基板部分を埋め込むように第１エピタキシャル層が形成されているため、第１エピタキシャル層を半導体基板と同程度の濃度に形成することにより実質的に半導体基板は削られる前の状態に戻されている、もしくは半導体基板１０１表面よりも高い状態に形成されている。そして第１エピタキシャル層とは逆導電型の第２エピタキシャル層からなるもので第１エピタキシャル層上に形成されたエクステンション領域を備えているため、エクステンション領域は半導体基板表面もしくはその表面よりも高い位置に形成されるので、短チャネル効果を抑制することができるという利点がある。
本発明の半導体装置の製造方法は、サイドウォールスペーサーを形成した際に削られた半導体基板部分を埋め込むように第１エピタキシャル層を形成する工程を備えたため、半導体基板が削られた部分が第１エピタキシャル層により埋め込まれ、第１エピタキシャル層を半導体基板と同程度の濃度に形成することにより実質的に半導体基板を削られる前の状態に戻す、もしくは半導体基板１０１表面よりも高い状態に形成することができる。そして、第１エピタキシャル層上に第１エピタキシャル層とは逆導電型の第２エピタキシャル層からなるエクステンション領域を形成する工程を備えているため、エクステンション領域を半導体基板表面もしくはその表面よりも高い位置に形成することができるので、短チャネル効果を抑制することができるという利点がある。
短チャネル効果を抑制するという目的を、サイドウォールスペーサーを形成した際に削られた半導体基板部分を埋め込むように形成した第１エピタキシャル層と、第１エピタキシャル層とは逆導電型のエピタキシャル層からなるもので第１エピタキシャル層上に形成された第２エピタキシャル層からなるエクステンション領域とを備えることで実現した。
本発明の半導体装置に係る一実施例を、図１の概略構成断面図によって説明する。
図１に示すように、半導体基板１０１上に、ゲート絶縁膜１０２を介してゲート電極１０３が形成されている。上記半導体基板１０１にはシリコン基板を用いる。この半導体基板１０１は、シリコン基板以外に、例えばＳＯＩ（Silicon on Insulater）基板を用いることもできる。上記ゲート絶縁膜１０２は、例えば熱酸化法により形成された酸化シリコン膜で形成することができ、またはその他のＭＯＳ型トランジスタのゲート絶縁膜に用いられている誘電体膜で形成することもできる。上記ゲート電極１０３は、例えばポリシリコンで形成することができる。
上記ゲート電極１０３の側壁にはサイドウォールスペーサー１０４が形成されている。このサイドウォールスペーサー１０４は、例えば窒化シリコン膜で形成されている。もしくは酸化シリコン膜で形成することも可能である。また、このサイドウォールスペーサー１０４には、エピタキシャル成長時に、ゲート電極１０３にシリコンが成長することを防ぐための機能も有する。上記サイドウォールスペーサー１０４を形成した際に削られた上記半導体基板１０１のリセス部（後退部）１０５、１０６を埋め込むように第１エピタキシャル層１０７、１０８が形成されている。この第１エピタキシャル層１０７、１０８は、半導体基板１０１の不純物濃度と同等な不純物濃度に形成されていることが好ましい。例えば、上記第１エピタキシャル層１０７、１０８にはエピタキシャル成長時のIn-situドーピングにて不純物が導入されている。
上記第１エピタキシャル層１０７、１０８上には、第１エピタキシャル層１０７、１０８とは逆導電型の第２エピタキシャル層からなるエクステンション領域１０９、１１０が形成されている。エクステンション領域１０９、１１０はエピタキシャル成長時のIn-situドーピングにて不純物が導入されている。また、上記エクステンション領域１０９、１１０はゲート電極１０３との電気的結合容量を少なくするためにゲート電極１０３に近づくにつれて膜厚が薄くなる傾斜領域を備えるように形成されることが望ましい。
さらに、上記ゲート電極１０３の両側には上記サイドウォールスペーサー１０４を介してサイドウォール１１１が形成されている。そして、上記エクステンション領域１０９、１１０上にはソース・ドレイン領域１１２、１１３が形成されている。このソース・ドレイン領域１１２、１１３は、例えばエピタキシャル成長により形成され、このエピタキシャル成長時にIn-situドーピングにて不純物が導入されているものである。
上記ソース・ドレイン領域１１２、１１３、サイドウォール１１１等を覆うように層間絶縁膜１２１が形成されている。この層間絶縁膜１２１は、例えば高密度プラズマＣＶＤ法により形成された酸化シリコン膜からなる。また、上記層間絶縁膜１２１表面は、例えば化学的機械研磨（ＣＭＰ）法によって、平坦化されている。
上記層間絶縁膜１２１には、ゲート電極１０３に達するコンタクトホール１２２、ソース・ドレイン領域１１２、１１３に達するコンタクトホール１２３、１２４が形成され、上記コンタクトホール１２２を通じてゲート電極１０３に接続する配線１２５、上記コンタクトホール１２３、１２４を通じてソース・ドレイン領域１１２、１１３に接続する配線１２６、１２７が形成されている。
上記半導体装置１では、サイドウォールスペーサー１０４を形成した際に半導体基板１０１の削られた部分、すなわちリセス部１０５、１０６を埋め込むように第１エピタキシャル層１０７、１０８が形成されているため、第１エピタキシャル層１０７、１０８を半導体基板１０１と同程度の濃度に形成することにより実質的に半導体基板１０１が削られる前の状態に戻されている、もしくは半導体基板１０１表面よりも高い状態に形成されている。そして第１エピタキシャル層１０７、１０８とは逆導電型の第２エピタキシャル層からなるもので第１エピタキシャル層１０７、１０８上に形成されたエクステンション領域１０９、１１０を備えているため、エクステンション領域１０９、１１０は半導体基板１０１表面もしくはその表面よりも高い位置に形成されるので、短チャネル効果を抑制することができるという利点がある。
次に、上記エクステンション領域１１０から基板１０１方向（深さ方向）に２次イオン質量分析（ＳＩＭＳ：Secondary-ion mass spectrometry）により不純物濃度分布を調べた結果を図２のヒ素（Ａｓ）濃度と深さの関係図によって説明する。
図２に示すように、エクステンション領域１０９、１１０を形成したときのエクステンション領域１１０のヒ素（Ａｓ）濃度は３×１０19ａｔｏｍｓ／ｃｍ3であり、基板１０１のヒ素（Ａｓ）濃度は１×１０17ａｔｏｍｓ／ｃｍ3であった。その後、１０５０℃のスパイクＲＴＡ（Rapid Thermal Annealing）を行ったところ、エクステンション領域１１０のヒ素（Ａｓ）濃度は２．８３×１０19ａｔｏｍｓ／ｃｍ3であった。もしくは、１０００℃のスパイクＲＴＡ（Rapid Thermal Annealing）を行ったところ、エクステンション領域１１０のヒ素（Ａｓ）濃度は３．０９×１０19ａｔｏｍｓ／ｃｍ3であった。このように、スパイクＲＴＡを行っても、エクステンション領域１０９、１１０の不純物濃度の変化はほとんど無く、エクステンション領域１０９、１１０と第１エピタキシャル層１０７、１０８との界面近傍で不純物濃度が低くなる程度であり、エクステンション領域１０９、１１０が基板１０１方向に大きく拡大するには至っていないことが確認できる。したがって、エクステンション領域１０９、１１０を形成した後の熱処理によっても、エクステンション領域１０９、１１０は基板１０１表面と同等もしくは基板表面よりも高い位置に形成されることになり、短チャネル効果を抑制することができるという利点がある。
本発明の半導体装置の製造方法に係る一実施例を、図３の製造工程断面図によって説明する。
図３（１）に示すように、半導体基板１０１としてシリコン基板を用いる。この半導体基板１０１は、シリコン基板以外に、例えばＳＯＩ（Silicon on Insulator）基板を用いることもできる。
次に、図３（２）に示すように、上記半導体基板１０１表面にゲート絶縁膜１０２を形成する。このゲート絶縁膜１０２は、例えば熱酸化法により形成することができ、ここでは一例として上記半導体基板１０１表面を酸化することで形成した。
次に、図３（３）に示すように、上記ゲート絶縁膜１０２上にゲート電極形成膜１３１と、上記ゲート電極形成膜１３１をエッチング加工する際のエッチングマスクとなるハードマスク層１３２を順に形成する。上記ゲート電極形成膜１３１は、例えばポリシリコンで形成することができ、上記ハードマスク層１３２は例えば窒化シリコンで形成することができる。成膜方法には、いずれも、例えば化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法を採用することができる。上記窒化シリコンからなるハードマスク層１３２は、その後に工程でシリコンのエピタキシャル成長時にゲート電極へのシリコン成長を抑制する膜としても使われる。また、ハードマスク層１３２は窒化シリコン膜の他に酸化シリコン膜を用いても同様の効果を得ることができる。また上記ゲート電極形成膜１３１はポリシリコンだけでなく、アモルファスシリコンを用いても同様の効果を得ることができる。
その後、レジスト塗布技術によりレジスト膜を成膜した後、リソグラフィー技術を用いて、レジスト膜をゲート電極パターン形状にパターニングして、レジストパターン１３３を形成する。上記レジストパターン１３３の下層構造として、底部反射防止膜（Ｂａｒｃ：Bottom Anti Reflection Coat）を用いることによっても同様の効果を得ることができる。この場合は、以下に示す窒化シリコンの加工の前にＢａｒｃを加工するエッチング（例えば反応性イオンエッチング）加工が必要となる。
次に、図３（４）に示すように、上記レジストパターン１３３〔前記図２（３）参照〕をエッチングマスクに用いて、上記ハードマスク層１３２およびゲート電極形成膜１３１をエッチング加工して、ハードマスク１３４およびゲート電極１０３を形成する。その際、ゲート電極形成膜１３１のエッチング加工は下層のゲート絶縁膜１０２上で停止される。その後、ゲート電極形成膜１３１を加工した後に残った上記レジストパターン１３３を主に酸素からなるアッシング処理により除去する。
次に、図３（５）に示すように、ゲート電極１０３側壁に形成された反応性生物を除去するためにフッ酸を含む薬液処理を行う。この薬液処理により露出している上記ゲート絶縁膜１０２〔前記図３（４）参照〕は剥離され、半導体基板１０１が露出される。
次に、図３（６）に示すように、上記ゲート電極１０３、上記ハードマスク１３４を被覆するように、サイドウォールスペーサー形成膜１３５を成膜する。このサイドウォールスペーサー膜１３５は、後に行われるエピタキシャル成長時に、ゲート電極１０３にシリコンが成長することを防ぐための機能も有する。上記サイドウォールスペーサー形成膜１３５は、例えば化学的気相成長法により、例えば窒化シリコン膜で形成することができる。このサイドウォールスペーサー形成膜１３５としては、エピタキシャル成長の抑制膜として窒化シリコン膜が好ましいが、酸化シリコン膜、酸窒化シリコン膜等を用いることでも同様の効果を得ることができる。
次に、図３（７）に示すように、サイドウォールスペーサー形成膜１３５を反応性イオンエッチング（ＲＩＥ）によりエッチバックして、ゲート電極１０３の側壁にサイドウォールスペーサー１０４を形成する。この反応性イオンエッチングでは、例えばフルオロカーボン系のガスを用いることができる。
上記反応性イオンエッチングでは、ゲート電極１０３の側壁にサイドウォールスペーサー形成膜１３５を残した状態で、半導体基板１０１上のサイドウォールスペーサー形成膜１３５を除去することができる。この際、ゲート電極１０３上にエピタキシャル成長時の抑制膜としてハードマスク１３４が残っていることが重要である。このエッチングでは、半導体基板１０１もサイドウォールスペーサー形成膜１３５と同時にエッチングされ、ゲート電極１０３の両側にはリセス部（後退部）１０５、１０６が生じる。その後、主に酸素からなるアッシング処理によりフルオロカーボンのポリマーを除去する。この工程はその後に行われる薬液による洗浄処理に組み込むことも可能である。
次に、図３（８）に示すように、エピタキシャル成長により半導体基板１０１の削られたリセス部（後退部）１０５、１０６を埋め込むように第１エピタキシャル層１０７、１０８をエピタキシャル成長させる。この第１エピタキシャル層１０７、１０８は、例えば、半導体基板（シリコン基板）１０１表面にシリコンをエピタキシャル成長させることにより、リセス部１０５、１０６が形成される前の半導体基板１０１表面と同程度の高さになるように形成される。このときの第１エピタキシャル層１０７、１０８の不純物濃度は半導体基板１０１と同程度であることが望ましいが、その後の熱処理により次行程で形成されるエクステンション領域からの熱拡散が発生する際には、その不純物濃度を加味した設定にすることが望ましい。また、上記不純物は、上記第１エピタキシャル層１０７、１０８のエピタキシャル成長時にIn-situドーピングにて導入することができる。また、上記エピタキシャル成長は、半導体基板１０１に発生したリセス１０５、１０６の形状（角度）に合わせて成長させることが望ましい。
上記第１エピタキシャル層１０７、１０８を形成する前に、上記半導体基板１０１のリセス部１０５、１０６のテーパー面を半導体基板１０１の結晶方位に合わせる薬液処理を行うことが好ましい。この薬液処理としては、アンモニア過水（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：４０）を用いる方法、塩酸過水（ＨＣｌ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：４０）を用いる方法、過酸化水素水（Ｈ2Ｏ2：Ｈ2Ｏ＝１：０〜１）を用いて２ｎｍ程度の表面酸化を行った後に０．５％〜１．０％フッ酸で酸化膜を除去する方法等がある。上記アンモニア過水および塩酸過水を用いる方法では、液温を例えば４０℃に設定する。また、過酸化水素水およびフッ酸を用いる方法ではいずれの液温も例えば２５℃に設定する。上記処理を行うことによって、リセス部１０５、１０６のテーパー面を半導体基板１０１の結晶方位に合わせることが可能になる。
次に、図３（９）に示すように、上記第１エピタキシャル層１０７、１０８上に、所望の不純物濃度および膜厚を有する第２エピタキシャル層を形成することで、エクステンション領域１０９、１１０を形成する。上記エクステンション領域１０９、１１０はゲート電極１０３との電気的結合容量を少なくするためにゲート電極１０３に近づくにつれて膜厚が薄くなるように形成されることが望ましい。また、エクステンション領域１０９、１１０に導入される不純物は、上記第２エピタキシャル層のエピタキシャル成長時にIn-situドーピングにて導入することができる。
その後、公知の技術を用いてサイドウォールの形成、ソース・ドレイン領域の形成、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等によるシリサイド化におよる電気抵抗の低減、各電極へのコンタクトの形成、配線の形成等を行い、さらに実装工程を経て半導体装置が完成される。
次に、配線の形成までを、図４の製造工程断面図によって説明する。
図４（１）に示すように、上記ゲート電極１０３、ハードマスク１３４、サイドウォールスペーサー１０４、エクステンション領域１０９、１１０等を被覆するサイドウォール形成膜１３６を成膜する。このサイドウォール形成膜１３６は、例えば窒化シリコン膜で形成することができる。
次に、図４（２）に示すように、上記サイドウォール形成膜１３６をエッチバックすることで、ゲート電極１０３の側壁にサイドウォールスペーサー１０４を介してサイドウォール１１１を形成する。その際、エッチバック処理によりエクステンション領域１０９、１１０上のサイドウォール形成膜１３６は除去され、エクステンション領域１０９、１１０が露出されている。また、ゲート電極１０３上には窒化シリコン膜からなるハードマスク１３４が形成されているので、ゲート電極１０３上にはハードマスク１３４の窒化シリコン膜が残される。上記エッチバックには、例えば反応性イオンエッチングを用いることができる。
次に、図４（３）に示すように、選択エピタキシャル成長法によって、上記エクステンション領域１０９、１１０上にソース・ドレイン領域１１２、１１３を選択的に形成する。このソース・ドレイン領域１１２、１１３に導入される不純物は、上記エピタキシャル成長時にIn-situドーピングにて導入することができる。
次に、図４（４）に示すように、上記ソース・ドレイン領域１１２、１１３、サイドウォール１１１等を覆うように層間絶縁膜１２１を形成する。この層間絶縁膜１２１は、例えば高密度プラズマＣＶＤ法により、酸化シリコン膜で形成することができる。
次に、図４（５）に示すように、化学的機械研磨（ＣＭＰ）法によって、上記層間絶縁膜１２１表面を平坦化する。
次に、図４（６）に示すように、レジスト塗布技術、リソグラフィー技術等により、上記層間絶縁膜１２１表面上にコンタクトホールを形成する際に用いるエッチングマスク１３７をレジストで形成する。
次に、図４（７）に示すように、上記エッチングマスク１３７を用いて層間絶縁膜１２１、ハードマスク１３４等をエッチングし、ゲート電極１０３に達するコンタクトホール１２２、ソース・ドレイン領域１１２、１１３に達するコンタクトホール１２３、１２４を形成する。その後、酸素を主とするレジストアッシングにより上記エッチングマスクを除去する。
次に、図４（８）に示すように、上記コンタクトホール１２２を通じてゲート電極１０３に接続する配線（または取り出し電極）１２５、上記コンタクトホール１２３、１２４を通じてソース・ドレイン領域１１２、１１３に接続する配線（または取り出し電極）１２６、１２７を形成する。
本発明の半導体装置の製造方法は、サイドウォールスペーサー１０４を形成した際に削られた半導体基板１０１部分、すなわちリセス部１０５、１０６を埋め込むように第１エピタキシャル層１０７、１０８を形成する工程を備えたため、半導体基板１０１が削られた部分が埋め込まれ、第１エピタキシャル層１０７、１０８を半導体基板１０１と同程度の濃度に形成することにより実質的に半導体基板１０１を削られる前の状態にすることができる。そして、第１エピタキシャル層１０７、１０８上に第１エピタキシャル層とは逆導電型の第２エピタキシャル層からなるエクステンション領域１０９、１１０を形成する工程と備えているため、エクステンション領域１０９、１１０を半導体基板１０１表面もしくはその表面よりも高い位置に形成することができるので、短チャネル効果を抑制することができるという利点がある。
また、上記半導体基板１０１のリセス部１０５、１０６はサイドウォールスペーサー１０４の加工時にテーパーに加工されるため、このテーパー角に合わせて第１エピタキシャル層１０７、１０８のエピタキシャル成長を行う。これにより、ゲート電極１０３直下のチャネル部とエクステンション領域１０９、１１０の接合抵抗が低減されるため、ゲート電流（Ｉon）を増加させることができる。
また、第１エピタキシャル層１０７、１０８を形成する前に、前処理として、上記半導体基板１０１のリセス１０５、１０６のテーパー角を半導体基板１０１の基板方位（例えば結晶方位）に合わせる薬液処理を行うことも好ましい。これにより、上記半導体基板１０１のリセス１０５、１０６のテーパー角を半導体基板１０１の基板方位（例えば結晶方位）に合わせることで、低欠陥の接合が実現され、チャネル部とエクステンション領域１０９、１１０の接合抵抗が低減させ、ゲート電流（Ｉon）を増加させることができる。
また、上記第１エピタキシャル層１０７、１０８およびエクステンション領域１０９、１１０を形成するエピタキシャル成長において、エピタキシャル成長層の角度を制御することができる。例えば、成膜温度を高めることでエピタキシャル成長層のテーパ角は緩やかになり、また塩化水素の流量を増加することで同様にエピタキシャル成長層のテーパ角は緩やかになる。上記エピタキシャル成長層を形成する成膜条件としては、原料ガスにジクロロシラン（Ｓｉ2Ｈ2Ｃｌ2）〔例えば供給流量を５０ｃｍ3／ｍｉｎ〕および塩化水素（ＨＣｌ）〔例えば供給流量を１５ｃｍ3／ｍｉｎ〜６０ｃｍ3／ｍｉｎ〕および水素（Ｈ2）〔例えば供給流量を２ｄｍ3／ｍｉｎ〕とし、成膜温度を７５０℃〜８５０℃に設定する。上記ジクロロシランの代わりにモノシランを用いることもでき、この場合には、上記各ガスの供給流量は適宜変更されるが、成膜温度と塩化水素流量の調節によりテーパ角を制御することができることに変わりはない。
本発明の半導体装置および半導体装置の製造方法は、エレベーテッドソースドレンを備えた半導体装置、特にはＭＯＳ型トランジスタおよびその製造方法という用途に適用することが好適である。
本発明の半導体装置に係る一実施例を示した概略構成断面図である。 本発明の半導体装置におけるエクステンション領域から半導体基板方向の不純物濃度プロファイル図である。 本発明の半導体装置の製造方法に係る一実施例を示した製造工程断面図である。 ソース・ドレイン領域の形成工程以降の製造方法を示す製造工程断面図である。
符号の説明
１…半導体装置、１０１…半導体基板、１０２…ゲート絶縁膜、１０３…ゲート電極、１０４…サイドウォールスペーサー、１０７，１０８…第１エピタキシャル層、１０９，１１０…エクステンション領域、１１２，１１３…ソース・ドレイン領域

Claims (10)

  1. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の側面に形成されたサイドウォールスペーサーと、
    前記ゲート電極の両側の前記半導体基板上に堆積されたエクステンション領域と、
    前記エクステンション領域上に形成されたソース・ドレイン領域とを備えた半導体装置において、
    前記サイドウォールスペーサーを形成した際に削られた前記半導体基板部分を埋め込むように形成した第１エピタキシャル層と、
    前記第１エピタキシャル層とは逆導電型のエピタキシャル層からなるもので前記第１エピタキシャル層上に形成された第２エピタキシャル層からなる前記エクステンション領域と
    を備えたことを特徴とする半導体装置。
  2. 前記第１エピタキシャル層は前記半導体基板の不純物濃度を有する
    ことを特徴とする請求項１記載の半導体装置。
  3. 前記エクステンション領域は前記ゲート電極に近づくにつれて膜厚が薄くなっている
    ことを特徴とする請求項１記載の半導体装置。
  4. 前記第１エピタキシャル層はエピタキシャル成長時にIn-situドーピングにて前記半導体基板の不純物濃度に不純物がドーピングされたものからなり、
    前記第２エピタキシャル層はエピタキシャル成長時にIn-situドーピングにて前記エクステンション領域となる不純物濃度に不純物がドーピングされたものからなる
    ことを特徴とする請求項１記載の半導体装置。
  5. 半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極の側面にサイドウォールスペーサーを形成する工程と、
    前記ゲート電極の両側の前記半導体基板上にエクステンション領域を形成する工程と、
    前記エクステンション領域上にソース・ドレイン領域を形成する工程とを備えた半導体装置の製造方法において、
    前記サイドウォールスペーサーを形成した際に削られた前記半導体基板部分を埋め込むように第１エピタキシャル層を形成する工程と、
    前記第１エピタキシャル層上に前記第１エピタキシャル層とは逆導電型の第２エピタキシャル層からなる前記エクステンション領域を形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  6. 前記第１エピタキシャル層を前記半導体基板の不純物濃度となるように形成する
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第１エピタキシャル層を形成する前に、前記半導体基板の削られた部分のテーパー面を前記半導体基板の結晶方位に合わせる薬液処理を行う
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  8. 前記第１エピタキシャル層を形成するエピタキシャル成長を前記半導体基板の削られた形状に合わせたエピタキシャル成長条件で行う
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  9. 前記第１エピタキシャル層を形成する工程では、エピタキシャル成長時にIn-situドーピングにて前記半導体基板の不純物濃度に不純物をドーピングし、
    前記第２エピタキシャル層を形成する工程では、エピタキシャル成長時にIn-situドーピングにて前記エクステンション領域を形成する不純物濃度に不純物をドーピングする
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  10. 前記エクステンション領域を前記ゲート電極に近づくにつれて膜厚が薄くなるように形成する
    ことを特徴とする請求項５記載の半導体装置の製造方法。

JP2005050213A 2005-02-25 2005-02-25 半導体装置の製造方法 Expired - Fee Related JP4867176B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005050213A JP4867176B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法
US11/358,022 US7557396B2 (en) 2005-02-25 2006-02-21 Semiconductor device and method of manufacturing semiconductor device
US12/472,860 US8012840B2 (en) 2005-02-25 2009-05-27 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050213A JP4867176B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237302A true JP2006237302A (ja) 2006-09-07
JP4867176B2 JP4867176B2 (ja) 2012-02-01

Family

ID=36931281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050213A Expired - Fee Related JP4867176B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7557396B2 (ja)
JP (1) JP4867176B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065157A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd 半導体素子、高電圧トランジスタ及び半導体素子の製造方法
US8883593B2 (en) 2011-07-20 2014-11-11 Ps4 Luxco S.A.R.L. Method of manufacturing a pillar-type vertical transistor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147340A (ja) * 2006-12-08 2008-06-26 Nec Electronics Corp 半導体装置、半導体装置の製造方法、及びｓｒａｍセル
US7678642B2 (en) * 2007-05-11 2010-03-16 Hynix Semiconductor Inc. Method for manufacturing phase change memory device using a patterning process
KR20090068929A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 금속 배선 제조 방법
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US20100038715A1 (en) * 2008-08-18 2010-02-18 International Business Machines Corporation Thin body silicon-on-insulator transistor with borderless self-aligned contacts
US8329547B2 (en) * 2010-07-22 2012-12-11 United Microelectronics Corp. Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
DE102010063782B4 (de) * 2010-12-21 2016-12-15 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgatestapeln mit großem ε und einem eingebetteten Verspannungsmaterial
US8592916B2 (en) 2012-03-20 2013-11-26 International Business Machines Corporation Selectively raised source/drain transistor
FR2989220A1 (fr) * 2012-04-06 2013-10-11 St Microelectronics Crolles 2 Circuit integre comprenant un transistor mos ayant une reponse sigmoidale et procede de realisation correspondant
KR102059526B1 (ko) 2012-11-22 2019-12-26 삼성전자주식회사 내장 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자
TWI605592B (zh) 2012-11-22 2017-11-11 三星電子股份有限公司 在凹處包括一應力件的半導體裝置及其形成方法（二）
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9536771B2 (en) 2013-04-11 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gap fill self planarization on post EPI
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9252014B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation
US9324830B2 (en) 2014-03-27 2016-04-26 International Business Machines Corporation Self-aligned contact process enabled by low temperature
US11239363B2 (en) * 2019-01-08 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor devices
US11031502B2 (en) 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151841A (ja) * 1992-10-30 1994-05-31 Nec Corp 電界効果トランジスタ及びその製造方法
JPH0786579A (ja) * 1993-09-14 1995-03-31 Toshiba Corp 半導体装置
JPH0864818A (ja) * 1994-02-01 1996-03-08 Lg Semicon Co Ltd 半導体素子の製造方法
JPH08167718A (ja) * 1994-10-12 1996-06-25 Nec Corp Ｍｉｓ型ｆｅｔおよびその製造方法
JPH09219520A (ja) * 1996-02-05 1997-08-19 Lg Semicon Co Ltd トランジスタ及びその製造方法
JPH10200106A (ja) * 1997-01-13 1998-07-31 Sony Corp 半導体装置及びその製造方法
JP2000150886A (ja) * 1998-09-10 2000-05-30 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2000216386A (ja) * 1999-01-25 2000-08-04 Internatl Business Mach Corp <Ibm> 浅い接合部を有する半導体デバイスの製作
JP2001177090A (ja) * 1999-10-27 2001-06-29 Lucent Technol Inc 集積回路
JP2003092400A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2004152973A (ja) * 2002-10-30 2004-05-27 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167618A (ja) 1994-12-14 1996-06-25 Fuji Electric Co Ltd 電力用半導体素子の製造方法
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US6087235A (en) * 1999-10-14 2000-07-11 Advanced Micro Devices, Inc. Method for effective fabrication of a field effect transistor with elevated drain and source contact structures
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
US7176109B2 (en) * 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US6743684B2 (en) * 2002-10-11 2004-06-01 Texas Instruments Incorporated Method to produce localized halo for MOS transistor
KR100499159B1 (ko) * 2003-02-28 2005-07-01 삼성전자주식회사 리세스 채널을 갖는 반도체장치 및 그 제조방법
US7138320B2 (en) * 2003-10-31 2006-11-21 Advanced Micro Devices, Inc. Advanced technique for forming a transistor having raised drain and source regions
US20060115949A1 (en) * 2004-12-01 2006-06-01 Freescale Semiconductor, Inc. Semiconductor fabrication process including source/drain recessing and filling
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7078285B1 (en) * 2005-01-21 2006-07-18 Sony Corporation SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151841A (ja) * 1992-10-30 1994-05-31 Nec Corp 電界効果トランジスタ及びその製造方法
JPH0786579A (ja) * 1993-09-14 1995-03-31 Toshiba Corp 半導体装置
JPH0864818A (ja) * 1994-02-01 1996-03-08 Lg Semicon Co Ltd 半導体素子の製造方法
JPH08167718A (ja) * 1994-10-12 1996-06-25 Nec Corp Ｍｉｓ型ｆｅｔおよびその製造方法
JPH09219520A (ja) * 1996-02-05 1997-08-19 Lg Semicon Co Ltd トランジスタ及びその製造方法
JPH10200106A (ja) * 1997-01-13 1998-07-31 Sony Corp 半導体装置及びその製造方法
JP2000150886A (ja) * 1998-09-10 2000-05-30 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2000216386A (ja) * 1999-01-25 2000-08-04 Internatl Business Mach Corp <Ibm> 浅い接合部を有する半導体デバイスの製作
JP2001177090A (ja) * 1999-10-27 2001-06-29 Lucent Technol Inc 集積回路
JP2003092400A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2004152973A (ja) * 2002-10-30 2004-05-27 Toshiba Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065157A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd 半導体素子、高電圧トランジスタ及び半導体素子の製造方法
US8883593B2 (en) 2011-07-20 2014-11-11 Ps4 Luxco S.A.R.L. Method of manufacturing a pillar-type vertical transistor

Also Published As

Publication number Publication date
US20060192232A1 (en) 2006-08-31
US7557396B2 (en) 2009-07-07
US8012840B2 (en) 2011-09-06
JP4867176B2 (ja) 2012-02-01
US20090233411A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
JP4867176B2 (ja) 半導体装置の製造方法
TWI779063B (zh) 半導體結構與其形成方法
US10049938B2 (en) Semiconductor devices, FinFET devices, and manufacturing methods thereof
US8518786B2 (en) Process for forming a metal oxide semiconductor devices
US11164959B2 (en) VFET devices with ILD protection
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
TW201926556A (zh) 半導體製作方法
TW202002301A (zh) 半導體結構形成方法
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US6335254B1 (en) Methods of forming transistors
JP2000223703A (ja) 半導体装置及びその製造方法
TW202125834A (zh) 半導體裝置的製作方法
CN109872953B (zh) 半导体器件及其形成方法
JP4745187B2 (ja) 半導体装置の製造方法
JP4417808B2 (ja) 半導体装置の製造方法
JP2007184420A (ja) 半導体装置の製造方法
KR100733733B1 (ko) 반도체 장치 형성 방법
US7989300B2 (en) Method of manufacturing semiconductor device
TWI845103B (zh) 半導體裝置結構之形成方法
JP2009212364A (ja) 半導体装置およびその製造方法
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR20070101435A (ko) 반도체 소자 및 그 제조 방법
KR100717811B1 (ko) 반도체 소자의 콘택 형성 방법
KR100771538B1 (ko) 낮은 저항의 텅스텐-폴리사이드 게이트 및 리세스채널을갖는 반도체소자의 제조방법
JPH09213785A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081006

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees