TW201926556A - 半導體製作方法 - Google Patents

半導體製作方法 Download PDF

Info

Publication number
TW201926556A
TW201926556A TW107122307A TW107122307A TW201926556A TW 201926556 A TW201926556 A TW 201926556A TW 107122307 A TW107122307 A TW 107122307A TW 107122307 A TW107122307 A TW 107122307A TW 201926556 A TW201926556 A TW 201926556A
Authority
TW
Taiwan
Prior art keywords
layer
contact hole
contact
etch
plasma
Prior art date
Application number
TW107122307A
Other languages
English (en)
Inventor
李筠
李振銘
柯忠廷
楊復凱
王美勻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926556A publication Critical patent/TW201926556A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供半導體製作方法，其包括提供裝置結構，其具有隔離結構、與隔離結構相鄰的鰭狀物、鰭狀物與隔離結構上的多個閘極結構；隔離結構與鰭狀物之上以及閘極結構之間的一或多個介電層、鰭狀物上的第一接點孔、以及隔離結構上的第二接點孔。上述方法更包括沉積保護層並以電漿處理保護層，使第一接點孔中的保護層與第二接點孔中的保護層在蝕刻製程中具有不同的蝕刻選擇性；以及蝕刻保護層，以蝕刻穿過第一接點孔的下表面上的保護層，但不蝕刻穿過第二接點孔的下表面上的保護層。

Description

半導體製作方法
本發明實施例關於半導體裝置與其形成方法，更特別關於製作接點的製程，以避免接成接點底部空洞。
為達更小的裝置結構與更高的電路效能，鰭狀場效電晶體成為半導體製程的主流。在製做積體電路中的小鰭狀場效電晶體裝置時，面臨許多挑戰。舉例來說，在形成接點結構於鰭狀場效電晶體裝置中時，晶圓上的形貌可能造成問題如接點底部的空洞。特別的是與鰭狀物上的接點結構相較，鰭狀物之間的接點結構相對較深且具有較高的深寬比。如此一來，形成接點相關問題之一為一些接點孔較深且窄，因此難以完全填入這些接點孔而留下空洞於接點結構下。製程階段中難以偵測這些空洞，但這些空洞仍會造成問題，比如使用一段時間後的電路短路或開路。綜上所述，亟需改善接點的形成製程。
本發明一實施例提供之半導體製作方法，包括：提供裝置結構，其具有隔離結構、與隔離結構相鄰的鰭狀物、鰭狀物與隔離結構上的多個閘極結構；隔離結構與鰭狀物之上以及閘極結構之間的一或多個介電層、鰭狀物上的第接點孔、以及隔離結構上的第二接點孔；沉積保護層，其至少覆蓋第一 接點孔與第二接點孔的下表面與側壁表面；以電漿處理保護層，使第一接點孔的下表面上的保護層與第二接點孔的下表面上的保護層在蝕刻製程中具有不同的蝕刻選擇性；以及對保護層進行蝕刻製程，以蝕刻穿過第一接點孔的下表面上的保護層，但不蝕刻穿過第二接點孔的下表面上的保護層。
A‧‧‧角度
H1、H2‧‧‧高度
W1、W2‧‧‧寬度
10‧‧‧方法
12、14、16、18、20‧‧‧步驟
100‧‧‧裝置
102‧‧‧基板
104‧‧‧鰭狀物
106‧‧‧隔離結構
112‧‧‧閘極結構
120‧‧‧源極/汲極結構
121‧‧‧重摻雜區
122‧‧‧金屬矽化物層
123‧‧‧氮化物層
124、130、134‧‧‧層間介電層
128、132‧‧‧接點蝕刻停止層
135a、135b‧‧‧接點孔
136a、136b‧‧‧接點結構
137a、137b‧‧‧側壁表面
138a、138b‧‧‧下表面
139‧‧‧阻障層
140‧‧‧蝕刻保護層
141‧‧‧金屬充填層
142‧‧‧電漿
第1圖係本發明多種實施例中，形成半導體裝置的方法其流程圖。
第2A、2C、2D、2E、2F、2G、2H、與2I圖係本發明多種實施例中，半導體裝置於製作的多種中間階段的部份剖視圖，而第2G、2H、與2I圖係第2F圖其部份的多種實施例。
第2B圖係本發明多種實施例中，半導體裝置於製作的中間階段的部份上視圖。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一 元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。此外，說明中的數值或數值範圍前若有「約」、「近似」、或類似用語，其涵蓋合理範圍內的數值，比如在所述數值的+/-10%內，或本技術領域中具有通常知識者所理解的其他數值。例如，用語「约5nm」涵蓋4.5nm至5.5nm的範圍。
本發明實施例一般關於半導體裝置與其形成方法。更特別的是，本發明實施例關於製作半導體時(特別是製作鰭狀場效電晶體裝置時)形成接點的製程，以避免接成接點底部空洞。在本發明一些實施例中，順應性地沉積蝕刻保護層於半導體裝置的接點孔中。接著以電漿處理蝕刻保護層。在此製程中，較深的接點孔其下表面(高於淺溝槽隔離處)接收較少或甚至未接收電漿，因此其對濕蝕刻製程的抗性大於較淺的接點孔其下表面(高於鰭狀物處)。如此一來，濕蝕刻製程會選擇性地移除高於鰭狀物之電漿處理後的蝕刻保護層，而不會露出較深接點孔中的氧化物，即避免形成空洞於接點結構下。本發明實施例的此優點與其他優點，將搭配附圖與相關內容說明於下。
第1圖係本發明多種實施例中，形成裝置100的方法10其流程圖。方法10僅用以舉例而非侷限本發明至申請專利範圍未直接記載的部份。在方法10之前、之中、或之後可進行額外步驟，且方法的額外實施例可置換、省略、或調換一些下述步驟。在下述說明中，方法10搭配第2A至2F圖說明。第2A 至2F圖係半導體裝置於製作的中間階段中的圖式。
裝置100僅用於說明目的，不必限縮本發明實施例至任何數目的裝置、任何數目的區域、或任何結構或區域的設置。此外，第2A至2F圖所示的裝置100為製作積體電路時的中間裝置或其部份，其可包含靜態隨機存取記憶體及/或邏輯單元、被動構件(如電阻、電容、或電感)、或主動構件(如p型場效電晶體、n型場效電晶體、多閘極場效電晶體如鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、其他記憶體、或上述之組合)。
方法10的步驟12(見第1圖)提供裝置(或裝置結構)100，如第2A與2B圖所示。如第2A圖中X方向(如X切線)中的剖視圖所示，裝置100具有多種結構或構件，包括：基板102；自基板102延伸的鰭狀物104；埋置於鰭狀物104中的源極/汲極結構120；隔離鰭狀物104與其他鰭狀物(或主動區)的隔離結構106；鰭狀物104與隔離結構106上的多個閘極結構112；隔離結構106與鰭狀物104上以及閘極結構112之間的層間介電層124；形成於層間介電層124與裝置100的多種其他結構上的接點蝕刻停止層128；形成於接點蝕刻停止層128上的另一層間介電層130；形成於層間介電層124、接點蝕刻停止層128、層間介電層130、與閘極結構112之頂部上的另一接點蝕刻停止層132；接點蝕刻停止層132上的另一層間介電層134；與穿過裝置100的多個層狀物之多個接點孔(如接點孔135a與135b)。如第2B圖中裝置100的這些結構其上視圖所示，裝置100包含多個鰭狀物104。鰭狀物104可平行於一方向，並可分割成片段。裝置 100更包含接點結構(如接點結構136a與136b)，其形成方法可為填入接點孔135a與135b。第2A圖所示的裝置100其製作方法可採用多種製程及/或材料如下述。
在此實施例中，基板102為矽基板。在其他實施例中，基板102包含其他半導體元素如鍺；半導體化化合物如碳化矽、砷化鎵、砷化銦、或磷化銦；或半導體合金如碳化矽鍺、磷砷化鎵、或磷化鎵銦。在實施例中，基板102可包含絕緣層上矽基板、可具有應力及/或應變以增進效能、可含磊晶區、可含隔離區、可含摻雜區、及/或可含其他合適的結構與層狀物。
鰭狀物104包含一或多種半導體材料如矽、鍺、矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷砷化鎵、或磷化鎵銦。鰭狀物104可摻雜合適摻質，以用於形成鰭狀場效電晶體。舉例來說，鰭狀物104可摻雜一或多種p型摻質如硼或銦，或一或多種n型摻質如磷或砷。鰭狀物104可包含摻雜區如輕摻雜區與重摻雜區，且可包含磊晶成長材料。
在第2A圖所示的實施例中，源極/汲極結構120如重攙雜的源極/汲極結構完全埋置於鰭狀物104中。在另一實施例中，源極/汲極結構120可部份埋置於鰭狀物104中並隆起高於鰭狀物104，比如具有合適摻質的磊晶成長半導體材料。在一些實施例中，源極/汲極結構120可視作鰭狀物104的一部份。源極/汲極結構120可進一步包含矽化部份或鍺矽化物部份。雖然第2A圖中只有單一的源極/汲極結構120，但應理解裝置100可具有多個源極/汲極結構120。舉例來說，兩個源極/汲 極結構120可分別位於鰭狀物104上的閘極結構112其兩側上。
鰭狀物104的圖案化方法可為任何合適方法。舉例來說，鰭狀物104的圖案化方法可採用一或多道光微影製程，其包含雙重圖案化製程或多重圖案化製程。一般而言，雙重圖案化製程與多重圖案化製程結合光微影與自對準製程，其形成的圖案間距可小於單一的直接光微影製程所形成的圖案間距。舉例來說，一實施例形成犧牲層於基板102上，並採用光微影製程圖案化犧牲層。採用自對準製程，可沿著圖案化的犧牲層的側壁形成間隔物。接著移除犧牲層，接著採用保留的間隔物或芯作為遮罩並蝕刻基板102，以形成鰭狀物104。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。舉例來說，乾蝕刻製程可採用含氧氣體、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯、氯仿、四氯化碳、及/或三氯化硼、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。舉例來說，濕蝕刻製程可包含在稀氫氟酸；氫氧化鉀溶液、氨、含氫氟酸、硝酸、及/或醋酸的溶液；或其他合適的濕蝕刻劑中進行的蝕刻。
隔離結構106可包含氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數介電材料、及/或其他合適絕緣材料。在一些實施例中，隔離結構106可為淺溝槽隔離結構。隔離結構106的形成方法可為蝕刻溝槽於基板102中，比如鰭狀物104的形成製程的一部份。接著可將隔離材料填入溝槽，接著進行化學機械研磨製程。此外可能採用其他隔離結構 如場氧化物、局部氧化矽、及/或其他合適結構。舉例來說，隔離結構106可包含多層結構，其具有一或多層的熱氧化物襯墊層。
在此實施例中，鰭狀物104高於隔離結構106。換言之，鰭狀物104的上表面在Z方向高於隔離結構106的上表面。舉例來說，上述結構的形成方法可為在形成鰭狀物104之後回蝕刻隔離結構106，或者自隔離結構106中的溝槽磊晶成長鰭狀物104。
層間介電層124位於隔離結構106與鰭狀物104上，以及閘極結構112之間。在一實施例中，層間介電層124的沉積方法為可流動的化學氣相沉積法。舉例來說，沉積可流動的材料如液相化合物於多種結構上的裝置100上，並進行一或多道退火製程以將可流動的材料轉換為固態材料。在其他實施例中，層間介電層124的沉積方法可為其他沉積方法，比如電漿增強化學氣相沉積法。可進一步對層間介電層124進行其他製程如化學機械研磨與選擇性蝕刻，以利形成結構於層間介電層124的頂部上。舉例來說，一些實施例可移除鰭狀物104上的層間介電層124，並使隔離結構106上的層間介電層124凹陷，使層間介電層124的上表面約與鰭狀物104的上表面齊平。層間介電層124可包含材料如四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、或摻雜的氧化矽如硼磷矽酸鹽玻璃、氟化的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、低介電常數介電材料、及/或其他合適介電材料。
接點蝕刻停止層128形成於層間介電層124上，並 形成於其他結構如鰭狀物104上。接點蝕刻停止層128包含介電材料如氮化矽、氧化矽、氮氧化矽、及/或其他材料。接點蝕刻停止層128的形成方法可為一或多種方法，其包含電漿增強化學氣相沉積、原子層沉積、及/或其他合適的沉積製程或氧化製程。
在一些實施例中，層間介電層130形成於接點蝕刻停止層128上。在形成層間介電層130時，層間介電層130可填入溝槽並覆蓋裝置100的形貌。在一實施例中，層間介電層130的沉積方法為可流動的化學氣相沉積，其包含沉積可流動的材料後，退火可流動的材料。在其他實施例中，層間介電層130的沉積方法可為其他沉積方法，比如電漿增強化學氣相沉積法。層間介電層130可包含材料如四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、或摻雜的氧化矽如硼磷矽酸鹽玻璃、氟化的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、低介電常數介電材料、及/或其他合適介電材料。此外，層間介電層124與130可包含相同或不同材料。
如第2A圖所示，閘極結構112位於鰭狀物104與隔離結構106上。閘極結構112可穿過層間介電層124的上側部份，或改為穿過層間介電層130並位於層間介電層124上。每一閘極結構112可為多層結構。舉例來說，每一閘極結構112可包含閘極介電層、閘極層位於閘極介電層上、與間隔物層(如個別閘極結構112的側壁)。閘極介電層可包含高介電常數的介電層，比如氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、其他合適的金屬氧化物、或上述之組合，且其形成方法可為原 子層沉積及/或其他合適方法。每一閘極結構112的閘極層可包含p型功函數金屬層或n型功函數金屬層。p型功函數金屬層包含的材料擇自但不限於氮化鈦、氮化鉭、釕、鉬、鎢、鉑、或上述之組合。n型功函數金屬層包含的材料擇自但不限於鈦、鋁、碳化鉭、氮碳化鉭、氮化鉭矽、或上述之組合。p型或n型功函數金屬層可包含多個層狀物，且其沉積方法可為化學氣相沉積、物理氣相沉積、及/或其他合適製程。閘極層亦可包含金屬充填層(或基體金屬層)，其可包含鋁、鎢、鈷、銅、及/或其他合適材料，且其形成方法可為化學氣相沉積、物理氣相沉積、電鍍、及/或其他合適製程。每一閘極結構112的間隔物層可為單層或多層結構。舉例來說，間隔物層可包含介電材料如氧化矽、氮化矽、氮氧化矽、其他介電材料、或上述之組合。
接點蝕刻停止層132可形成於層間介電層124、接點蝕刻停止層128、層間介電層130、與閘極結構112上，且其形成方法可為沉積與選擇性蝕刻。接點蝕刻停止層132可包含氮化矽、氧化矽、氮氧化矽、及/或其他材料，且其形成方法可為一或多種方法，包括電漿增強化學氣相沉積、原子層沉積、及/或其他合適方法。在一些實施例中，層間介電層134形成於接點蝕刻停止層132上。層間介電層134可包含材料如四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、或摻雜的氧化矽如硼磷矽酸鹽玻璃、氟化的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、低介電常數介電材料、及/或其他合適介電材料。層間介電層134的形成方法可為可流動的化學氣相沉積、電漿增強化學氣相沉積、或其他合適方法。接點孔135a與135b的形成 方法可為蝕刻穿過層間介電層134、接點蝕刻停止層132、層間介電層130、與接點蝕刻停止層128。如第2A圖所示，接點孔135a位於隔離結構106的頂部上並偏離鰭狀物104，以露出層間介電層130的頂部。接點孔135b位於鰭狀物104的頂部上，以露出源極/汲極結構120的部份。接點孔135a包含側壁表面137a與下表面138a，而接點孔135b包含側壁表面137b與下表面138b。下表面138b即源極/汲極結構120的上表面。方法10接著分別形成接點結構(如接點結構136a與136b)於接點孔(如接點孔135a與135b)的位置中。上述步驟關於多種製程如下述。
方法10的步驟14(見第1圖)沉積蝕刻保護層140於裝置100上(見第2C圖)。蝕刻保護層140可稱作另一間隔物層，其至少可覆蓋接點孔(如接點孔135a與135b)的下表面與側壁表面，且可額外覆蓋裝置100的其他表面。蝕刻保護層140包含介電材料如氮化矽、氧化矽、氮氧化矽、及/或其他合適材料。由於之後需選擇性地蝕刻蝕刻保護層140，蝕刻保護層140的組成需調整或最佳化以用於選擇性蝕刻製程，如下詳述。蝕刻保護層140的形成方法可為一或多種方法，其包含電漿增強化學氣相沉積、原子層沉積、及/或其他合適沉積製程或氧化製程。在一些實施例中，越過裝置100上的蝕刻保護層140為具有大致順應性厚度的薄層。蝕刻保護層140的順應性品質在側壁表面137a與137b有助於避免接點結構136a與136b至閘極結構112的漏電流路徑，或閘極結構112至接點結構136a與136b的漏電流路徑。在一些實施例中，可重複操作步驟14，使蝕刻保護層140具有目標厚度。
蝕刻保護層140可用於多種目的。為了說明目的，應先注意接點結構136b將電性連接至鰭狀物104上的源極/汲極結構120，因此接點結構136b與源極/汲極結構120之間應具有可信的電性連接或耦接。然而在蝕刻形成接點孔135b時，可能會使源極/汲極結構120的上表面暴露至蝕刻劑(亦可能包含空氣)而氧化。如此一來，在形成接點結構136b之前，預清潔製程有助於自源極/汲極結構120的上表面移除不想要的材料如氧化物。預清潔製程可為濕蝕刻，其不只攻擊接點孔135b的下表面138b，亦攻擊其側壁表面137b。側壁表面137b包含不同結構及/或層狀物，比如層間介電層134、接點蝕刻停止層132、層間介電層130、與接點蝕刻停止層128，其對預清潔蝕刻劑可能具有不同的蝕刻選擇性。如此一來，若側壁表面137b未覆蓋任何蝕刻保護層(如蝕刻保護層140)，預清潔將不均勻地移除側壁表面137b。此外，接點孔135b的水平尺寸(比如在第2A圖所示的X方向中的尺寸)可能擴大，這會增加即將形成於接點孔135b中的接點結構136b其關鍵尺寸。為解決這些問題，可沉積蝕刻保護層140以產生同質與均勻的層狀材料於側壁表面137b上，進而避免不一致的側壁輪廓。此外，蝕刻保護層140可有效避免接點孔135b的水平尺寸擴大，其可維持即將形成於接點孔135b中的接點結構136b其關鍵尺寸。
方法10的步驟16(見第1圖)以電漿142處理蝕刻保護層140。在一些實施例中，方向性地並均勻地朝裝置100的上表面施加電漿142，但因接點孔(如接點孔135a與135b)的幾何如深度不同，蝕刻保護層140的不同部份將暴露至不同劑量的電 漿142。舉例來說，在接點孔135b的下表面138b進行足夠的電漿處理後，較深的接點孔135a其下表面138a暴露至電漿142的劑量可較少。電漿處理有助於改善蝕刻保護層140其不同區域的蝕刻選擇性。舉例來說，步驟16可讓接點孔135a的下表面138a上的蝕刻保護層140與接點孔135b的下表面138b上的蝕刻保護層140，在後續的蝕刻製程(如步驟18)中具有不同蝕刻速率。蝕刻選擇性改變的物理機制之一，為電漿142破壞蝕刻保護層140的化學鍵。舉例來說，電漿142在下表面138b比在下表面138a破壞更多的氮-矽鍵結，因為電漿142轟擊下表面138b的程度較大。如此一來，下表面138b上的蝕刻保護層140其鬆散的分子鍵結，對後續步驟18中的乾蝕刻製程或濕蝕刻製程具有較高的蝕刻速率。舉例來說，濕蝕刻溶液(稀氫氟酸，或者氨與三氟化氮)主要可為氧化蝕刻劑，其與鬆散或斷裂的氮-矽鍵反應以形成氧化矽或矽-氧-氮鍵結。
層間介電層134的上表面上若存在蝕刻保護層140，其可暴露至較高劑量的電漿142。如此一來，蝕刻保護層140的部份可額外具有不同的蝕刻選擇性(比如在後續蝕刻製程中具有較高的蝕刻速率)。此外，側壁表面137a與137b上的蝕刻保護層140亦可暴露至電漿142。在方向性地朝裝置100施加電漿142時(比如以垂直於上表面的方向施加，如第2D圖所示)，由於側壁表面137a與137b的斜率，側壁表面137a與137b暴露至電漿142的劑量極少。在方向性地朝裝置100施加電漿142時(比如以垂直於上表面的方向施加，如第2D圖所示)，由於側壁表面137a與137b的斜率，側壁表面137a與137b暴露至電 漿142的劑量極少。如此一來，在後續蝕刻製程中的側壁表面137a與137b上的蝕刻保護層140，可保持實質上完整。在一些實施例中，側壁表面137a與137b的斜率為垂直或接近垂直。特別的是，側壁表面137a與裝置100的上表面(比如層間介電層134或閘極結構112的頂部)之間的角度，大致可為88度至90度之間。上述角度的例子可如第2D圖所示的角度A，其傾斜程度有些誇大以達說明目的。若側壁表面137a與137b變得太斜，則沉積其上的蝕刻保護層140在後續的蝕刻製程中可能有被移除的風險。
步驟16可採用任何合適的電漿源如射頻電漿源。任何合適的氣體或氣體的混合物如氮、氦與氨的混合物、氬與氨的混合物、其他不含氮的氣體、或上述之任何合適組合可用於電漿處理。電漿中的含氮氣體(比如含氮及/或氨)在電漿處理時可提升電漿離子化的能力，其可曾進後續蝕刻及/或清潔的效率。在一些實施例中，可重複進行步驟14與16，使蝕刻保護層140達到目標厚度。
方法10的步驟18(見第1圖)採用電漿處理的蝕刻保護層140，進行選擇性的蝕刻製程。舉例來說，第2E圖所示的實施例進行選擇性蝕刻製程，以蝕刻穿過接點孔135b的下表面138b上的蝕刻保護層140，而不蝕刻穿過接點孔135a的下表面138a上的蝕刻保護層140。值得注意的是，步驟18仍可移除下表面138a上的蝕刻保護層140其頂部，端視步驟16中下表面138a暴露至電漿的劑量而定。然而可最佳化蝕刻時間或氣體轟擊力以控制或調整步驟18，在下表面138a上的蝕刻保護層140 被蝕穿之前即停止步驟18。值得注意的是在最終產物中，下表面138a上的蝕刻保護層140可維持其厚度。此外，層間介電層134其上表面上的蝕刻保護層140已暴露至高劑量的電漿142，因此其將被步驟18移除。相反地，側壁表面137a與137b上的蝕刻保護層140暴露至低劑量的電漿142，因此其實質上維持完整於步驟18中。
步驟18的選擇性蝕刻製程有效，因其有助於在接點結構136a填入接點孔135a之後，避免可能的空洞形成於下表面138a。若無此製程(比如以乾蝕刻製程蝕刻下表面138a以露出下方的層間介電層130)，預清潔製程將蝕刻移除靠近下表面138a的層間介電層130，以產生弓形輪廓於下表面138a下。由於預清潔製程的本質，將難以避免弓形輪廓。比如隨著下表面138a的蝕刻停止層140打開，預清潔溶液將攻擊下方的層間介電層130並導致弓形輪廓。由於接點孔135a較深且較窄，當接點結構136a填入接點孔135a時，由於金屬無法完全填入接點孔135a，因此弓形輪廓可能會導致底部空洞(由陷落的空氣所形成)。在製程中難以偵測接點底部的空洞，因為填入接點孔135a中的金屬並未連接至任何下方的導電材料，但空洞仍會在裝置100使用一段時間後造成問題(如電路短路或開路)。綜上所述，亟需改善形成接點的製程。步驟18有助於解決接點孔135a其底部的接點空洞問題。
值得注意的是，第2E圖顯示弓形輪廓形成於接點孔135b的下表面138b，但此弓形輪廓不會造成問題，因為接點孔135b較淺且弓形角度夠小，因此接點結構136b仍可完全填入 接點孔135b而不會留下任何空洞於其中。弓形輪廓具有凹陷的側表面以及夾設於側表面之間的下表面，且兩側可對稱或不對稱。弓形輪廓的底部寬度可大於、等於、或小於頂部寬度，端視弓形輪廓的下表面夾設於側表面之間的位置為何。舉例來說，第2G-2I圖所視的弓形輪廓其底部略大於頂部。此外，可控制弓形或凹陷的角度，以適當地形成接點結構136b的多種層狀物。如下所述，接點結構136b可包含阻障層139與金屬充填層141，其形成方法可為物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、或其他合適方法。雖然選擇性蝕刻會讓最終裝置中，接點孔135b的下表面138b具有弓形輪廓(填有接點結構136b)，但接點孔135a的下表面138a不具有任何弓形輪廓。
步驟18的選擇性蝕刻製程可為等向蝕刻製程，其採用濕蝕刻劑如稀氫氟酸或氫氧化鉀溶液，含氫氟酸、硝酸、或醋酸的溶液，上述之組合，或其他合適的濕蝕刻劑。在其他實施例中，選擇性蝕刻製程可為等向乾蝕刻製程，其採用氨與三氟化氮的混合物或其他合適氣體。蝕刻劑可設計為對蝕刻保護層140其電漿處理部份的移除速率，大於對蝕刻保護層140其未處理部份(或處理較少部份)的移除速率。舉例來說，浸入稀氫氟酸4分鐘，即可選擇性移除蝕刻保護層140。此處所述的電漿處理蝕刻保護層140與後續等向濕蝕刻製程的組合，比需採用非等向乾蝕刻的習知方法具有更多優點。因為此處採用的濕蝕刻製程更簡易且成本更低，即可選擇性的移除蝕刻保護層140。
由於步驟18採用濕蝕刻製程，若步驟18所用的蝕 刻劑不只移除蝕刻保護層140，亦可在形成接點結構於源極/汲極結構120上之前先移除源極/汲極結構120其表面上不需要的材料(如氧化物)，則濕蝕刻製程可作為預清潔製程。因此濕蝕刻製程比暴露源極/汲極結構120至空氣或氣體的乾蝕刻製程更有利，因為乾蝕刻製程需要分開的預清潔製程。當然，若蝕刻劑無法移除氧化時，則需在步驟18之後及形成接點結構於源極/汲極結構120上之前，進行另一清潔製程以自源極/汲極結構120的表面移除任何不需要的材料(如氧化物)。
方法10的步驟14、16、與18可合併，其調整或最佳化以改善最後的結果。舉例來說，步驟14可決定蝕刻保護層140的組成，這將影響步驟16的電漿142如何處理蝕刻保護層140，以及電漿處理後的步驟18有多容易蝕刻處理後的蝕刻保護層140。步驟16中的電漿處理時間與步驟18中的蝕刻製程條件亦影響結果。在一實施例中，步驟14中的蝕刻保護層140其組成對蝕刻劑的蝕刻選擇性，在暴露至電漿142時具有高敏感性；步驟16的電漿處理時間可最大化下表面138a與138b之間的蝕刻選擇性；而步驟18可調整蝕刻製程條件如時間、蝕刻劑濃度、溫度、或類似條件，使蝕刻劑穿透下表面138b而不穿透下表面138a。在一實施例中，步驟18的蝕刻時間取決於電漿處理蝕刻保護層140的時間。
如上所述，選擇性電漿處理與蝕刻蝕刻保護層140主要來自於接點孔135a與135b的幾何差異。特別的是，接點孔135a的下表面138a比接點孔135b的下表面138b深，因此電漿142處理較少的下表面138a或不處理下表面138a。如此一來， 蝕刻製程中可維持下表面138a的蝕刻保護層140其厚度，並移除下表面138b的蝕刻保護層140。在一些實施例中，位於鰭狀物上的接點孔(如接點孔135b)其深寬比小於或等於5：1，而位於隔離結構上的接點孔(如接點孔135a)其深寬比大於或等於9：1。在此例中，接點孔135a與135b之間的深寬比差異至為4：1。如第2E圖所示，深寬比指的是接點孔的高度與寬度之間的比例，比如接點孔135a之高度H1與寬度W1之間的比例，或接點孔135b的高度H2與寬度W2之間的比例。由於在接點蝕刻停止層132的水平面量測接點結構的關鍵尺寸，因此可在相同水平面(如接點蝕刻停止層132的水平面)量測接點結構的寬度。值得注意的是，接點孔135a的寬度W1與135b的寬度W2可相同或不同。為了最佳化選擇性電漿處理與蝕刻製程，一些實施例中的接點孔135b其深寬比介於4.7：1至7.9：1之間，而接點孔135a其深寬比介於10.9：1至16.3：1之間。換言之，接點孔135a與135b之間的深寬比差異大於或等於3：1，但小於或等於11.6：1。
應理解的是，深寬比差異可由高度差異表示，端視接點孔的水平尺寸(比如約5nm至20nm之間的關鍵尺寸)而定。舉例來說，當接點孔135a與135b的關鍵尺寸為約10nm時，接點孔135b的高度可小於或等於50nm，而接點孔135a的高度可大於或等於90nm。當接點孔135a與135b的關鍵尺寸為約20nm時，接點孔135b的高度可小於或等於100nm，而接點孔135a的高度可大於或等於180nm。在一實施例中，接點孔135b的高度為約85nm，而接點孔135a的高度為約185nm。在另一實施例中，接底孔135b的深寬比為約4.9：1(比如約73nm的高度與約 15nm的寬度)，而接點孔135a的深寬比為約9.1：1(比如約91nm的高度與約10nm的寬度)。由於接點孔135a與135b的上表面齊平，接點孔135b的下表面138b將高於接點孔135a的下表面138a。舉例來說，當關鍵尺寸為約5nm時，下表面138b比下表面138a高出至少20nm；當關鍵尺寸為約10nm時，下表面138b比下表面138a高出至少40nm；而當關鍵尺寸為約20nm時，下表面138b比下表面138a高出至少80nm。
方法10的步驟20(見第1圖)最終沉積一或多種導電材料至接點孔中，以形成接點結構136a與136b(見第2F圖)。每一接點結構136a與136b可包含阻障層139，與位於阻障層139上並與阻障層139相鄰的金屬充填層141，如第2G至2I圖所示。這些圖式顯示在形成接點結構136b之後，靠近接點孔135b的下表面138b之結構其更詳細的其他特寫圖。阻障層139可包含導電氮化物如氮化鉭或氮化鈦，而金屬充填層141可包含鋁、鎢、銅、鈷、鈦、上述之組合、或其他合適材料。每一阻障層139與金屬充填層141的形成方法可為物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、或其他合適方法。在一些實施例中，可形成矽化物或鍺矽化物於阻障層139下及源極/汲極結構120上(或作為源極/汲極結構的一部份)。有利的是，由於相對較深的接點孔135a不具有弓形輪廓，因此較易填入接點結構136a以避免或減少空洞形成於接點結構136a下的可能性。
如第2F圖所示，接點結構136a與136b穿過層間介電層134、接點蝕刻停止層132、層間介電層130、與接點蝕刻停止層128。在鰭狀物104上，接點結構136b電性接觸源極/汲 極結構120。在隔離結構106上，接點結構136a與下方的層間介電層130(或一些實施例中的層間介電層134)之間隔有蝕刻保護層140。值得注意的是，雖然接點結構136a未連接至源極/汲極結構120，接點結構136a可穿過第2F圖中未圖示的其他鰭狀物104。接點結構136a亦可不穿過任何鰭狀物，但可用於電性內連線至裝置100的其他層狀物。
形成接點結構136a與136b的方法關於多種製程。在一實施例中，方法10首先沉積金屬層如鎳、鈷、鎢、鉭、或鈦於接點孔135a與135b中。方法10接著升溫進行退火製程，以形成金屬矽化物層122於源極/汲極結構120的重摻雜區121上的接點孔135b中。值得注意的是，源極/汲極結構120可磊晶成長於鰭狀物104上並具有適當摻質，且源極/汲極結構120依據磊晶成長的量而可高於、齊平、或低於鰭狀物104的上表面(見第2G至2I圖)。金屬矽化物層122可視作源極/汲極結構120的一部份，因此源極/汲極結構120包含重摻雜區121與金屬矽化物層122形成其上。舉例來說，重摻雜區121可包含矽鍺，且金屬矽化物層122可包含鎳矽鍺化物、鈷矽鍺化物、鎢矽鍺化物、鉭矽鍺化物、或鈦矽鍺化物，以用於p型的源極/汲極結構120。另一方面，重摻雜區121可包含磷化矽，而金屬矽化物層122可包含磷化鎳矽化物、磷化鈷矽化物、磷化鎢矽化物、磷化鉭矽化物、或磷化鈦矽化物，以用於n型的源極/汲極結構120。
此外，矽化製程中的金屬層頂部將轉變成氮化物層123，其形成方法可為退火製程中的金屬層與周圍的氮氣反應。如第2G圖所示，以接點孔135b為例，氮化物層123可形成 於接點孔135b的下表面138b與側壁表面137b上。氮化物層123可包含多種材料，比如氮化鎳、氮化鈷(如氮化二鈷、氮化三鈷、及/或氮化四鈷)、氮化鎢、氮化鉭、氮化鈦、或上述之組合。由於氮化物層123的側壁部份可阻擋用於後續製程的橫向空間，一些實施例薄化側壁表面137b上的氮化物層123以開啟更多空間用於沉積接點結構136b。如第2G圖所示，在薄化製程後的氮化物層123可具有非常薄的側壁部份。如第2H圖所示的其他實施例中，完全移除氮化物層123的側壁部份。如第2I圖所示的又一實施例中，完全移除氮化物層123的側壁部份與底部。值得注意的是第2I圖所示的實施例中，甚至可不形成氮化物層123。此外，在薄化或移除製程之後，一些實施例採用氣體混合物(如氮加氫)以輕微地轟擊氮化物層123(或其保留部份)的表面，以移除可能形成其上的氧化物。
方法10接著可形成阻障層139如氮化鉭或氮化鈦於接點孔135a與135b中的金屬矽化物層122上。若氮化物層123存在的話，阻障層139將位於氮化物層123上及/或與其相鄰。在一些實施例中，原子層沉積製程用以均勻地沉積阻障層139如氮化鉭或氮化鈦於側壁表面137a及137b與下表面138a及138b上。阻障層139(如其側壁部份)可避免後續形成的金屬充填層141穿透至周圍的矽或氧化物區。如第2G圖所示，阻障層139可位於氮化物層123的底部上，並與氮化物層123的側壁部份相鄰。如第2H圖所示的其他實施例中，阻障層139可位於氮化物層123的底部上，並直接接觸蝕刻保護層140。值得注意的是，若阻障層139與氮化物層123採用相同金屬如鉭或鈦，氮化 物層123可視作阻障層139的一部份。在其他實施例中，當氮化物層123不存在如第2I圖所示，阻障層139可直接接觸金屬矽化物層122與蝕刻保護層140。
方法10最後沉積金屬充填層141於接點孔135a與135b中。在一些實施例中，物理氣相沉積製程與化學氣相沉積製程的組合可用於沉積金屬充填層141。舉例來說，物理氣相沉積可用於先沉積薄鈷層如晶種層，其具有較慢的沉積速率與較高的品質；而化學氣相沉積可用於接著沉積厚鈷層如基體層，其具有較快的沉積速率但不具有與鈷晶種層相同的品質。在沉積晶種層時，需控制其厚度以避免在弓形區域阻擋基體層的沉積。如第2G至2I圖所示，最終裝置結構中的弓形輪廓填有接點結構136b，且保留於接點孔135b的下表面138b中。
方法10可進行額外步驟以完成製作裝置100。舉例來說，方法10可形成一或多個介電層於層間介電層134上，形成閘極接點插塞(通孔)於閘極結構112上，以及形成金屬內連線以連接多種電晶體的末端以形成積體電路。
本發明的一或多個實施例提供許多優點至半導體裝置與其形成製程，不過本發明實施例並不侷限於這些優點。舉例來說，本發明實施例形成的接點結構不具有任何底部空洞，即使位於鰭狀物之間的這些接點結構較深且具有較高的深寬比。如此一來，這些接點結構在使用時較可信。此外，藉由採用濕蝕刻製程可簡化製程。另一方面，本發明實施例易於整合至現有的半導體製程中。
在一例示性的實施例中，本發明關於半導體製作 方法，其包括：提供裝置結構，其具有隔離結構、與隔離結構相鄰的鰭狀物、鰭狀物與隔離結構上的多個閘極結構；隔離結構與鰭狀物之上以及閘極結構之間的一或多個介電層、鰭狀物上的第一接點孔、以及隔離結構上的第二接點孔；沉積保護層，其至少覆蓋第一接點孔與第二接點孔的下表面與側壁表面；以電漿處理保護層，使第一接點孔的下表面上的保護層與第二接點孔的下表面上的保護層在蝕刻製程中具有不同的蝕刻選擇性；以及對保護層進行蝕刻製程，以蝕刻穿過第一接點孔的下表面上的保護層，但不蝕刻穿過第二接點孔的下表面上的保護層。在一實施例中，上述方法更包括在進行蝕刻製程之後，分別形成第一接點結構與第二接點結構於第一接點孔與第二接點孔中。第一接點孔中的第一接點結構電性連接至鰭狀物上的源極/汲極結構。在一實施例中，形成第一接點結構於第一接點孔中的步驟包括：沉積金屬層至第一接點孔中，升溫退火含有金屬層的裝置結構以形成金屬矽化物層於第一接點孔中，以及將金屬充填層填入金屬矽化物層上的第一接點孔中。在一實施例中，以電漿處理保護層的步驟包括第一接點孔其下表面上的保護層暴露至電漿的劑量，高於第二接點孔其下表面上的保護層暴露至電漿的劑量。蝕刻製程對第一接點孔的下表面上的保護層之移除速率，大於對第二接點孔的下表面上的保護層之移除速率。在一實施例中，電漿擇自氮、氦與氨的混合物、氬與氨的混合物、與氨。方向性地施加電漿以處理第一接點孔與第二接點孔中的保護層。在一實施例中，保護層包括氮化矽。保護層順應係地覆蓋第一接點孔與第二接點孔其至少下 表面與側壁表面。在一實施例中，蝕刻製程為等向蝕刻製程。在一實施例中，等向蝕刻製程採用濕蝕刻劑，其包括氫氟酸以選擇性地蝕刻保護層的部份。在一實施例中，第一接點孔的深寬比小於或等於5：1，且第二接點孔的深寬比大於或等於9：1。在一實施例中，裝置結構的上表面與第一接點孔及第二接點孔的側壁之間的角度介於88度至90度之間。
在另一例示性的實施例中，本發明關於半導體製作方法，其包括提供裝置結構。裝置結構具有基板；自基板延伸的鰭狀物；位於基板上且與鰭狀物相鄰的層間介電層；位於鰭狀物上且與層間介電層相鄰的閘極結構；其中鰭狀物、層間介電層、與閘極結構定義第一接點孔於鰭狀物上，並定義第二接點孔於層間介電層上且偏離鰭狀物，其中第一接點孔的下表面高於第二接點孔的下表面；以及至少覆蓋第一接點孔的側壁表面與下表面及第二接點孔的側壁表面與下表面之蝕刻保護層。上述方法更包括施加電漿以處理第一接點孔與第二接點孔中的蝕刻保護層；並在施加電漿之後，自第一接點孔的下表面移除蝕刻保護層，並保留第二接點孔的下表面上的蝕刻保護層；以及分別形成第一接點結構與第二接點結構於第一接點孔與第二接點孔中。在一實施例中，施加電漿以選擇性地處理蝕刻保護層，因此第一接點孔其下表面上的蝕刻保護層暴露至電漿的劑量，高於第二接點孔其下表面上的蝕刻保護層暴露至電漿的劑量。在一實施例中，電漿擇自氮、氦與氨的混合物、氬與氨的混合物、與氨。電漿施加至蝕刻保護層的方向垂直於裝置結構的上表面。在一實施例中，蝕刻保護層在第一接點孔與 第二接點孔的側壁表面與下表面具有一致的厚度。在一實施例中，移除蝕刻保護層的步驟包括等向濕蝕刻製程。等向濕蝕刻製程的時間取決於電漿處理蝕刻保護層的時間。在一實施例中，第一接點孔與第二接點孔在閘極結構的上表面處具有實質上相同的水平寬度。第一接點孔的下表面比第二接點孔的下表面高至少40nm。在一實施例中，第一接點孔中的第一接點結構電性連接至鰭狀物的源極/汲極結構。第二接點孔中的第二接點結構與層與第二接點孔的下表面下的層間介電層之間，隔有蝕刻保護層。
在又一例示性的實施例中，本發明關於半導體裝置，其包括基板；自基板延伸的鰭狀物；位於基板上並與鰭狀物相鄰的一或多個介電層；與位於鰭狀物上並與介電層相鄰的閘極結構。鰭狀物、介電層、與閘極結構定義第一接點孔於鰭狀物上，且定義第二接點孔於基板上並偏離鰭狀物。第一接點孔的下表面高於第二接點孔的下表面。第一接點孔的下表面具有弓形輪廓，但第二接點孔的下表面不含任何弓形輪廓。上述裝置更包括氮化矽層於第一接點孔與第二接點孔中，以及第一接點結構與第二接點結構分別位於第一接點孔與第二接點孔中。氮化矽層覆蓋第一接點孔的側壁表面，但未覆蓋第一接點孔的下表面。氮化矽層覆蓋第二接點孔的側壁表面與下表面。第一接點孔電性連接至鰭狀物，而第二接點結構與第二接點孔下的介電層之間隔有氮化矽層。在一實施例中，第一接點孔的深寬比與第二接點孔的深寬比之間的差異大於或等於4：1。在一實施例中，半導體裝置的上表面與第一接點孔及第二接點孔 的側壁表面之間的角度介於88度至90度之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之申請專利範圍的精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體製作方法，包括：提供一裝置結構，其具有一隔離結構、與該隔離結構相鄰的一鰭狀物、該鰭狀物與該隔離結構上的多個閘極結構；該隔離結構與該鰭狀物之上以及該些閘極結構之間的一或多個介電層、該鰭狀物上的一第一接點孔、以及該隔離結構上的一第二接點孔；沉積一保護層，其至少覆蓋該第一接點孔與該第二接點孔的下表面與側壁表面；以電漿處理該保護層，使該第一接點孔的下表面上的該保護層與該第二接點孔的下表面上的該保護層在一蝕刻製程中具有不同的蝕刻選擇性；以及對該保護層進行該蝕刻製程，以蝕刻穿過該第一接點孔的下表面上的該保護層，但不蝕刻穿過該第二接點孔的下表面上的該保護層。
TW107122307A 2017-11-30 2018-06-28 半導體製作方法 TW201926556A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592961P 2017-11-30 2017-11-30
US62/592,961 2017-11-30
US15/882,905 US10177038B1 (en) 2017-11-30 2018-01-29 Prevention of contact bottom void in semiconductor fabrication
US15/882,905 2018-01-29

Publications (1)

Publication Number Publication Date
TW201926556A true TW201926556A (zh) 2019-07-01

Family

ID=64815596

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122307A TW201926556A (zh) 2017-11-30 2018-06-28 半導體製作方法

Country Status (3)

Country Link
US (4) US10177038B1 (zh)
CN (1) CN109860050A (zh)
TW (1) TW201926556A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10177038B1 (en) * 2017-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of contact bottom void in semiconductor fabrication
US11742400B2 (en) * 2018-08-14 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with deep contact structure
US11380794B2 (en) * 2020-05-08 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device having contact plugs with re-entrant profile
US11798846B2 (en) * 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug
US11502000B2 (en) * 2020-08-24 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom lateral expansion of contact plugs through implantation
US11373905B2 (en) * 2020-09-01 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device pre-cleaning
US20220122893A1 (en) * 2020-10-19 2022-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Leakage Current Suppression and Method for Forming the Same
CN115223943B (zh) * 2021-04-15 2024-07-02 长鑫存储技术有限公司 存储器的制作方法及存储器
US20230042567A1 (en) * 2021-08-09 2023-02-09 International Business Machines Corporation Reduced parasitic capacitance semiconductor device containing at least one local interconnect passthrough structure

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1017703A (en) 1909-07-30 1912-02-20 Tabor Mfg Co Lathe-tool-setting apparatus.
DE102010002451B4 (de) * 2010-02-26 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
US8431453B2 (en) * 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US20140264632A1 (en) * 2013-03-18 2014-09-18 Globalfoundries Inc. Semiconductor structure including a transistor having a layer of a stress-creating material and method for the formation thereof
US9147747B2 (en) * 2013-05-02 2015-09-29 United Microelectronics Corp. Semiconductor structure with hard mask disposed on the gate structure
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9147767B2 (en) * 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9505611B1 (en) * 2015-07-30 2016-11-29 Global Foundries Inc. Integration of electromechanical and CMOS devices in front-end-of-line using replacement metal gate process flow
US9666661B2 (en) * 2015-09-08 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Coplanar metal-insulator-metal capacitive structure
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10535566B2 (en) * 2016-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10756202B2 (en) * 2016-06-08 2020-08-25 Intel Corporation Quantum dot device packages
US10083871B2 (en) * 2016-06-09 2018-09-25 International Business Machines Corporation Fabrication of a vertical transistor with self-aligned bottom source/drain
US10079208B2 (en) * 2016-07-28 2018-09-18 Globalfoundries Inc. IC structure with interface liner and methods of forming same
US10510888B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10008416B2 (en) * 2016-11-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Forming a protective layer to prevent formation of leakage paths
TWI722073B (zh) * 2016-12-13 2021-03-21 聯華電子股份有限公司 半導體元件及其製作方法
US10153198B2 (en) * 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US10312332B2 (en) * 2017-04-18 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US10720358B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a liner layer with a configured profile and method of fabricating thereof
US10269624B2 (en) * 2017-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods of forming same
CN109728080B (zh) * 2017-10-27 2023-04-07 联华电子股份有限公司 隧道场效应晶体管及其制作方法
US10727117B2 (en) * 2017-11-20 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
US10796995B2 (en) * 2017-11-29 2020-10-06 Tohoku University Semiconductor devices including a first cobalt alloy in a first barrier layer and a second cobalt alloy in a second barrier layer
US10177038B1 (en) * 2017-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of contact bottom void in semiconductor fabrication
US10840189B2 (en) * 2018-07-30 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices having raised via contacts and methods of fabricating the same

Also Published As

Publication number Publication date
US12062578B2 (en) 2024-08-13
US20220301940A1 (en) 2022-09-22
US11362003B2 (en) 2022-06-14
US20210050268A1 (en) 2021-02-18
CN109860050A (zh) 2019-06-07
US20190164842A1 (en) 2019-05-30
US10825737B2 (en) 2020-11-03
US10177038B1 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
TW201926556A (zh) 半導體製作方法
TWI719615B (zh) 半導體裝置的形成方法
KR100702282B1 (ko) 반도체 장치 제조 방법
US20190088650A1 (en) Cut Metal Gate with Slanted Sidewalls
US11495494B2 (en) Methods for reducing contact depth variation in semiconductor fabrication
TWI588964B (zh) 互連接結構與其製作方法與應用其之 半導體元件
JP2006237302A (ja) 半導体装置および半導体装置の製造方法
TW201926554A (zh) 形成半導體裝置的方法
TW201926558A (zh) 半導體裝置的形成方法
TW202011518A (zh) 半導體裝置的形成方法
TWI830794B (zh) 半導體裝置及其製造方法
TW202008433A (zh) 半導體裝置的形成方法
TW202220210A (zh) 半導體裝置
TWI725557B (zh) 半導體裝置的製造方法
TW202145358A (zh) 半導體裝置與其形成方法
TW202017057A (zh) 鰭狀場效電晶體裝置
JP2007027348A (ja) 半導体装置及びその製造方法
TWI847249B (zh) 半導體裝置與其形成方法
TWI793690B (zh) 半導體結構與其形成方法
KR102623749B1 (ko) 갭충전 구조물 및 그 제조 방법
TWI852111B (zh) 半導體元件及其形成方法
US20090142895A1 (en) Method of forming a via
TWI845103B (zh) 半導體裝置結構之形成方法
TWI838669B (zh) 半導體裝置及其形成方法
TW202230610A (zh) 半導體裝置及其形成方法