TWI261864B - Recess gate and method for fabricating semiconductor device with the same - Google Patents

Recess gate and method for fabricating semiconductor device with the same Download PDF

Info

Publication number
TWI261864B
TWI261864B TW094118980A TW94118980A TWI261864B TW I261864 B TWI261864 B TW I261864B TW 094118980 A TW094118980 A TW 094118980A TW 94118980 A TW94118980 A TW 94118980A TW I261864 B TWI261864 B TW I261864B
Authority
TW
Taiwan
Prior art keywords
gate
layer
pit
metal layer
gas
Prior art date
Application number
TW094118980A
Other languages
English (en)
Other versions
TW200623210A (en
Inventor
Jae-Seon Yu
Phil-Goo Kong
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200623210A publication Critical patent/TW200623210A/zh
Application granted granted Critical
Publication of TWI261864B publication Critical patent/TWI261864B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

1261864 九、發明說明： 【發明所屬之技術領域】 本發明關於一種半導體技術，特關於一種凹坑閘極與製 造具有凹坑閘極之半導體元件之方法。 【先前技術】 閘極線經常被形成於平面化（planarized )的主動區域 之上。然而，隨著圖案的尺寸減少，一閘極之通道長度亦減 小，且離子植入之摻雜濃度被增加，從而導致電場增加，使 • 得接面洩漏。如是，上述的閘極線構成具有在確保再新特性 上的困難度。 至於一增強的閘極線構成方法，即一在下凹主動區之一 部分之後’形成一閘極的凹坑閘極形成製程業已被提出。 該凹坑閘極形成製程使得增加通道長度並減低該離子 植入之摻雜濃度變的可能。如是，透過此凹坑閘極形成製 程，該再新特性已被增進。 第1 A到1 C圖爲凹坑閘極之剖面圖，用以說明習知形成 •凹坑聞極的方法。 參閱第1 A圖，矽基板1 1之各等部分係被凹入，直至一 預定深度，從而獲得多數的凹坑 12。 接著，如不於第1 B圖者，一閘極隔離層1 3係形成於石夕 基板1 1之表面上。一閘極多晶矽層1 4係形成在閘極隔離 層1 3上，直到該閘極多晶矽層1 4塡入該凹坑丨2。一閘極 金屬層1 5與一閘極硬遮罩層1 6係相繼的被形成於多晶矽 層1 4上。該閘極金屬層1 5係基於諸如矽化鎢或鎢材以減 1261864 t ) 低各等凹坑閘極之片狀電阻（s h e e t r e s i s t a n c e )。該閘極硬 遮罩層1 6係藉由使用氮化矽來形成的。 參考第1 C圖，該閘極硬遮罩層1 6、該閘極金屬層1 5 與該閘極多晶矽層 1 4係透過閘極圖案化製程來形成多數 凹坑閘極 1〇〇來圖案化的。此中，參考元件符號14A，15A 與1 6 A，其各代表著一圖案化的閘極多晶砂層、一圖案化的 閘極金屬層與一閘極硬遮罩。 根據上述的凹坑閘極形成方法，當該閘極多晶矽層1 4 % 塡入該凹坑1 2時，將閘極多晶矽層1 4塡入凹坑1 2而不因 爲該凹坑之方位比（aspect ratio )產生空隙處是困難的。 在該閘極多晶矽層1 4之厚度係增加以解決空隙產生之 問題的情形中，個別凹坑閘極 1 〇 〇之高度增加了，從而導 致了在將被透過隨後製程形成的蝕刻用在隔離接觸拴塞的 氧化物層上的其他困難。 第1 D圖爲習知拴塞隔離氧化物層之剖面圖，其用於解 說止蝕之影響（incidence )。應當被瞭解者爲，相同的元件 ® 符號係在第1 A到1 C圖中，被用來描述相同組態的元件。 如圖所示，以氮化矽爲基的閘極間隔物層1 7係形成在 矽基板 1 1與凹坑閘極1 〇〇之上，接著，一層間隔離 (inter-layer insulation )層1 8係形成在閘極間隔層1 7之 上，用以隔離拴塞。之後，該一層間隔離層1 8被施以自對 準接觸蝕刻製程，來形成一接觸孔1 9，其有設置於各等凹坑 _ 閘極1 〇〇之間的矽基板1 1之一開放表面。然而，如第1 D圖 所闡示，由於各等凹坑閘極1 0 0太高，將被鈾刻之用於形成 1261864 接觸孔1 9之層間隔離層1 8之厚度係增加了。結果，存有接 觸孔1 9未完全開放的問題。 【發明內容】 因此，本發明之一目的，即爲提供一種凹坑閘極，其之 高度可被減低，裨免除當閘電極材料塡入一凹坑時產生空 隙；並且，本發明之一目的，爲製造此種凹坑閘極之方法。 根據本發明之一觀點，提供一種半導體元件之各等凹坑，其 包含：一基板；一具有在基板之預定部分形成有預定深度的 # 凹坑；一形成在具有凹坑之基板上的閘極隔離層；一形成在 該閘極隔離層上的閘極多晶矽層；一形成在該閘極多晶矽層 之上’且塡入該凹坑的閘極金屬層；與一形成在該閘極金屬 層上的閘極硬遮罩。 根據本發明之其他觀點，提供一種製造半導體元件之方 法’其包含下列步驟：藉由在基板上蝕刻一個預定的深度來 形成一凹坑；形成閘極隔離層在含有該凹坑之基板上；形成 一閘極多晶矽層在該閘極隔離層上；形成一閘極金屬層於該 ^ 閘極多晶矽層上，使得閘極金屬層塡入該凹坑；形成一閘極 硬遮罩層在該閘極金屬層上；且接著蝕刻該閘極硬遮罩層、 閘極金屬層與該閘極多晶矽層以形成底部塡入凹坑的凹坑 閘極。 【實施方式】 參考伴隨的圖式，一根據本發明之最佳實施例的凹坑閘 _ 極與製造半導體裝置的方法將被詳細的描述。 第2圖爲一剖面圖，展示具有根據本發明之一最佳實施 1261864 例的凹坑閘極之半導體元件。 如圖所示，各個凹坑閘極 2 0 0包含：一以諸如矽材料 爲基的基板2 1 ; —具有在基板2 1之預定部分形成有預定深 度的凹坑2 5 ; —形成在凹坑2 5與基板 2 1上的閘極隔離層 2 6 ; —形成在該閘極隔離層2 6上的圖案化之閘極多晶矽層 2 7 A ; —形成在該圖案化的閘極多晶矽層2 7 A之上，且塡入 該凹坑2 5的圖案化之閘極金屬層2 8 A ;以及，一形成在該 圖案化之閘極金屬層28A上的閘極硬遮罩29A。 在第2圖中，該圖案化的聞極多晶砂層 2 7 A係經由圖 案化一沿著該凹坑25之輪廓細微的形成於閘極隔離層26之 上的一閘極多晶矽層來形成的。該圖案化的閘極金屬層 28A係藉由圖案化形成在閘極多晶矽層上，使得該閘極金屬 層寬廣的接觸該閘極多晶矽層且塡入該凹坑2 5的閘極金屬 層來獲得的。該圖案化的閘極多晶矽層27A與圖案化的閘極 金屬層 28A之構形將於下列說明中被詳細描述。 由於該圖案化的閘極多晶矽層2 7 A與圖案化的閘極金 # 屬層 28A係細微的被形成，因此可大幅減低凹坑閘極 200 之高度。同樣，儘管圖案化的閘極多晶矽層27A與圖案化的 閘極金屬層 2 8 A係細微的被形成，其依然有可能減少個別 凹坑閘極200之電阻，這是因爲閘極金屬層被以與閘極多晶 矽層寬廣的接觸所形成。 該圖案化的閘極金屬層 2 8 A係藉由使用選自由矽化 鎢、鎢、矽化鈷與矽化鈦組成之群組的材料所形成，且具有 從大約5 0 0 A到大約1 5 0 0 A範圍的厚度。該圖案化的閘極 1261864 多晶矽層具有從約1 0 〇 A到約1 〇 〇 〇 A的厚度範圍。同樣， 凹坑2 5被形成具有圓形邊緣的形狀。 第3 A到3 E圖爲剖面圖，解說根據本發明之最佳實施例 之製造具有凹坑閘極的半導體元件的方法。此中，將使用與 第2圖相同組態元件的元件符號。 參考第3A圖，一墊氧化物層22與一硬遮罩多晶矽層 2 3相繼的被形成在基板2 1上。此中，該墊氧化物層2 2爲一 典型的墊氧化物層，其使用於淺溝槽隔離（STI)製程中，而 Φ 該製程並未在圖式中顯示。通常，墊氧化物層係透過STI製 程被形成，當作一元件隔離層。同樣，當基板2 1被蝕刻以 形成凹坑時，硬遮罩多晶矽層2 3係作爲一蝕刻障蔽，且其 具有從約1 0 0 0人到約5 Ο Ο Ο A的厚度範圍。 儘管未說明’但一光敏層係被形成在硬遮罩多晶矽層 23之上，且其被透過一照相曝光與發展製程來圖案化，從而 形成一遮罩圖案 24。藉由使用遮罩圖案24來當作蝕刻障 蔽，該硬遮罩多晶矽層 2 3係被蝕刻。 • 參閱第3B圖，該遮罩圖案24係被透過一剝離程序移 除，接著該墊氧化物層22被藉由使用該被蝕刻的硬遮罩多 晶矽層 2 3當作蝕刻障蔽而蝕刻。被暴露爲該墊氧化物層之 基板2 1之各等部分係被蝕刻，直到到達一預定深度，從而 獲得多數的凹坑2 5。此時，由於硬遮罩多晶矽層 2 3係以基 板2 1 (即是矽）之材料爲基，故在形成該凹坑2 5的蝕刻製 程中，硬遮罩多晶矽層 2 3係被耗盡。 特別是，上述用於形成凹坑2 5的蝕刻製程係於一蝕刻 1261864 , 設備中被施行，其中該導電性耦合電漿（ICP)、解耦合電漿 源（DPS)、電子粒子迴旋加速共振器（ECR)或磁性增強反應離 子鈾刻（MERIE)係被使用。此時，氯（Cl2)、氧（〇2)、溴化氫 (hydrogen bromide (HBr))與氬（Ar)之混和氣體被使用來當 作蝕刻氣體。C 1 2氣體、HBr氣體、Ar氣體係個別的以從約 10 seem到約 100 seem範圍的量被流動，同時02氣體係以 從約1 s c c m到約 2 0 s c c m範圍的量被流動。約5 0 W到約 400 W之底部功率被施加，且壓力係被設定從約5 mtorr到約 _ 50mtorr的範圍內。 由於在上述蝕刻製程後，凹坑2 5具有尖銳的邊緣角度， 一額外的輕蝕刻處理被藉由使用一電漿含氟化碳（CF )與 〇2來施行，以圓滑該凹坑25之尖銳角度的邊緣。該輕蝕刻 處理額外的提供一在基板2 1上減輕損壞的效果，該損壞肇 因於在形成凹坑2 5時的電漿。同樣，輕蝕刻處理導致了在 元件隔離區與凹坑2 5之間邊界區域的角之產生被減輕。 參考第3C圖，該墊氧化物層22係被藉由使用氟酸（HF) ® 溶液或利用混和氟化氨鹽基（NH4F)、過氧化氫（H202 )與水 (H20)來獲得的經緩衝的氧化物蝕刻劑（BOE)來移除。之後， 一閘極隔離層2 6係被形成於基板2 1與凹坑2 5之上，接著， 一閘極多晶矽層2 7係沿著凹坑2 5之輪廓，被細微的形成在 閘極隔離層2 6之上。特別是，可取代塡入該凹坑2 5，該閘 極多晶矽層2 7係被形成在凹坑2 5之上，且特別是在一從約 1 0 0 A到約1 0 0 0 A範圍內的閘極多晶矽層2 7之厚度範圍。 參閱第3 D圖，一閘極金屬層2 8係被形成在該閘極多晶 -10- 1261864 、 矽層2 7上，直到該閘極金屬層2 8塡入凹坑2 5，且接著閘極 硬遮罩 2 9 A被形成在閘極金屬層2 8之上。此時，閘極金屬 層2 8被形成爲一個厚度，其足以被塡入凹坑2 5中，使得閘 極金屬層2 8係寬廣的接觸於閘極多晶矽層2 7，即便閘極金 屬層2 8係細微的被形成亦同。此寬廣的接觸結果爲，可減 低目標凹坑閘極之線阻抗。較佳爲，該閘極金屬層2 8之厚 度，係於約5 00 A到約1 5 00 A的範圍。同樣，閘極硬金屬 層 2 8係藉由使用選自由矽化鎢、鎢、矽化鈷與矽化鈦之群 # 組所組成的材料所形成的。該閘極硬遮罩29A係藉由使用 氮化矽（Si3N4)所形成的。 在更仔細的形成該閘極硬遮罩29A中，儘管並未加以闡 釋，但一光敏層係被形成在閘極硬遮罩層之上，且接著透過 一照相曝光與發展製程來圖案化，從而獲得一閘極遮罩圖案 3 0。之後，閘極硬遮罩層係被藉由使用當作蝕刻障蔽的閘極 遮罩圖案 30來蝕刻，從而獲得閘極硬遮罩29A。 參閱第3 E圖，該閘極遮罩圖案 3 0係被移除了，且接 # 著，該閘極金屬層2 8與閘極多晶矽層2 7被接續的使用當作 蝕刻障蔽的閘極硬遮罩29A蝕刻，從而形成凹坑閘極200。 元件符號27A與28A分別代表一圖案化的閘極多晶矽層與 一圖案化的閘極金屬層。 置於各個凹坑閘極2 0 0，該凹坑閘極2 0 0之底部係被塡 入對應的凹坑2 5，同時該凹坑閘極2 0 0之上部份係由基板 2 1之表面向上突出。因爲凹坑閘極2 0 0之此特定結構，該通 道長度係被增加。 -11- 1261864 — 在於使用]CP或DSP之HDP蝕刻設備之形成凹坑閘極 200的上述圖案化製程中，該閘極金屬層28之蝕刻係於兩個 製程中被施行；即是，一主蝕刻製程與一過蝕刻製程。該主 蝕刻製程係於使用I C P、D P S或 E C R之高密度電漿（H D P ) 蝕刻設備中被施行的。此時，該蝕刻氣體使用了選自由 BCI3、以CF爲基的氣體、以NF爲基的氣體與以SF爲基的 氣體、大約50 seem到大約200 seem的Cl2氣體，或者其之 結合物所組成的群組之大約1 0 s c c m到大約5 0 s c c m之鈾刻 ❿ 氣體。 爲了使個別凹坑閘極2 0 0之剖面蝕刻輪廓垂直，該閘極 圖案化製程特別用於蝕刻該閘極金屬層2 8，其使用了從約 5 00 W到約20 00 W範圍的源功率集，以及選自由〇2，Ar，氮 (N2)氮（He)與其之結合所組成之群組的氣體。此時，使用 大約 1 seem到約20 seem的02氣體；使用大約 1 sccm 到約1，0 9 0 s c c m的N 2氣體；使用大約 5 0 s c c m到約2 0 0 s c c m的A r氣體；以及使用大約 5 0 s c c m到約2 0 s c c m的 • He氣體。 同樣，在使用 E C R、在從約1 0 0 0 W到約3 0 0 0 W之微波 功率集與選自由〇2、 Ar、N2、氨及其之結合所組成的群組 氣體中的HDP蝕刻設備之閘極圖案化製程，係被用來使得 個別凹坑閘極2 0 0之剖面蝕刻輪廓垂直。此時，使用大約1 s c c m 到約2 0 s c c m的Ο 2氣體；使用大約 1 s c c m到約 1 , 0 9 0 s c c m的N 2氣體；使用大約 5 0 s c c m到約2 0 0 s c c m
的A r氣體；以及使用大約 5 0 s c c m到約2 0 s c c m的H 1261864 氣體。 在上述主鈾刻製程後，閘極金屬層2 8接著被藉由使用 包含C 1 2氣體與N 2氣體混合的電漿，或藉由增加〇 2氣體 或He氣體至一經混合的ci2氣體與N2氣體所獲得的電 漿來施行過鈾刻製程，以防止閘極隔離層2 6在過蝕刻製程 時損壞’即使是該閘極隔離層2 6係被過蝕刻製程所暴露出 來。上述各個電漿具有對於氧的高蝕刻選擇性。該C i 2氣體 之數量，係於一從約20 seem到約1 50 seem的範圍內流動， 问時δ亥N 2熱體之數量，係於一從約1 〇 s c c m到約1 0 0 s c c m 的範圍內流動。 在形成凹坑閘極2 0 0的閘極圖案化製程中，閘極多晶矽 層27係於使用ICP、DPS或ECR的HDP鈾刻設備中被蝕刻。 此時’含有HBr與〇2氣體的混合電漿被使用來當作蝕刻氣 體’以選擇性的飽刻鬧極多晶砂層2 7，而不用耗盡（u s i n g u p ) 圖案化的閘極金屬層2 8 A與閘極隔離層2 6。透過此選擇性 蝕刻’圖案化的閘極金屬層2 8下方的閘極多晶矽層2 7之側 邊皆被切除（undercut)。 在閘極多晶矽層27之選擇性的蝕刻係於使用ICP與 DPS的HDP蝕刻設備被施行的情形中，一源功率係設定爲 從約5 0 0 W到約2000W的範圍，且該HBr氣體係於一量額自 約5 0 s c c m到約2 0 0 s c c m的範圍流動，且該〇 2氣體係於一 量額自約2 seem到約20 seem的範圍流動。 在閘極多晶矽層27之選擇性的蝕刻係於使用ECR的 H DP飩刻設備被施行的情形中，一微波功率係設定爲從約 1261864 ， 】，000W到約3,0 0 0 W的範圍，且該HBr氣體係於一量額自約 5 0 s c c m到約2 0 0 s c c m的範圍流動，且該〇 2氣體係於一量 額自約2 s c c m到約2 0 s c c m的範圍流動。 與不於第1 D圖的凹坑鬧極1 〇 〇比較，根據本發明之凹 坑閘極2 0 0將被詳述。 首先，關於閘極多晶矽層之厚度，該圖案化的閘極多晶 矽層1 4 A係以足夠塡入凹坑1 2之D 1的厚度來形成。然而， 圖案化的闇極多晶砂層27A係以不會塡入凹坑25之厚度 • D 1 1來形成。因此，根據本發明之圖案化的閘極多晶矽層2 7 A 係小於習知形成的圖案化的閘極多晶矽層1 4 A。 次者，圖案化的閘極金屬層1 5 A係以與圖案化的閘極多 晶矽層1 4 A較少接觸區域的方式形成，且因此圖案化的閘極 金屬層1 5 A係更厚實的被形成以減低凹坑閘極1 〇 〇之線阻 抗。在第1 E圖中的元件符號D2表示該圖案化的閘極金屬層 1 5 A之厚度。另一方面，根據本發明，即使閘極金屬層2 8 係由較薄的厚度D 1 2但仍足以塡入凹坑2 5的厚度來形成， ^ 該凹坑閘極200之線阻抗仍可被減低。因此，圖案化的圖案 化的閘極金屬層 2 8 A之厚度D 1 2係小於習知方式形成的圖 案化的閘極金屬層 1 5 A之厚度D 2。同樣，應被注意者爲習 知方式形成的閘極硬遮罩1 6 A之厚度D 3，係相同於根據本 發明之閘極硬遮罩2 9 A之D 1 3。 如上述，由於圖案化的閘極多晶矽層與圖案化的閘極金 屬層係細微的被形成，該根據本發明的凹坑閘極係避免了空 隙產生於塡入凹坑之閘極材料中。同樣的’由於凹坑閘極全 -1 4 - 1261864 - 部的高度被減低，其可輕易的在形成接觸孔的蝕刻製程期 間，鈾刻拴塞隔離氧化物層，來形成接觸拴塞。 第4圖爲剖面圖，用於說明在形成有根據本發明之最佳 實施例之凹坑閘極的半導體元件中，形成接觸孔的方法。此 中，相同的元件符號係用來描述在第2與3 A到3 E圖中的相 同組態的元件，而形成這種組態元件之詳細的製程將不被描 述。 如圖所示，由氮化矽製成的閘極間隔物層 3 1係被形成 ^ 在凹坑閘極2 0 0上，且接著，充當爲拴塞隔離層的層間隔離 層 3 2係被形成於閘極間隔物3 1上。接著，層間隔離層 3 2 被透過自準接觸（SAC )蝕刻製程蝕刻，形成開放基板2 1 表面之接觸孔3 3。儘管未闡釋，當層間隔離膜3 2被蝕刻且 接著閘極間隔物層 3 1被蝕刻時，該SAC蝕刻製程使用了接 觸遮罩當作蝕刻障蔽。 特別是，SAC蝕刻製程使用了蝕刻氣體，其提供相對於 皆爲以氮化物爲基的閘極硬遮罩29 A與閘極隔離層 3 1之層 ® 間隔離層3 2更高之蝕刻選擇性。該蝕刻氣體係選自由包含 含有大量的聚合物之高階的碳之氣體的群組。即是，該蝕刻 氣體係選自由 C2F6，C2F4, C3F6, C3F8, C4F8, C5F8, C5F1()與 C2HF5組成之群組其中之一。 同樣，含氣氣體（hydrogen-containing gas)被添入上 述的蝕刻氣體中，該飩刻氣體被用於SAC鈾刻製程，以增 加相對於閘極硬遮罩29 A與閘極隔離層 3 1之層間隔離層 3 2更高之蝕刻選擇性，並且增加用於確保S AC蝕刻製程之 1261864 _ 再現率的用於SAC蝕刻製程之窗。此時，含氫氣體‘ 由 chf3，ch2f2，ch3f，ch2，c.h4，c2h4 與 h2 所組 組。同樣，該含氫氣體能夠用CxHyFz之家族，其中X y $ 2 且 z 2 2。 此外，惰性氣體亦可被添加進混合氣體中，以藉 刻層間隔離層 3 2時增進電漿穩定性與噴鍍效果，來 止蝕刻之影響。此時，該惰性氣體係選自由He，Ne， Ze所組成的群組。
φ 由於個別凹坑閘極200之高度被減低，在SAC 程期間，該止蝕之影響並未發生，從而預防了關於 孔的缺陷產生。 根據本發明之最佳實施例，可藉由減低高度與凹 之線阻抗，來使得包含有凹坑閘極之半導體元件增進 性。同樣，凹坑閘極之減低的高度預防肇因於當接觸 過SAC蝕刻製程來形成時有缺陷的接觸開孔之影響。 可增加半導體元件之產出。 φ 本發明包含了韓國專利申請號2004-0115061方 年1 2月2 9日於韓國專利局申請的標的，其之全部內 倂入參考。 雖然本發明已經被特殊之實施例所描述，很明顯 此項技藝者將可藉此對其做出各種改變與修改，但是 離如同聲明在下的申請專離範圍之精神與領域。 【圖式簡單說明】 - 伴隨著與最佳實施例與附圖結合之詳細描述，本 上述及其他目的將會變的非常明顯與易於瞭解，在裏 係選自 成的群 ^ 2、 由在蝕 防止停 Ar 與 蝕刻製 接觸開 坑閘極 再新特 孔係透 結果’ ^ 2004 容在此 的熟悉 不能背 發明之 〔中： -16- 1261864 第1 A到1 C圖爲凹坑閘極之剖面圖，用以說明習知形成 凹坑閘極的方法； 第1 D圖爲習知拴塞隔離氧化物層之剖面圖，其用於解 說止蝕之影響（i n c. i d e η c e ); 第2圖爲一剖面圖，展示具有根據本發明之一最佳實施 例的凹坑閘極之半導體元件； 第3 A到3 E圖爲剖面圖，解說根據本發明之最佳實施例 之製造凹坑閘極的方法；以及
第4圖爲剖面圖，用於說明在形成有根據本發明之最佳 實施例之凹坑閘極的半導體元件中，形成接觸孔的方丨去。 【主要元件符號說明】 1 1…基板 12…凹坑 13.. .閘極隔離層 14.. .閘極多晶矽層 1 4 A ...圖案化的閘極多晶矽層 15.. .閘極金屬層 1 5 A…圖案化的閘極金屬層 1 6…閘極硬遮罩層 16A...閘極硬遮罩 17.. .閘極間隔物層 1 8…層間隔離層 19.. .接觸孔 21…基板 1261864 22.. .墊氧化物層 2 3...硬遮罩多晶矽層 24.. .遮罩圖案 25.. .凹坑 26…閘極隔離層 2 7...閘極多晶矽層 2 7 A ...圖案化的閘極多晶矽層 28…閘極硬金屬層 28A...圖案化的闊極金屬層 2 9 ...聞極硬遮罩 29A...閘極硬遮罩 3 0...閘極遮罩圖案 3 1 ...閘極間隔物層 32.. .層間隔離層 3 3...接觸孔 1 00 ...凹坑閘極 籲200…凹坑閘極

Claims (1)

1261864 十、申請專利範圍： 1 · 一種半導體元件之凹坑閘極，其包含：一基板；一具有在 基板之預定部分形成有預定深度的凹坑；一形成在具有凹 坑之基板上的閘極隔離層；一形成在該閘極隔離層上的閘 極多晶砂層；一形成在該閘極多晶矽層之上，且塡入該凹 坑的聞極金屬層；以及一形成在該閘極金屬層上的閘極硬 遮罩。 2 ·如申請專利範圍第丨項之凹坑閘極，其中該閘極多晶矽層 具有從約 1 〇 〇 A到約1 ο ο 〇人範圍的厚度。 3 ·如申請專利範圍第1項之凹坑閘極，其中該閘極金屬層係 選自由鎢、砂化鎢（t u n g s t e n s i 1 i c i d e )、砂化銘（c o b a 11 s 111 c i d e )與砂化鈦（t i t a n i u m s i 1 i c i d e )組成之群組。 4 ·如申請專利範圍第3項之凹坑閘極，其中該閘極金屬層具 有從約 5 0 0 A到約1 5 0 0人範圍的厚度。 5 ·如申g靑專利範圍第1項之凹坑閘極，其中該凹坑具有圓形 邊緣的形狀。 6 .如申請專利範圍第1項之凹坑閘極，其中該基板係以砂爲 基。 7· —種用於製造一半導體元件之方法，包括以下步驟··藉由 在基板上蝕刻一個預定的深度來形成一凹坑；形成聞極隔 離層在含有該凹坑之基板上；形成一閘極多晶砂層在-該鬧 極隔離層上；形成一閘極金屬層於該閘極多晶；^ ±，{吏 得閘極金屬層塡入該凹坑；形成一閘極硬遮罩層在該聞極 金屬層上，且接者触刻該鬧極硬遮罩層、鬧極金屬層言亥 -1 9 - 1261864 閘極多晶矽層以形成底部塡入 8 .如申請專利範圍第7項之方法 含的步驟有：形成一硬遮罩多 遮罩圖案於該硬遮罩多晶矽層 P早蔽來餓刻δ亥硬遮罩多晶5夕層 作蝕刻障蔽蝕刻基板之預定部 該凹坑；並且在該凹坑上施行 有圓滑邊緣的凹坑。 ® 9 ·如申請專利範圍第8項之方法 用CF/〇2混合電發。 1 〇 ·如申請專利範圍第8項之方法 一蝕刻設備中被施行，其中該 (ICP)、解耦合電漿源（DPS)、 (electron cyclotron resonance 氣體、〇2氣體、HBr氣體 刻氣體之磁性增強反應離子 •用。 1 1 ·如申請專利範圍第7項之方法 從約 1 〇 ο A到約1 ο ο ο A範圍 1 2 .如申請專利範圍第7項之方S 由使用選自由鎢、矽化鎢、矽 的材料所形成的。 1 3 .如申請專利範圍第1 2項之方 從約 5 0 0 A到約1 5 0 0 A範圍 該凹坑的凹坑閘極。 ’其中形成該凹坑之步驟包 晶矽層於該基板上；形成一 上·，使用遮罩圖案當作蝕刻 ;藉使用硬遮罩多晶矽層當 位達一預定深度，從而形成 一額外的蝕刻製程，來獲取 ’其中該額外的蝕刻製程使 ’其中形成凹坑的步驟係於 設備係使用導電性耦合電漿 一電子粒子迴旋加速共振器 ECR)與採用經由混合Cl2 與 Ar氣體來獲得之一蝕 餓刻（M ERIE)之一種係被使 ’其中該鬧極多晶砂層具有 的厚度。 :’其中，閘極金屬層係藉 化鈷與矽化鈦之群組所組成 法，其中該閘極金屬層具有 的厚度。 - 20- 1261864 1 4 .如申請專利範圍第7項之方法’其中形成該凹坑閘極之步 驟包含的步驟有：蝕刻該閘極硬遮罩層；於兩個製程中鈾 刻該閘極金屬層，其中包含有主蝕刻製程與過蝕刻製程， 其使用被蝕刻的閘極硬遮罩層來當作蝕刻障蔽；以及蝕刻 該閘極多晶矽層。 1 5 .如申請專利範圍第1 4項之方法，其中該形成凹坑閘極之 步驟係在一蝕刻設備中施行，該蝕刻設備使用了導電性耦 合電漿（ICP)、解耦合電漿源（DPS)、一電子粒子迴旋加速 共振器（electron cyclotron resonance)與一磁性增強 (magnetically enhanced)反應離子餓刻之一種。 16.如申請專利範圍第14項之方法，其中有關於閘極金屬層 之過蝕刻製程係藉由使用Cl2/N2混合電漿，與藉由增加 〇2氣體與He氣體至一經混合的Cl2與 N2氣體所獲得 的電漿之一來施行的。 1 7 ·如申請專利範圍第1 6項之方法，其中該C 1 2氣體，係於 一從約2 0 s c c m到約1 5 0 s c c m的數量範圍內流動，且該 N 2氣體，係於一從約1 〇 s c c m到約1 〇 〇 s c c m的數量範圍 內流動。
TW094118980A 2004-12-29 2005-06-09 Recess gate and method for fabricating semiconductor device with the same TWI261864B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115061A KR100562657B1 (ko) 2004-12-29 2004-12-29 리세스게이트 및 그를 구비한 반도체장치의 제조 방법

Publications (2)

Publication Number Publication Date
TW200623210A TW200623210A (en) 2006-07-01
TWI261864B true TWI261864B (en) 2006-09-11

Family

ID=36599491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094118980A TWI261864B (en) 2004-12-29 2005-06-09 Recess gate and method for fabricating semiconductor device with the same

Country Status (6)

Country Link
US (1) US20060138474A1 (zh)
JP (1) JP2006190947A (zh)
KR (1) KR100562657B1 (zh)
CN (1) CN1797715A (zh)
DE (1) DE102005026565A1 (zh)
TW (1) TWI261864B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790267B1 (ko) * 2006-07-27 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 및 그 제조방법
KR100876779B1 (ko) 2006-07-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7883965B2 (en) * 2006-07-31 2011-02-08 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100745881B1 (ko) 2006-07-31 2007-08-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100869359B1 (ko) * 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
KR101096442B1 (ko) 2006-09-30 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7572704B2 (en) 2006-12-27 2009-08-11 Hynix Semiconductor Inc. Method for forming metal pattern and method for forming gate electrode in semiconductor device using the same
KR100842764B1 (ko) * 2006-12-27 2008-07-01 주식회사 하이닉스반도체 금속막 패턴 형성방법 및 이를 이용한 반도체 소자의게이트 전극 형성방법
KR100929630B1 (ko) 2006-12-29 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20080086686A (ko) * 2007-03-23 2008-09-26 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN101355123B (zh) * 2007-07-23 2010-12-01 广镓光电股份有限公司 具有低缺陷密度的半导体发光组件及其制造方法
JP2009170857A (ja) * 2007-09-28 2009-07-30 Elpida Memory Inc 半導体装置及びその製造方法
KR100942961B1 (ko) * 2007-10-24 2010-02-17 주식회사 하이닉스반도체 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법
KR101374323B1 (ko) 2008-01-07 2014-03-17 삼성전자주식회사 반도체 소자 및 그 제조방법
CN101969081A (zh) * 2009-07-27 2011-02-09 太聚能源股份有限公司 光电二极管装置的制造方法
TW201104903A (en) * 2009-07-27 2011-02-01 Solapoint Corp Method for manufacturing photodiode device
US8890262B2 (en) 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
JP2017038015A (ja) 2015-08-12 2017-02-16 株式会社東芝 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476816A (en) * 1994-03-28 1995-12-19 Motorola, Inc. Process for etching an insulating layer after a metal etching step
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
KR19990048761A (ko) * 1997-12-10 1999-07-05 김덕중 반도체장치의 제조방법
KR19990055404A (ko) * 1997-12-27 1999-07-15 구본준 이이피롬 셀 및 그 제조방법
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
KR100398955B1 (ko) * 2001-08-02 2003-09-19 삼성전자주식회사 이이피롬 메모리 셀 및 형성 방법
KR100450667B1 (ko) * 2001-10-09 2004-10-01 삼성전자주식회사 유효 채널 길이를 연장시킬 수 있는 반도체 소자의 홈 형성방법
US6939811B2 (en) * 2002-09-25 2005-09-06 Lam Research Corporation Apparatus and method for controlling etch depth
KR100468771B1 (ko) * 2002-10-10 2005-01-29 삼성전자주식회사 모스 트랜지스터의 제조방법
TW573333B (en) * 2003-03-03 2004-01-21 Promos Technologies Inc Semiconductor device and manufacturing method thereof
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP4627974B2 (ja) * 2003-08-01 2011-02-09 セイコーインスツル株式会社 半導体装置の製造方法
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
JP2005285980A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US7208424B2 (en) * 2004-09-17 2007-04-24 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a metal layer
US7109552B2 (en) * 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods

Also Published As

Publication number Publication date
JP2006190947A (ja) 2006-07-20
KR100562657B1 (ko) 2006-03-20
US20060138474A1 (en) 2006-06-29
DE102005026565A1 (de) 2006-07-13
TW200623210A (en) 2006-07-01
CN1797715A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
US7291550B2 (en) Method to form a contact hole
JP2006108629A (ja) 半導体装置の製造方法
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
JP2008085341A (ja) 半導体素子のリセスゲートの製造方法
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
KR100438772B1 (ko) 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
KR100905999B1 (ko) 반도체 소자의 제조방법
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
JP5030126B2 (ja) 半導体素子の素子分離膜形成方法
KR100464862B1 (ko) 반도체 장치의 제조 방법
US20040142532A1 (en) Method for forming salicide in semiconductor device
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
KR100312384B1 (ko) 반도체 소자의 캐패시터 형성 방법
JP2005191567A (ja) 半導体素子のコンタクト形成方法
JP3628863B2 (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
US6656847B1 (en) Method for etching silicon nitride selective to titanium silicide
US6887767B2 (en) Method for manufacturing semiconductor device
US20060003539A1 (en) Method for fabricating capacitor in semiconductor memory device
JP3708157B2 (ja) 半導体装置の製造方法
CN115602542A (zh) 一种防止漏电的半导体sab制作方法及半导体器件
KR100807497B1 (ko) 반도체 소자의 스페이서 제조 방법
KR20080001530A (ko) 리세스 채널을 갖는 반도체 소자의 제조방법
KR100877878B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees