JP5137415B2 - 半導体素子のリセスチャネル形成方法 - Google Patents

半導体素子のリセスチャネル形成方法 Download PDF

Info

Publication number
JP5137415B2
JP5137415B2 JP2007042053A JP2007042053A JP5137415B2 JP 5137415 B2 JP5137415 B2 JP 5137415B2 JP 2007042053 A JP2007042053 A JP 2007042053A JP 2007042053 A JP2007042053 A JP 2007042053A JP 5137415 B2 JP5137415 B2 JP 5137415B2
Authority
JP
Japan
Prior art keywords
forming
gas
recess
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007042053A
Other languages
English (en)
Other versions
JP2007300066A (ja
Inventor
台 愚 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2007300066A publication Critical patent/JP2007300066A/ja
Application granted granted Critical
Publication of JP5137415B2 publication Critical patent/JP5137415B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体素子の製造方法に関し、特に、リセスゲートを構成するリセスチャネルの形成方法に関する。
近年、ＤＲＡＭなどの半導体素子のパターンサイズが小さくなってきており、セル領域のゲート下部に形成されるチャネル長が短いため、ショートチャネル効果が生じやすくなってきている。そのショートチャネル効果を克服し、リフレッシュ特性を向上させるために、リセスゲートを用いる方法が導入されている。すなわち、チャネル領域を一定の深さにリセスしてリセスチャネルを形成することにより、チャネル長を長くしている。
通常、リセスゲート形成工程では、半導体基板のリセスチャネル形成領域をリセスエッチングすることによりリセスチャネルを形成した後、リセスチャネル上にゲートを形成する方法が採られている。通常、リセスチャネルは、下部の空間部の形態がボール形になっている。
図１Ａは、従来の技術に係るリセスゲート形成方法を説明するための図であり、リセスチャネルが形成された素子の構造を示す断面図である。
図１Ａに示すように、半導体基板１１に素子分離膜１２を形成した後、半導体基板１１の所定の領域をエッチングすることにより、ネックパターン部１３Ａとボールパターン部１３Ｂとからなるリセスチャネル１３を形成する。ここで、本明細書では、リセスチャネル１３を、リセスゲートパターンとも称する。
上記従来の技術においては、リセスチャネル１３を構成するボールパターン部１３Ｂを形成するために、ＣＦ４ガスとＯ２ガスとの混合ガスをソースとするプラズマが用いられている。
しかし、従来の技術の場合には、ボールパターン部１３Ｂを形成するとき、エッチング装置とプラズマケミストリ（プラズマエッチング用ソースガス）との不適合により、ある瞬間から、エッチング装置のチャンバ内面に形成されるポリマの影響を受けて、ボール形のパターンが形成されないようになる。その結果、製品の特性に致命的な問題を招くようになる。すなわち、従来の技術の場合には、得られる素子は、特性の再現性に劣るという結果になる。
図１Ｂは、従来の技術に係るリセスチャネル形成方法における問題点を説明するための図であり、素子の断面写真を示している。下段に示した正常な形状のボールパターンに比べ、上段に示した非正常の場合には、ボールパターン部が小さく、要求されるサイズのボール形のパターンが形成されていないことが分かる。
本発明は、上記従来の技術における問題を解決するためになされたものであって、その目的は、正常な形状のボールパターン部を再現性よく形成することができる半導体素子のリセスチャネル形成方法を提供することにある。
上記目的を達成するための本発明に係る半導体素子のリセスチャネル形成方法は、半導体基板上にハードマスクパターンを形成するステップと、前記ハードマスクパターンを利用してエッチングを行うことにより、前記半導体基板に第１のリセスを形成するステップと、前記第１のリセスの内面を含む全面に、絶縁膜を形成するステップと、該絶縁膜をエッチングすることにより、前記第１のリセスの側壁及び前記ハードマスクパターンにおける前記第１のリセス上方の側壁にスペーサを形成するステップと、前記第１のリセスの下部に位置する前記半導体基板を、フッ化硫黄系混合ガスを用いてエッチングすることにより、ボール状の第２のリセスを形成するステップと、前記ハードマスクパターン及び前記スペーサを除去するステップとを含み、前記第２のリセスを形成するステップの後、さらに、エッチングの後処理として、等方性エッチングを行うことを特徴とする。
また、前記フッ化硫黄系混合ガスが、ＳＦ６ガス、Ｃｌ２ガス、ＨＢｒガス及びＯ２ガスを含むことが好ましく、特にＳＦ６ガスは、第２のリセスの側面を効果的にエッチングするという特徴を有している。
また、本発明に係る半導体素子のリセスチャネル形成方法は、半導体基板上に非晶質カーボン層からなるハードマスクパターンを形成するステップと、該ハードマスクパターンを用いて、前記半導体基板をエッチングすることにより、ネックパターン部を形成するステップと、前記ネックパターン部の内面を含む全面に、酸化膜を形成するステップと、該酸化膜をエッチングすることにより、前記ネックパターン部の側壁及び前記ハードマスクパターンにおける前記ネックパターン部上方の側壁に、スペーサを形成するステップと、前記ネックパターン部の下部に位置する前記半導体基板を、Ｃｌ２ガス、ＨＢｒガス、ＳＦ６ガス及びＯ２ガスを含む混合ガスを用いてエッチングすることにより、ボールパターン部を形成するステップと、前記ハードマスクパターン及び前記スペーサを除去するステップとを含み、前記ボールパターン部を形成するステップの後、さらに、エッチングの後処理として、等方性エッチングを行うことを特徴とする。
以下、添付した図面を参照し、本発明の好ましい実施の形態に係る半導体素子のリセスチャネル形成方法をさらに詳細に説明する。
図２Ａ〜図２Ｆは、本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。
図２Ａは、半導体基板に素子分離膜を形成した後、第１のハードマスク層、第２のハードマスク層を形成し、リセスゲートマスク層を用いてエッチングを行った状態を示す図である。図２Ａに示すように、半導体基板２１にＳＴＩ（Shallow Trench Isolation）工程を利用して素子分離膜２２を形成する。この素子分離膜２２はトレンチ内に埋め込まれた形態となっており、トレンチの深さは３０００Å〜４０００Åの範囲である。また、よく知られているように、ＳＴＩ工程では、ＣＶＤ法により半導体基板２１上にパッド酸化膜を１００Å〜３００Åの範囲の厚さに形成した後、パッド酸化膜上にパッド窒化膜を１０００Å〜２０００Åの範囲の厚さに形成する。さらに、パッド窒化膜、パッド酸化膜及び半導体基板２１にエッチングを施すことによりトレンチを形成する。その後、トレンチのギャップを埋める絶縁膜を形成し、パッド窒化膜を研磨停止層としたＣＭＰ（化学的機械的研磨）を行い、さらに、パッド窒化膜をリン酸（Ｈ３ＰＯ４）溶液を用いて除去する。次に、素子分離膜２２と、素子分離膜２２により画定される活性領域（図示せず）との間の段差を３００Å〜５００Åの範囲に合せる。
次いで、半導体基板２１上に、第１のハードマスク層２３を形成する。この第１のハードマスク層２３は酸化膜であり、前述のＳＴＩ工程時に用いたパッド酸化膜をそのまま使用することができる。また、パッド酸化膜を除去した後、別の酸化膜を形成してもよい。第１のハードマスク層２３として用いられる酸化膜は、リセスゲートのエッチング時に使用されるため、「ＲＧ酸化膜」とも呼ばれる。
続いて、第１のハードマスク層２３上に、第２のハードマスク層２４の役割を果たす非晶質カーボン層を形成する。ここで、第２のハードマスク層２４は、第１のハードマスク層２３単独では後続のリセスゲートのエッチングが難しく、その困難さを克服するために導入されたものである。第２のハードマスク層２４は、例えば、非晶質カーボン層で形成する。第２のハードマスク層２４としては、非晶質カーボン層の他に、ポリシリコン、ＳｉＯＮ及びＰＥ（Plasma Enhanced）窒化膜からなる群の中から選択されたいずれか１つを利用することもできる。
次いで、第２のハードマスク層２４上にフォトレジストなどの感光膜を塗布し、露光及び現象によりパターニングしてリセスゲートマスク層２５を形成する。次に、リセスゲートマスク層２５をエッチングバリアとして、第２のハードマスク層２４及び第１のハードマスク層２３のうち、リセスゲートマスク層２５によって覆われていない部分をエッチングにより除去する。
上記第２のハードマスク層２４のエッチングは、ブレイクスルーエッチング（break through etching）、メインエッチング（main etching）及びオーバーエッチング（over etching）の３つのステップで行う。これらのエッチングのうち、ブレイクスルーエッチングは、第２のハードマスク層２４の除去部を表面から深さ方向の一部だけエッチングする過程、メインエッチングは、第２のハードマスク層２４の除去部を実質的に全てエッチングする過程、オーバーエッチングは、メインエッチング後に残留する第２のハードマスク層２４の除去部を全てエッチングする過程である。ここで、オーバーエッチング時に第２のハードマスク層２４の下部に位置する第１のハードマスク層２３も除去されて、半導体基板２１の表面が露出する。
図２Ｂは、１次リセスゲートエッチングにより、ネックパターン部を形成した状態を示す図である。図２Ｂに示すように、リセスゲートマスク層２５を除去するための感光膜の除去及びウェット洗浄を行う。このとき、ウェット洗浄は、エッチング残留物を除去するために行う処理である。
次いで、エッチングされた第２のハードマスク層２４をエッチングバリアとして利用し、リセスゲートパターン領域に露出した半導体基板２１を所定の深さまで、部分的にエッチングする。本明細書では、このような部分的なエッチングを「１次リセスゲートエッチング」という。
この１次リセスゲートエッチングにより、形成しようとするリセスチャネルのうち、第１のリセスパターン部２６（以下、「ネックパターン部２６」と記す。また、本明細書では、第１のリセスパターン部を「第１のリセス」とも記す）が形成される。このネックパターン部２６は、後に形成されるボールパターン部を含むリセスチャネル全体の深さに対して、約２／３の深さになるように形成する。また、１次リセスゲートのエッチングに用いるエッチング用ガスには、Ｃｌ２ガス、ＨＢｒガス及びＳＦ６ガスからなる群の中から選択された少なくとも１つのガス、又はそれらの少なくとも１つのガスにＯ２ガスを混合したガスを用いる。これらのガスをすべて混合（Ｃｌ２／ＨＢｒ／Ｏ２／ＳＦ６）して用いてもよい。
上記１次リセスゲートエッチングの際、前述のエッチングケミストリ（エッチング用ソースガス）を用いることにより、ネックパターン部２６の側壁部は、基板２１面にほぼ垂直に形成される。特に、Ｃｌ２ガスとＨＢｒガスとの混合ガスを用いる場合には、垂直形の側壁部をもっとも容易に形成することができる。なお、１次リセスゲートエッチングの際、第２のハードマスク層２４として用いられた非晶質カーボン層が、一部除去されて厚さが薄くなことがある。
図２Ｃは、ネックパターン部の内面を含む全面に、スペーサ形成用酸化膜を形成した状態を示す図である。図２Ｃに示すように、残留する第２のハードマスク層２４を含む全面に絶縁用酸化膜２７（以下、「スペーサ形成用酸化膜２７」と記す）を形成する。
このとき、スペーサ形成用酸化膜２７は７００℃〜１０００℃の範囲の温度で形成するのがよく、このような条件の場合には、第２のハードマスク層２４として用いた非晶質カーボン層の変形を防止することができる。このために、スペーサ形成用酸化膜２７は加熱炉を利用して形成することが好ましく、その他の方法としては、ＣＶＤ法を利用することもできる。また、スペーサ形成用酸化膜２７を形成する際、ステップカバレッジを７０％〜１００％の範囲に調整することにより、ネックパターン部２６の内面を含む全ての面におけるスペーサ形成用酸化膜２７の膜厚が均一になるようにする。すなわち、第２のハードマスク層２４における表面及びネックパターン部２６上方の側壁、ネックパターン部２６の底面及び側壁における厚さがほぼ均一になるようにする。
上述のように、スペーサ形成用酸化膜２７を形成することにより、非晶質カーボン層はもちろん、第２のハードマスク層２４として用いられる全ての物質の変形を根本的に防止することができる。
図２Ｄは、スペーサを形成した状態を示す図である。図２Ｄに示すように、スペーサ形成用酸化膜２７に対してエッチングを行い、スペーサ形成用酸化膜２７のうち、第２のハードマスク層２４の上面及びネックパターン部２６の底面に位置する部分を除去することにより、ネックパターン部２６の両側側壁にスペーサ２７Ａを形成する。以下、このようなエッチングをスペーサエッチングと称する。このスペーサエッチングには、ＣＦ４ガス、Ｏ２ガス、Ｈｅガス、Ａｒガス及びＣＨＦ３ガスからなる群の中から選択されたいずれか１つのガスを単独で用いてもよく、ＣＦ４／Ｏ２／Ｈｅ／Ａｒ／ＣＨＦ３混合ガスを用いてもよい。
上記のスペーサエッチング後にネックパターン部２６の底面及び第２のハードマスク層２４の表面が露出する。すなわち、スペーサ２７Ａは、ネックパターン部２６の側壁と、第１のハードマスク層２３及び第２のハードマスク層２４の積層構造部の側壁に形成された形態となる。
一方、スペーサエッチングの際に、一定水準のオーバーエッチングを行うこともできる。
図２Ｅは、ネックパターン部の下部に、さらにボールパターン部を形成した状態を示す図である。図２Ｅに示すように、スペーサ２７Ａと第２のハードマスク層２４とをエッチングバリアとし、リセスチャネルを構成する第２のリセスパターン部２８（以下、「ボールパターン部２８」と記す。また、本明細書では、第２のリセスパターン部を「第２のリセス」とも記す）を形成するためのシリコンボール形エッチングを行う。以下、シリコンボール形エッチングを「２次リセスゲートエッチング」と記す。
上記２次リセスゲートエッチングには、Ｃｌ２ガス、ＨＢｒガス、ＳＦ６ガス及びＯ２ガスを混合したＣｌ２／ＨＢｒ／ＳＦ６／Ｏ２混合ガス（ＳＦ６ガスを含む混合ガスを「フッ化硫黄系混合ガス」と記す）を用いることが好ましい。上記エッチングソースを用いることにより、等方性エッチングが効果的に進行し、ネックパターン部２６の下にボールパターン部２８を容易に形成することができる。２次リセスゲートエッチングでは、リセスチャネル全体の最終的な深さに対して約１／３の深さを除去する。
特に、２次リセスゲートエッチングは、スペーサエッチングが行われた装置をそのまま利用して、すなわち、インシチューで行うことができる。
ボールパターン部２８を形成するための２次リセスゲートエッチングの際には、チャンバ内圧力は２．６７Ｐａ〜６．６７Ｐａ（２０ｍＴｏｒｒ〜５０ｍＴｏｒｒ）の範囲、チャンバ内温度は３０℃〜７０℃の範囲とし、トップパワーのみを印加し、ボトムパワーは印加しない条件で処理することが好ましい。また、エッチングガスとしては、Ｃｌ２／ＨＢｒ／ＳＦ６／Ｏ２混合ガスのプラズマを用いるのがよく、この場合、Ｃｌ２ガス：ＨＢｒガスの混合比率は３：１（このように、Ｃｌ２ガスの割合をＨＢｒガスより多くする）、Ｏ２の流量は１ｓｃｃｍ〜２０ｓｃｃｍの範囲、ＳＦ６の流量は３ｓｃｃｍ〜２０ｓｃｃｍの範囲とすることが好ましい。なお、ボールパターン部２８のサイズは、エッチング時間により調節することができる。
上記エッチングガスにおいて、Ｃｌ２ガス及びＨＢｒガスはシリコンのエッチングガスであり、かつ、ボールパターン部２８の大きさを調節する役割を果たす。例えば、Ｃｌ２ガスの量が多ければボールパターン部のサイズが小さくなり、ＨＢｒガスの量が多ければボールパターン部のサイズが大きくなる。Ｃｌ２ガスとＨＢｒガスとの混合比率を３：１に調整することにより、隣接したボールパターン部２８同士が一体化することを防止できるとともに、ボールパターン部のサイズを十分に確保することができる。ここで、Ｃｌ２ガスの流量は９０ｓｃｃｍ〜１２０ｓｃｃｍの範囲、ＨＢｒガスの流量は３０ｓｃｃｍ〜４０ｓｃｃｍの範囲とすることが好ましい。
そして、フッ化硫黄系混合ガスに含まれるＳＦ６ガスは、主に側面のエッチング作用が大きく、ボールパターン部２８のサイズを調整するのに最も大きな役割を果たし、Ｏ２ガスは、エッチングの際に発生するポリマを除去する役割を果たす。
２次リセスゲートエッチング後に、エッチングによる損傷部を除去するための後処理として、ボールパターン部２８に面する半導体基板２１に対して、深さ５０Å〜１００Å程度の範囲で、さらに等方性エッチングを行うことが好ましい。この等方性エッチングには、ＣＦ４／Ｏ２／ＮＦ３／Ｈｅ／Ａｒ混合ガスを用いることができる。
上記２次リセスゲートエッチングが完了すると、ネックパターン部２６とボールパターン部２８とからなるリセスチャネル２００が完成する。形成されたネックパターン部２６は、基板２１面に対してほぼ垂直な形状となり、ボールパターン部２８は、等方性エッチングにより、ラウンド形（ボール形）の形状となる。
図２Ｆは、リセスゲートを形成した状態を示す図である。まず、図２Ｅに示したスペーサ２７Ａ、第１のハードマスク層２３及び第２のハードマスク層２４を除去する。ここで、スペーサ２７Ａ及び第１のハードマスク層２３は酸化膜であるため、ＢＯＥ溶液又はＨＦ溶液を用いたウェットエッチングで除去し、第２のハードマスク層２４は非晶質カーボン層であるため、酸素を用いて除去するのがよい。
次いで、図２Ｆに示すように、ネックパターン部２６及びボールパターン部２８からなるリセスチャネル２００の内面及び半導体基板２１上のリセスゲート形成部にゲート酸化膜２９を形成した後、下部領域がリセスチャネル２００に埋め込まれ、残りの上部領域が基板２１上のゲート酸化膜２９上に突出する形状のリセスゲート３００を形成する。このリセスゲート３００は、ポリシリコン膜３０、タングステンシリサイド膜３１及びハードマスク窒化膜３２の順に積層された構造を有する。
図３Ａ〜図３Ｃは、異なった条件でスペーサエッチング及び２次リセスゲートエッチング行い、得られたボールパターン部及びネックパターン部のクリティカルディメンジョン（ＣＤ）を比較した写真を示す図である。左側は平面写真、右側は短軸方向の断面写真、中央は長軸方向の断面写真である。
図３Ａ〜図３Ｃには、スペーサエッチングは、全て２．６７Ｐａ（２０ｍＴｏｒｒ）／５００Ｗｓ／２００Ｖ／８０ＣＦ４／５０℃／６″［４２％オーバーエッチング］の条件、２次リセスゲートエッチングは、図３Ａが５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃／１２″、図３Ｂが５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃／１５″、図３Ｃが５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃／１８″の条件で処理した結果を示した。ここで、２次リセスゲートエッチングの際には、いずれの場合もボトムパワーＷｂは印加しなかった。なお、Ｗｓ及びＷｂはパワー（Ｗ）を表し、ソースパワー（トップパワー）及びバイアスパワー（ボトムパワー）を表すために添字ｓ及びｂを付している。
したがって、図３Ａに示した結果は、２．６７Ｐａ（２０ｍＴｏｒｒ）／５００Ｗｓ／２００Ｖ／８０ＣＦ４／５０℃／６″の条件でスペーサエッチングを行い、５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃／１２″の条件で２次リセスゲートエッチングを行った場合である。
また、図３Ｂに示した結果は、２．６７Ｐａ（２０ｍＴｏｒｒ）／５００Ｗｓ／２００Ｖ／８０ＣＦ４／５０℃／６″の条件でスペーサエッチングを行い、５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃／１５″の条件で２次リセスゲートエッチングを行った場合である。
さらに、図３Ｃに示した結果は、２．６７Ｐａ（２０ｍＴｏｒｒ）／５００Ｗｓ／２００Ｖ／８０ＣＦ４／５０℃／６″の条件でスペーサエッチングを行い、５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃／１８″の条件で２次リセスゲートエッチングを行った場合である。
図３Ａ〜図３Ｃに示した結果から、ボールパターン部のＣＤの差は、２次リセスゲートエッチングのエッチング時間（１２″、１５″、１８″）の相違によることが分かった。
表１〜表３は、図３Ａ〜図３Ｃに示したリセスチャネル部のＣＤ等の測定結果を示す表であり、表１は図３Ａ、表２は図３Ｂ、表３は図３Ｃに対応している。
表１〜表３において、トップＣＤはネックパターン部のＣＤ、ネック深さはネックパターン部の深さ、チャネル深さはリセスチャネル全体の深さ、ボールＣＤはボールパターン部のＣＤ、ボール間ＣＤは隣接したボールパターン部間の距離である。また、「Ｂ」はウェーハのボトム領域、「Ｃ」はウェーハのセンタ領域、「Ｔ」はウェーハのトップ領域における測定結果、「Ａｖｇ」は、「Ｂ」、「Ｃ」及び「Ｔ」の測定値の平均値を意味する。また、ネックパターン部の深さ（ネック深さ）及びリセスチャネル全体の深さ（チャネル深さ）の単位は「Å」であり、残りのパラメータなどの単位は「ｎｍ」である。
以下、表１の６″＋１２″を「第１の試片」とし、表２の６″＋１５″を「第２の試片」、表３の６″＋１８″を「第３の試片」として説明する。なお、例えば、６″＋１２″は、スペーサエッチング時間が６″、２次リセスゲートエッチング時間が１２″であることを表している。
まず、トップＣＤを比較すると、平均値が、第１の試片は６５ｎｍ、第２の試片は６３ｎｍ、第３の試片は６７ｎｍであることが分かる。
また、ネック深さを比較すると、平均値が、第１の試片は１３２２Å、第２の試片は１２９１Å、第３の試片は１３０２Åであることが分かる。
また、チャネル深さを比較すると、平均値が、第１の試片は１８６７Å、第２の試片は１９１２Å、第３の試片は２０３７Åであることが分かる。
上記のようなトップＣＤ及びネック深さはネックパターン部のデータであって、第１の試片〜第３の試片間の相違が比較的小さいことが分かった。そして、リセスチャネル全体の深さ（チャネル深さ）は、２次リセスゲートエッチング時間が長いほど、すなわち、第１の試片、第２の試片、第３の試片の順に深くなることが分かった。
次に、ボールパターン部のＣＤ（ボールＣＤ）及びボールパターン部間の距離（ボール間ＣＤ）を比較する。
ボールＣＤは、平均値が、第１の試片は８６ｎｍ、第２の試片は９３ｎｍ、第３の試片は１０３ｎｍである。
このように、２次リセスゲートエッチング時間が長いほど、ボールＣＤが増加することが分かった。その結果、隣接したボールパターン部間の距離（ボール間ＣＤ）は、エッチング時間が長いほど短く、１２１ｎｍ（第１の試片）、１１３ｎｍ（第２の試片）、１０８ｎｍ（第３の試片）と順に減少することが分かった。
このように、図３Ａ〜図３Ｃ及び表１〜表３に示した結果から、２次リセスゲートエッチングは、５．３３Ｐａ（４０ｍＴｏｒｒ）／４００Ｗｓ／０Ｗｂ／９０Ｃｌ２／３０ＨＢｒ／１２ＳＦ６／９Ｏ２／５０℃の条件とし、エッチング時間を適宜選択することにより、ボールパターン部の形状を正確に形成できることが分かった。
図４Ａ及び図４Ｂは、スペーサエッチングの際、オーバーエッチング水準を６８％とし、２次リセスゲートエッチング時間を１５″及び１８″で行った場合の平面写真及び断面写真を示す図である。なお、図４Ａ及び図４Ｂには、２次リセスゲートエッチング後、さらに後処理エッチングを行った場合を示した。ここで、後処理エッチング条件は、５０Ａｒ／Ｆ Ｏ２／２０″である。
表４及び表５は、図４Ａ及び図４Ｂに示したリセスチャネル部のＣＤ等の測定結果を示す表であり、表４は図４Ａ、表５は図４Ｂに対応している。
表４及び表５から、２次リセスゲートエッチング時間が長いほど、ボールパターン部のＣＤ（ボールＣＤ）が大きいことが分かる。
また、表２と表４、表３と表５との比較により、スペーサエッチングの際、オーバーエッチング水準を高くし、後処理エッチングを行うことにより、ボールパターン部のＣＤ及び最終的なリセスチャネルの深さ（チャネル深さ）が増加することが分かった。
図４Ａ及び図４Ｂに示すように、後処理エッチングを行うことにより、ボールパターン部の形状（実線で丸く囲んで表示した部分）をより正確に形成できることが分かる。また、図４Ｂの結果から、ボールパターン部のＣＤ（ボールＣＤ）は、２次リセスゲートエッチング時間１５″の場合（７１ｎｍ）より、１８″の場合（７３ｎｍ）の方が大きいことが確認された。
参考までに、従来の技術では２次リセスゲートエッチングの際、ＣＦ４ガス及びＯ２ガスの混合ガスを用いてボールパターン部を形成する方法が採られている。その場合には、ある瞬間からエッチング装置のチャンバ内面に形成されたポリマの影響を受けて所定の形状のボールパターン部が形成されず、再現性が劣るという問題点がある。
上述のような結果の相違は、本発明の実施の形態に係る技術と従来の技術とでは、２次リセスゲートエッチング時に用いるエッチングガスが異なることに起因している。
すなわち、従来の技術では、ＣＦ４／Ｏ２の混合ガスを用いるが、本発明の実施の形態では、Ｃｌ２／ＨＢｒ／ＳＦ６／Ｏ２の混合ガス（フッ化硫黄系混合ガス）を用いる。このように、本発明の実施の形態で用いたＣｌ２／ＨＢｒ／ＳＦ６／Ｏ２の混合ガスによれば、ボールパターン部を形成するための等方性エッチングを効果的に実現することができるので、再現性に優れたボールパターン部を容易に形成することができる。
さらに、本発明の実施の形態に係るリセスチャネル形成方法では、２次リセスゲートエッチングの際、圧力を２．６７Ｐａ〜６．６７Ｐａ（２０ｍＴｏｒｒ〜５０ｍＴｏｒｒ）の範囲、チャンバ内温度を３０℃〜７０℃の範囲とし、トップパワーのみを印加することにより（ボトムパワーは印加せず）、等方性エッチングを容易に実現できるとともに、ボールパターン部のボール形状を正確に形成することができる。上記の条件では、トップパワー（ソースパワーともいう）のみを印加し、ボトムパワー（バイアスパワーともいう）を印加しないが、２次リセスゲートエッチング時のトップパワーは３００Ｗ〜５００Ｗの範囲とすることが好ましい。
本発明に係るリセスチャネルの形成方法によれば、ネックパターン部及びボールパターン部からなるリセスチャネルを形成する際、ボールパターン部を形成するためのエッチング条件を調整することによって、ボールパターン部の形状を正確、かつ再現性よく形成することができるという優れた効果が得られる。
本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るリセスゲート形成方法を説明するための図であり、素子の構造を示す断面図である。 従来の技術に係るリセスチャネル形成方法における問題点を説明するための図であり、素子の断面写真を示している。 本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、半導体基板に素子分離膜を形成した後、第１のハードマスク層、第２のハードマスク層を形成し、リセスゲートマスク層を用いてエッチングを行った段階における素子の構造を示す断面図である。 本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、１次リセスゲートエッチングにより、ネックパターン部を形成した段階における素子の構造を示す断面図である。 本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、ネックパターン部を含む全面に、スペーサ形成用酸化膜を形成した段階における素子の構造を示す断面図である。 本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、スペーサを形成した段階における素子の構造を示す断面図である。 本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、ネックパターン部の下部にさらにボールパターン部を形成した段階における素子の構造を示す断面図である。 本発明の実施の形態に係るリセスチャネル形成方法を説明するための図であり、リセスゲートを形成した段階における素子の構造を示す断面図である。 異なった条件でスペーサエッチング及び２次リセスゲートエッチングを行い、得られたボールパターン部及びネックパターン部のクリティカルディメンジョン（ＣＤ）を比較した写真を示す図である。 異なった条件でスペーサエッチング及び２次リセスゲートエッチングを行い、得られたとのレシピー条件によるボールパターン部及びネックパターン部のクリティカルディメンジョン（ＣＤ）を比較した写真を示す図である。 異なった条件でスペーサエッチング及び２次リセスゲートエッチングを行い、得られたボールパターン部及びネックパターン部のクリティカルディメンジョン（ＣＤ）を比較した写真を示す図である。 スペーサエッチングの際、オーバーエッチング水準を６８％とし、２次リセスゲートエッチング時間を１５″、１８″で行った場合の平面写真及び断面写真を示す図である。 スペーサエッチングの際、オーバーエッチング水準を６８％とし、２次リセスゲートエッチング時間を１５″、１８″で行った場合の平面写真及び断面写真を示す図である。
符号の説明
２１ 半導体基板
２２ 素子分離膜
２３ 第１のハードマスク層
２４ 第２のハードマスク層
２５ リセスゲートマスク層
２６ ネックパターン部（第１のリセスパターン部）
２７Ａ スペーサ
２８ ボールパターン部（第２のリセスパターン部）
２００ リセスチャネル

Claims (26)

  1. 半導体基板上にハードマスクパターンを形成するステップと、
    前記ハードマスクパターンを利用してエッチングを行うことにより、前記半導体基板に第１のリセスを形成するステップと、
    前記第１のリセスの内面を含む全面に、絶縁膜を形成するステップと、
    該絶縁膜をエッチングすることにより、前記第１のリセスの側壁及び前記ハードマスクパターンにおける前記第１のリセスの上方の側壁にスペーサを形成するステップと、
    前記第１のリセスの下部に位置する前記半導体基板を、フッ化硫黄系混合ガスを用いてエッチングすることにより、ボール状の第２のリセスを形成するステップと、
    前記ハードマスクパターン及び前記スペーサを除去するステップとを含み、
    前記第２のリセスを形成するステップの後、さらに、エッチングの後処理として、等方性エッチングを行うことを特徴とする半導体素子のリセスチャネル形成方法。
  2. 前記フッ化硫黄系混合ガスが、
    ＳＦ６ガス、Ｃｌ２ガス、ＨＢｒガス及びＯ２ガスを含むことを特徴とする請求項１に記載の半導体素子のリセスチャネル形成方法。
  3. 前記フッ化硫黄系混合ガスに含まれる前記Ｃｌ２ガスと前記ＨＢｒガスとの混合比率を、３：１に調整することを特徴とする請求項２に記載の半導体素子のリセスチャネル形成方法。
  4. 前記フッ化硫黄系混合ガスに含まれる前記ＳＦ６ガス及び前記Ｏ２ガスの流量を、
    それぞれ３ｓｃｃｍ〜２０ｓｃｃｍ、１ｓｃｃｍ〜２０ｓｃｃｍの範囲とすることを特徴とする請求項２に記載の半導体素子のリセスチャネル形成方法。
  5. 前記第２のリセスを形成するステップを、
    圧力２．６７Ｐａ〜６．６７Ｐａ（２０ｍＴｏｒｒ〜５０ｍＴｏｒｒ）、チャンバ内温度３０℃〜７０℃、トップパワーのみを印加する条件で、前記絶縁膜のエッチングに利用した装置のチャンバ内において、インシチューで実施することを特徴とする請求項２に記載の半導体素子のリセスチャネル形成方法。
  6. 前記トップパワーを、１００Ｗ〜４００Ｗの範囲とすることを特徴とする請求項５に記載の半導体素子のリセスチャネル形成方法。
  7. 前記等方性エッチングを、
    ＣＦ４／Ｏ２／ＮＦ３／Ｈｅ／Ａｒ混合ガスを用いて実施することを特徴とする請求項１に記載の半導体素子のリセスチャネル形成方法。
  8. 前記等方性エッチングにより、前記半導体基板を５０Å〜１００Å厚さだけ除去することを特徴とする請求項７に記載の半導体素子のリセスチャネル形成方法。
  9. 前記絶縁膜を、
    ７００℃〜１０００℃の範囲の温度で形成することを特徴とする請求項１に記載の半導体素子のリセスチャネル形成方法。
  10. 前記絶縁膜が、
    加熱炉法又はＣＶＤ法で形成した酸化膜であることを特徴とする請求項９に記載の半導体素子のリセスチャネル形成方法。
  11. 前記絶縁膜のステップカバレッジを、７０％〜１００％の範囲に調整することを特徴とする請求項９又は１０に記載の半導体素子のリセスチャネル形成方法。
  12. 前記第１のリセスを形成するステップにおけるエッチングを、
    Ｃｌ２ガス、ＨＢｒガス及びＳＦ６ガスからなる群の中から選択される少なくとも１つのガス、又は前記少なくとも１つのガスに、さらにＯ２ガス含む混合ガスを用いて実施することを特徴とする請求項１に記載の半導体素子のリセスチャネル形成方法。
  13. 前記第１のリセスの深さを、前記第２のリセス部の深さに対し、２倍の深さに形成することを特徴とする請求項１２に記載の半導体素子のリセスチャネル形成方法。
  14. 前記ハードマスクパターンが、酸化膜及び非晶質カーボン層の積層構造であることを特徴とする請求項１に記載の半導体素子のリセスチャネル形成方法。
  15. 前記第１のリセスを、前記半導体基板の面に対して垂直に形成することを特徴とする請求項１に記載の半導体素子のリセスチャネル形成方法。
  16. 半導体基板上に非晶質カーボン層からなるハードマスクパターンを形成するステップと、
    該ハードマスクパターンを用いて、前記半導体基板をエッチングすることにより、ネックパターン部を形成するステップと、
    前記ネックパターン部の内面を含む全面に、酸化膜を形成するステップと、
    該酸化膜をエッチングすることにより、前記ネックパターン部の側壁及び前記ハードマスクパターンにおける前記ネックパターン部上方の側壁に、スペーサを形成するステップと、
    前記ネックパターン部の下部に位置する前記半導体基板を、Ｃｌ２ガス、ＨＢｒガス、ＳＦ６ガス及びＯ２ガスを含む混合ガスを用いてエッチングすることにより、ボールパターン部を形成するステップと、
    前記ハードマスクパターン及び前記スペーサを除去するステップとを含み、
    前記ボールパターン部を形成するステップの後、さらに、エッチングの後処理として、等方性エッチングを行うことを特徴とする半導体素子のリセスチャネル形成方法。
  17. 前記ボールパターン部を形成するステップで用いる前記混合ガスに含まれる前記Ｃｌ２ガスと前記ＨＢｒガスとの混合比率を、３：１に調整することを特徴とする請求項１６に記載の半導体素子のリセスチャネル形成方法。
  18. 前記混合ガスに含まれる前記ＳＦ６ガス及び前記Ｏ２ガスの流量を、それぞれ３ｓｃｃｍ〜２０ｓｃｃｍ、１ｓｃｃｍ〜２０ｓｃｃｍの範囲とすることを特徴とする請求項１７に記載の半導体素子のリセスチャネル方法。
  19. 前記ボールパターン部を形成するステップを、
    圧力２．６７Ｐａ〜６．６７Ｐａ（２０ｍＴｏｒｒ〜５０ｍＴｏｒｒ）、チャンバ内温度３０℃〜７０℃、トップパワーのみを印加する条件で、前記酸化膜のエッチングに利用した装置のチャンバ内において、インシチューで実施することを特徴とする請求項１６〜１８のいずれかの項に記載の半導体素子のリセスチャネル形成方法。
  20. 前記トップパワーを、１００Ｗ〜４００Ｗの範囲とすることを特とする請求項１９に記載の半導体素子のリセスチャネル方法。
  21. 前記等方性エッチングを、
    ＣＦ４／Ｏ２／ＮＦ３／Ｈｅ／Ａｒの混合ガスを用いて実施することを特徴とする請求項１６に記載の半導体素子のリセスチャネル形成方法。
  22. 前記等方性エッチングにより、前記半導体基板を５０Å〜１００Åの厚さだけ除去することを特徴とする請求項２１に記載の半導体素子のリセスチャネル形成方法。
  23. 前記酸化膜を、
    ７００℃〜１０００℃の範囲の温度で形成することを特徴とする請求項１６に記載の半導体素子のリセスチャネル形成方法。
  24. 前記酸化膜のステップカバレッジを、７０％〜１００％の範囲に調整することを特徴とする請求項２３に記載の半導体素子のリセスチャネル形成方法。
  25. 前記ネックパターン部を形成するステップにおけるエッチングを、
    Ｃｌ２ガス、ＨＢｒガス及びＳＦ６ガスからなる群の中から選択される少なくとも１つのガス、又は前記少なくとも１つのガスに、さらにＯ２ガスを含む混合ガスを用いて実施することを特徴とする請求項１９に記載の半導体素子のリセスチャネル形成方法。
  26. 前記ネックパターン部の深さを、前記ボールパターン部の深さに対して２倍深さに形成することを特徴とする請求項２５に記載の半導体素子のリセスチャネル形成方法。
JP2007042053A 2006-04-28 2007-02-22 半導体素子のリセスチャネル形成方法 Expired - Fee Related JP5137415B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0038786 2006-04-28
KR1020060038786A KR100753083B1 (ko) 2006-04-28 2006-04-28 반도체소자의 리세스채널 형성 방법

Publications (2)

Publication Number Publication Date
JP2007300066A JP2007300066A (ja) 2007-11-15
JP5137415B2 true JP5137415B2 (ja) 2013-02-06

Family

ID=38615681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042053A Expired - Fee Related JP5137415B2 (ja) 2006-04-28 2007-02-22 半導体素子のリセスチャネル形成方法

Country Status (5)

Country Link
US (1) US7625813B2 (ja)
JP (1) JP5137415B2 (ja)
KR (1) KR100753083B1 (ja)
CN (1) CN100521106C (ja)
TW (1) TWI324368B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
KR100869359B1 (ko) * 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
KR101070292B1 (ko) * 2007-09-28 2011-10-06 주식회사 하이닉스반도체 반도체장치의 리세스게이트 제조 방법
JP5300681B2 (ja) * 2009-09-30 2013-09-25 東京エレクトロン株式会社 太陽電池の製造方法
KR101599162B1 (ko) * 2011-08-15 2016-03-02 킹 압둘라 유니버시티 오브 사이언스 앤드 테크놀로지 기계적 가요성 실리콘 기판 제조 방법
CN102386122B (zh) * 2011-11-02 2017-06-09 上海华虹宏力半导体制造有限公司 采用硬掩膜形成隔离沟槽的方法
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US8932947B1 (en) * 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
US6479348B1 (en) * 2002-03-27 2002-11-12 Advanced Micro Devices, Inc. Method of making memory wordline hard mask extension
US6682996B1 (en) * 2002-06-28 2004-01-27 Cypress Semiconductor Corp. Method for forming a semiconductor structure using a disposable hardmask
US6790779B2 (en) * 2002-07-24 2004-09-14 Lockheed Martin Corporation Anisotropic dry etching technique for deep bulk silicon etching
JP4737953B2 (ja) * 2004-07-14 2011-08-03 株式会社東芝 半導体装置の製造方法
US7413961B2 (en) * 2006-05-17 2008-08-19 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a transistor structure

Also Published As

Publication number Publication date
TWI324368B (en) 2010-05-01
CN101064250A (zh) 2007-10-31
TW200741889A (en) 2007-11-01
CN100521106C (zh) 2009-07-29
US20070254465A1 (en) 2007-11-01
US7625813B2 (en) 2009-12-01
KR100753083B1 (ko) 2007-08-31
JP2007300066A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
TWI283042B (en) Method for fabricating transistor of semiconductor device
JP4476196B2 (ja) 半導体装置の製造方法
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
KR20070066484A (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
US7678535B2 (en) Method for fabricating semiconductor device with recess gate
TW200828407A (en) Method for fabricating a semiconductor device
JP3891087B2 (ja) ポリシリコンエッチング方法
JP2008010724A (ja) 半導体装置及びその製造方法
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
KR100614655B1 (ko) 반도체 장치의 소자분리막을 형성하는 방법
JP3872069B2 (ja) 半導体装置の製造方法
KR100772709B1 (ko) 반도체 소자의 소자분리막 제조방법
JP4360393B2 (ja) ポリシリコンエッチング方法
KR100772562B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2009099742A (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
KR100792439B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR100673195B1 (ko) 플래쉬 메모리 소자의 게이트 패턴 형성방법
KR100361532B1 (ko) 반도체소자의 게이트전극 제조방법
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
KR100733558B1 (ko) 반도체 장치의 제조 방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR20060074693A (ko) 반도체 소자의 트렌치 형성 방법
KR20070013412A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees