JP3872069B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3872069B2
JP3872069B2 JP2004113450A JP2004113450A JP3872069B2 JP 3872069 B2 JP3872069 B2 JP 3872069B2 JP 2004113450 A JP2004113450 A JP 2004113450A JP 2004113450 A JP2004113450 A JP 2004113450A JP 3872069 B2 JP3872069 B2 JP 3872069B2
Authority
JP
Japan
Prior art keywords
layer
etching
manufacturing
poly
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004113450A
Other languages
English (en)
Other versions
JP2005302840A (ja
Inventor
直行 小藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2004113450A priority Critical patent/JP3872069B2/ja
Priority to US11/099,609 priority patent/US7371692B2/en
Priority to TW094111004A priority patent/TWI257671B/zh
Priority to CNA2005100638901A priority patent/CN1681093A/zh
Priority to KR1020050029194A priority patent/KR100675058B1/ko
Publication of JP2005302840A publication Critical patent/JP2005302840A/ja
Application granted granted Critical
Publication of JP3872069B2 publication Critical patent/JP3872069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • F21S8/04—Lighting devices intended for fixed installation intended only for mounting on a ceiling or the like overhead structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/104—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening using feather joints, e.g. tongues and grooves, with or without friction
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/16—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening by deformation of parts; Snap action mounting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関し、更に詳細には、ドライエッチング法を用いてW/WN/Poly-Si積層膜にパターンを形成する技術に関する。
半導体集積回路の高集積化、高性能化の要請により、ゲート電極の配線抵抗値の低減及び薄膜化が行われている。配線抵抗値の低減及び薄膜化を実現するゲート電極構造として、多結晶シリコン（Poly-Si）層上に高融点金属層を積層した、ポリメタル（poly metal）構造が知られている。ポリメタル構造のうち、ゲート電極下のゲート絶縁膜にSiO2を用い、高融点金属膜としてW層を用い、W層とPoly-Si層との間にバリアメタル膜としてWN層を介在させた、W/WN/Poly-Si/SiO2積層を有するゲート電極構造が開発されている。
W/WN/Poly-Si/SiO2積層を有するゲート電極構造は、W/WN/Poly-Si/SiO2積層膜１０上に、図４に示すような絶縁膜から成るマスク２３を形成し、ドライエッチング法を用いて積層膜１０をパターニングすることにより製造される。このようなゲート電極の製造方法については、例えば特許文献１、２に記載されている。
特許文献１、２では、ドライエッチングに際して、先ず、第１ステップで、SF6を含む混合ガスのプラズマを用いて、W層１５及びWN層１４などのメタル層をエッチングする。次いで、第２ステップでCl2、Arを含む混合ガスのプラズマを用いてPoly-Si層１３をエッチングする。引き続き、第３ステップで、HBr、O2を含む混合ガスのプラズマを用いて、SiO2層１２に対する選択性を保ちつつ、Poly-Si層１３の残部をエッチングする。
特開２０００−４０６９６号公報 特開２００３−７８０３４号公報
ところで、次世代のゲート配線幅が110nmのＤＲＡＭ（Dynamic Random Access Memory）では、半導体装置の高速化のために、例えばPoly-Si層１３の膜厚が70nm以下、ゲート電極直下に形成されるゲート酸化膜SiO2層１２の膜厚が4nm以下と非常に薄く設計されている。このようなゲート電極構造を有する半導体装置で、特許文献１、２に記載の製造方法を用いた場合、第２ステップ又は第３ステップのエッチング中にSiO2層が貫通する、いわゆる“SiO2層の抜け”が発生する問題があった。SiO2層の抜けを抑制する点については、特許文献１にも記載があるが、上述のような薄いSiO2層１２やPoly-Si層１３を有するゲート電極構造の製造に際しては、SiO2層の抜けを十分に抑制することは困難であった。
本発明は、上記に鑑み、ドライエッチング法を用いてW/WN/Poly-Si/SiO2積層膜にゲート電極構造のパターンを形成する際におけるSiO2層の抜けを防止する、半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、酸化シリコン層上にシリコン（Si）層、窒化タングステン（WN）層、及び、タングステン（W）層を順次に堆積する工程と、
前記W層上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとして、WとWNのエッチ選択性が高い第１のエッチングガスから生成されたプラズマを用いて前記Ｗ層を選択的にエッチングする工程と、
前記マスクパターンをマスクとして、WNとSiのエッチ選択性が高い第２のエッチングガスから生成されたプラズマを用いて、前記WN層、及び、Si層の一部を選択的にエッチングする工程と、
Siと酸化シリコンとのエッチ選択性が高い第３のエッチングガスから生成されたプラズマを用いて前記Si層の残部を選択的にエッチングする工程とを有することを特徴としている。
本発明によれば、WとWNのエッチ選択性が高い第１のエッチングガスから生成されたプラズマを用いてW層を選択的にエッチングすることによって、W/WN界面の近傍においてエッチ深さの疎密差やエッチ表面の凸凹を小さくすることが出来る。また、WNとSiのエッチ選択性が高い第２のエッチングガスから生成されたプラズマを用いて、WN層、及び、Si層の一部を選択的にエッチングすることによって、WN層の先に貫通した部分でエッチングが急激に進行することが無いため、エッチ深さの疎密差やエッチ表面の凸凹が拡大することがなく、酸化シリコン層の抜けが発生することを防止できる。
本発明の第１の好適な実施態様では、前記第１のエッチングガスが、SF6又はNF3の何れかとN2とを含み、フロロカーボンガスを含まないガスである。この場合、（N2＋SF6＋NF3）に対するN2の割合を流量比で10〜90％とすることによって、極めて高いWとWNのエッチ選択性が得られる。
本発明の第２の好適な実施態様では、前記第２のエッチングガスがフロロカーボンガスを含む。本発明の第２の好適な実施態様では、更に、前記第２のエッチングガスが、CHF3、CH2F2、CH3F、C2F6、C3F6、C4F6、及び、C4F8から選択される１種以上のガスを含むことが好ましい。
本発明の第３の好適な実施態様では、前記W層を選択的にエッチングする工程を、エッチングガスから生成されたプラズマのスペクトル分析においてWの反応生成物の波長の発光（W発光）が減衰するタイミングで終了する。この場合、好ましくは、前記W層を選択的にエッチングする工程を、前記スペクトル分析において400nm〜600nmの内の１つの波長の発光をモニタし、該波長の発光が減衰するタイミングで終了する。W層が除去され、WN層が露出したタイミングに適切に合わせてステップを切替えることが出来る。
本発明の第４の好適な実施態様では、前記WN層、及び、Si層の一部を選択的にエッチングする工程と、前記Si層の残部を選択的にエッチングする工程との間に、露出した表面の全面をSiN層で覆う工程を有する。この場合、W層やWN層がSiN層やSi層によって覆われるため、Wやその酸化物による酸化シリコン層上の汚染を低減することが出来る。これによって、これらの物質が半導体基板中に拡散し、リーク電流が増加することを防止することが出来る。
本発明は、例えばゲート電極や配線の形成に適用することが出来る。本発明で、Si層は一般的にはPoly-Si層であって、この場合、下層のW層及びWN層と共にポリメタル構造を有するゲート電極又は配線を構成する。本発明は、Si層の厚さが70nm以下で、酸化シリコン層の厚さが4nm以下である半導体装置の製造に適用しても、酸化シリコン層の抜けを防止することが出来る。酸化シリコン層は、典型的にはSiO2層である。
本発明者の研究によれば、SiO2層の抜けは、下記の段階を経て発生することが判った。図５（ａ）〜（ｃ）に、特許文献１、２に記載の製造方法を用いてW/WN/Poly-Si/SiO2積層膜をエッチングする際に、SiO2層の抜けに至る各段階の断面を示す。先ず、第１ステップによって図５（ａ）に示すように、パターン密度の高い左側の領域（密部）ではエッチ速度が低いためエッチ深さが浅く、パターン密度の低い右側の領域（疎部）ではエッチ速度が高いためエッチ深さが深くなり、いわゆる“エッチ深さの疎密差”が生じる。また、W層１５は大きな粒界２１を有し、粒界２１の近傍はエッチングされ易いため、W層１５表面に凸凹が発生する。
第１ステップで、更にWN層１４が無くなるまでエッチングを行うと、図５（ｂ）に示すようにWN層１４が先に無くなった部分のPoly-Si層１３がエッチングされ、エッチ深さの疎密差が拡大すると共に、Poly-Si層１３表面に大きな凸凹が発生する。これは、SF6ガスは、W層１５やWN層１４に対するエッチ速度よりもPoly-Si層１３に対するエッチ速度が高いからである。
第２ステップにおいて、エッチ深さの疎密差及びPoly-Si層１３表面の凸凹は小さくならずに、そのままの状態でエッチングが進行する。従って、図５（ｃ）に示すように、最も深くエッチングされたPoly-Si層１３の疎部における凹部２２で、SiO2層１２の抜けが発生する。
本発明者は、上記知見に鑑み、SiO2層１２の抜けを防止するためには、エッチングがSiO2層に至る前にエッチ深さの疎密差及びエッチ表面の凸凹を抑制することが必須であると考え、本発明に先立って、下記実験１〜３として説明する実験を行った。実験１では、SF6とN2との混合ガスのプラズマを用いたエッチングにおいて、混合ガス中のN2の濃度とW/WN選択比との関係を調べた。図６に結果を示す。N2が0％では、W/WN選択比はほぼ1であり、N2を添加しないとW/WNの選択性は殆ど無い。N2を添加することによってW/WNの選択性が向上し、N2の含有率が10%〜90%の範囲でW/WN選択比の最大値3が得られた。N2の含有率が90％を超えると、W/WNの選択性は低下し、N2ガスが100%でW/WN選択比はほぼ1となった。
実験２では、SF6、CF4、及びN2を、(SF6+CF4)：N2＝1：4となる割合で混合した混合ガスのプラズマを用いたエッチングにおいて、CF4/（SF6+CF4）混合比とW/WN選択比との関係について調べた。図７に結果を示す。CF4を添加することによってW/WNの選択性が低下し、CF4が100％でW/WN選択比が1まで低下した。
実験１、２の結果から、SF6とN2とを含み、且つCF4を含まない混合ガスのプラズマを用いることによって、高いW/WNの選択性が実現できることが理解できる。更に検討を行い、SF6に代えてNF3を用いても同様の効果があることが判った。また、CF4の代わりに、CHF3、CH2F2、CH3F、C2F6、C3F6、C4F6、及びC4F8などの他のフロロカーボンガスを用いても同様であった。従って、SF6及びNF3のうちの何れかと、N2とを少なくとも含み、且つフロロカーボンガスを含まない混合ガス（第１のエッチングガス）のプラズマを用いることによって高いW/WNの選択性が得られると結論した。
実験３では、CF4とSF6との混合ガスのプラズマを用いたエッチングにおいて、混合ガス中のCF4の濃度とW/Poly-Si選択比との関係を調べた。図８に結果を示す。SF6が100%の場合には、選択比は0.2であった。しかし、CF4の濃度が増えるに従って上昇し、CF4が100%で選択比は1となった。これにより、CF4を含む混合ガスのプラズマを用いることによってWN/Poly-Siの選択性を向上させることが出来ることが理解できる。更に検討を行い、CF4に代えて、CHF3、CH2F2、CH3F、C2F6、C3F6、C4F6、及びC4F8などの他のフロロカーボンガスを用いても同様の効果が得られた。従って、フロロカーボンガスを含む混合ガス（第２のエッチングガス）のプラズマを用いることによって高いWN/Poly-Siの選択性が得られると結論した。
本発明者は、上記実験１〜３の知見に基づき、W/WN/Poly-Si/SiO2積層膜のエッチングを下記のように行うこととした。先ず、第１ステップでは、高いW/WNの選択性が得られる第１のエッチングガスのプラズマを用いて、W層１５をエッチングする。この場合、第１ステップの初期に図５（ａ）に示したようにエッチ深さの疎密差やW層１５表面の凸凹があっても、高いW/WN選択比によって、W/WN界面の近傍でエッチングを停止させることが出来る。従って、第１ステップの終了後には、図９（ａ）に示すようにエッチ深さの疎密差やエッチ表面の凸凹を小さくすることが出来る。
第２ステップでは、高いWN/Poly-Si選択比が得られる第２のエッチングガスのプラズマを用いて、WN層１４及びPoly-Si層１３をエッチングする。第２ステップでは、WN層１４の膜厚は10nm程度と薄いため、図９（ｂ）に示すように、WN層１４のエッチングで生じるWN層１４のエッチ深さの疎密差は10nm以下である。また、疎部や凹部のWN層１４が先に貫通した場合でも、高いWN/Poly-Si選択比によって、Poly-Si層１３が急激にエッチングされることはないので、エッチ深さの疎密差やエッチ表面の凸凹は拡大しない。従って、Poly-Si層１３におけるエッチ深さの疎密差とエッチ表面の凸凹を大幅に低減できるので、SiO2層１２の抜けを効果的に抑制することが出来る。
ところで、第１ステップから第２ステップへの移行に際して、W層１５が除去され、WN層１４のエッチングが始まるタイミングを適切に判定することが望ましい。そこで、本発明者は、このタイミングを判定する方法を検討するために、下記実験４を行った。
実験４では、SF6とN2との混合ガスのプラズマを用いて、W/WN/Poly-Si/SiO2積層膜のW層１５からPoly-Si層１３の上部までをエッチングした。エッチングを行っている際に、Si原子に起因する発光（Si発光）の強度、及びWの反応生成物に起因する発光（W発光）の強度と、そのときの被エッチング材料との関係を調べた。Si発光には、波長が251nm、288nmなどのものがあるが、波長が288nmの発光を測定した。W発光は、波長が400〜600nmの範囲に広く分布しているが、波長が430nmの発光を測定した。
図１０（ａ）に結果を示す。W発光の強度は、W層１５のエッチング中は一定で、W層１５のエッチングが終わり、WN層１４のエッチングが始まると急激に低下した。一方、Si発光は、W層１５及びWN層１４のエッチング中はほぼ一定で、WN層１４のエッチングが終わり、Poly-Si層１３のエッチングが始まると急激に増加した。従って、W発光の強度が急激に落ちるタイミングによって、W層１５が除去され、WN層１４のエッチングが始まるタイミングを判定できることが判った。
比較例として、W/WNの高い選択性が得られない、CF4とN2との混合ガスのプラズマを用いて、同様の実験を行った結果を図１０（ｂ）に示す。この場合、W発光の強度はW/WN界面ではほとんど変化せず、WN層１４が除去され、Poly-Si層１３のエッチングが始まった時点で、急激に低下した。一方、Si発光は、W発光の低下と同時に急激に増加した。従って、CF4とN2との混合ガスのプラズマを用いたドライエッチングでは、W層１５のエッチングの終了を判定できないことが判った。
実験４の知見に基づき本発明者は、第１ステップから第２ステップへの移行に際して、W発光をモニタし、その強度が急激に落ちるタイミングでW層１５の除去を判定することとした。なお、本実験では、W発光に、波長が430nmの発光を用いたが、波長が400nm〜600nmの範囲の発光なら何れの波長のものを用いても同様の効果が得られる。また、SF6とN2との混合ガスのプラズマ以外にも、NF3とN2との混合ガスのプラズマなど、第１エッチングガスのプラズマであれば、どのようなものを用いても同様の効果が得られる。
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的且つ詳細に説明する。図１（ａ）〜（ｃ）、図２（ｄ）〜（ｆ）は、本発明の第１実施形態例に係る半導体装置の製造方法の、各製造段階をそれぞれ示す断面図である。本実施形態例は、本発明の半導体装置の製造方法を、ＤＲＡＭの製造プロセスにおける、ゲート電極の形成に適用したものである。
先ず、単結晶シリコン基板１１に対してイオン注入等を行い、図示しないソース・ドレイン拡散層などを形成する。次いで、単結晶シリコン基板１１上に、膜厚が4nmのゲート酸化膜１２、膜厚が70nmのポリシリコン膜１３、膜厚が10nmのWN膜１４、膜厚が60nmのW膜１５、膜厚が140nmのSiN膜１６、膜厚が80nmのSiO2膜１７を順次に成膜する。引き続き、フォトレジストを形成し、リソグラフィを用いてゲート電極の平面形状に加工することによって、図１（ａ）に示すフォトレジストパターン１８を形成する。
次いで、ドライエッチング法を用いて、図１（ｂ）に示すように、フォトレジストパターン１８をマスクとしたSiO2膜１７及びSiN膜１６のパターニングを行う。引き続き、O2プラズマを用いた処理と薬液洗浄とによってフォトレジストパターン１８を除去し、図１（ｃ）に示すSiN膜１６及びSiO2層１７の積層膜から成る絶縁膜マスク１９を形成する。
次いで、ＵＨＦ−ＥＣＲ（Ultra High Frequency Electron Cyclotron Resonance）方式のプラズマエッチング装置を用いたドライエッチングによって、W膜１５、WN膜１４、及びPoly-Si膜１３をパターニングする。
第１ステップとして、絶縁膜マスク１９を用いたドライエッチングにより、図２（ｄ）に示すように、W層１５をパターニングする。第１ステップには、第１のエッチングガスとして、SF6、N2、及びCl2を、それぞれ20sccm、80sccm、及び100sccmの流量で混合した混合ガスのプラズマを用いる。この混合ガスは、（N2＋SF6）に対するN2の混合率が20%なので、高いW/WN選択性を有する。Cl2はW層１５のサイドエッチングを抑制するために用いる。W層１５のパターニングに際して、波長が430nmのW発光の発光強度が急激に低下するタイミングを、W層１５が除去された時点と判断し、第２ステップに移行する。
第２ステップでは、絶縁膜マスク１９を用いたドライエッチングにより、図２（ｅ）に示すように、WN層１４及びPoly-Si層１３の双方をパターニングする。第２ステップには、第２のエッチングガスとして、CF4、Cl2、N2、及びO2の流量がそれぞれ、30sccm、10sccm、100sccm、及び30sccmの割合で混合したガスのプラズマを用いる。この混合ガスにおいて、CF4は、WN/Poly-Siの選択性を上げるため、Cl2は、エッチ速度を向上させるため、N2は、サイドエッチを抑えるため、O2は、絶縁膜マスク１９とPoly-Si層１３との間の選択性を向上させるためにそれぞれ混合されている。Poly-Si層１３が完全に除去される前に、第３ステップに移行する。
第３ステップでは、高いPoly-Si/SiO2の選択性を有する、HBrとO2との混合ガスのプラズマを用いて、残存するPoly-Si膜１３をエッチングにより完全に除去する。これによって、図２（ｆ）に示すゲート電極を形成することが出来る。
本実施形態例によれば、第１ステップにおいて高いW/WNの選択性を有する第１エッチングガスのプラズマを用いてW層１５をエッチングすることによって、W/WN界面の近傍においてエッチ深さの疎密差やエッチ表面の凸凹を小さくすることが出来る。また、第２ステップにおいて高いWN/Poly-Siの選択性を有する第２エッチングガスのプラズマを用いてWN層１４及びPoly-Si層１３をエッチングすることによって、エッチ深さの疎密差やエッチ表面の凸凹が拡大することがないので、第３ステップで疎部における凹部のSiO2層の抜けが発生することを防止できる。更に、W発光をモニタすることによって、W層１５が除去された時点を適切に判断することが出来る。
本実施形態例によれば、従来の半導体装置の製造方法と比較して、絶縁膜マスク１９の上部層を構成するSiO2層１７をエッチングし易い、フロロカーボンのプラズマを用いる時間が短いため、SiO2層１７に対する選択性を向上させて、SiO2層１７の削れ量を小さくすることが出来る。また、第１ステップで、Cl2を用いてサイドエッチを抑制し、第２ステップで、N2を用いてサイドエッチを抑制することによって、従来の半導体装置の製造方法と比較して、パターンの垂直性を高めることが出来る。また、第２ステップで、Cl2を用いることによって、第２ステップでのエッチ速度を向上させることが出来る。なお、本実施形態例では、第１ステップでSF6に代えてNF3を用い、或いは、第２ステップでCF4に代えて他のフロロカーボンガスを用いても構わない。
図３（ａ）〜（ｃ）は、本発明の第２実施形態例に係る半導体装置の製造方法の、各製造段階を順次に示す断面図である。本実施形態例は、本発明を特開２００３−６８８７８号公報に記載の半導体装置の製造方法に適用した一例である。本実施形態例に係る半導体装置の製造方法は、WN層１４をエッチングする工程までは、第１実施形態例に係る半導体装置の製造方法と同様である。即ち、図１（ｃ）に示した工程に後続して、第１実施形態例の第１ステップと同じプラズマ及びエッチング条件によって、W層１５をエッチングする。次いで、第１実施形態例の第２ステップと同じプラズマ及びエッチング条件によって、WN層１４をエッチングする。
WN層１４のエッチングに引き続き、第１実施形態例の第２ステップと同じプラズマ及びエッチング条件によって、図３（ａ）に示すように、Poly-Si膜１３をPoly-Si膜１３の上面から20nm程エッチングする。次いで、図３（ｂ）に示すように、膜厚が13nmのSiN膜２０を全面に堆積し、W層１５の側面をSiN膜２０で覆う。引き続き、CF4を含む混合ガスのプラズマを用いてSiN膜２０をエッチングする。引き続き、HBr及びO2を含む混合ガスのプラズマを用いてPoly-Si膜１３をエッチングし、SiO2層１２を露出させる。これによって、図３（ｃ）に示すように、SiN（１６，２０）とPoly-Si（１３）とによって覆われたW部（１４，１５）を備えるゲート電極を製造することが出来る。
本実施形態例によれば、図３（ａ）に示した段階で、Poly-Si層１３におけるエッチ深さの疎密差やエッチ表面の凸凹が小さいので、SiN層２０及びPoly-Si層１３をエッチングする際にも、エッチ深さの疎密差やエッチ表面の凸凹を小さくすることが出来る。これによって、SiO2層１２の抜けを防止することが出来る。
また、W部（１４，１５）がSiN（１６，２０）とPoly-Si（１３）とによって覆われることにより、Wやその酸化物によるSiO2層１２上の汚染を低減することが出来る。これによって、これらの物質がSi基板１１中に拡散し、リーク電流が増加することを防止することが出来る。
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
図１（ａ）〜（ｃ）はそれぞれ、第１実施形態例に係る半導体装置の製造方法の各製造段階を示す断面図である。 図２（ｄ）〜（ｆ）はそれぞれ、第１実施形態例に係る半導体装置の製造方法の、図１に後続する各製造段階を示す断面図である。 図３（ａ）〜（ｃ）はそれぞれ、第２実施形態例に係る半導体装置の製造方法の各製造段階を示す断面図である。 従来の半導体装置の製造方法の一製造段階を示す断面図である。 図５（ａ）〜（ｃ）はそれぞれ、従来の半導体装置の製造方法の、図４に後続する各製造段階を示す断面図である。 W/WN選択比と、N2/（N2+SF6）混合比との関係を示すグラグである。 W/WN選択比と、（CF4＋SF6）：N2＝１：４の割合で混合した混合ガスにおけるCF4/（CF4＋SF6）混合比との関係を示すグラグである。 WN/Poly-Si選択比と、CF4/（CF4＋SF6）混合比との関係を示すグラグである。 図９（ａ）〜（ｃ）はそれぞれ、本発明の一例に係る半導体装置の製造方法の各製造段階を示す断面図である。 図１０（ａ）は、実験４に関する発光強度と被エッチング層との関係を示すグラフであり、図１０（ｂ）は、比較例に関する発光強度と被エッチング層との関係を示すグラフである。
符号の説明
１０：W/WN/Poly-Si/SiO2積層膜
１１：Si基板
１２：SiO2膜（ゲート酸化膜）
１３：Poly-Si膜
１４：WN膜
１５：W膜
１６：SiN膜
１７：SiO2膜
１８：フォトレジストパターン
１９：絶縁膜マスク
２０：SiN膜
２１：粒界
２２：（SiO2抜けが発生した）疎部における凹部
２３：マスク

Claims (7)

  1. 酸化シリコン層上にシリコン（Si）層、窒化タングステン（WN）層、及び、タングステン（W）層を順次に堆積する工程と、
    前記W層上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクとして、WとWNのエッチ選択性が高い第１のエッチングガスから生成されたプラズマを用いて前記Ｗ層を選択的にエッチングする工程と、
    前記マスクパターンをマスクとして、WNとSiのエッチ選択性が高い第２のエッチングガスから生成されたプラズマを用いて、前記WN層、及び、Si層の一部を選択的にエッチングする工程と、
    Siと酸化シリコンとのエッチ選択性が高い第３のエッチングガスから生成されたプラズマを用いて前記Si層の残部を選択的にエッチングする工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記第１のエッチングガスが、SF6又はNF3の何れかとN2とを含み、フロロカーボンガスを含まないガスである、請求項１に記載の半導体装置の製造方法。
  3. 前記第２のエッチングガスがフロロカーボンガスを含む、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２のエッチングガスが、CHF3、CH2F2、CH3F、C2F6、C3F6、C4F6、及び、C4F8から選択される１種以上のガスを含む、請求項３に記載の半導体装置の製造方法。
  5. 前記W層を選択的にエッチングする工程を、エッチングガスから生成されたプラズマのスペクトル分析においてWの反応生成物の波長の発光が減衰するタイミングで終了する、請求項１〜４の何れか一に記載の半導体装置の製造方法。
  6. 前記W層を選択的にエッチングする工程を、前記スペクトル分析において400nm〜600nmの内の１つの波長の発光をモニタし、該波長の発光が減衰するタイミングで終了する、請求項５に記載の半導体装置の製造方法。
  7. 前記WN層、及び、Si層の一部を選択的にエッチングする工程と、前記Si層の残部を選択的にエッチングする工程との間に、露出した表面の全面をSiN層で覆う工程を有する、請求項１〜６の何れかに記載の半導体装置の製造方法。
JP2004113450A 2004-04-07 2004-04-07 半導体装置の製造方法 Expired - Fee Related JP3872069B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004113450A JP3872069B2 (ja) 2004-04-07 2004-04-07 半導体装置の製造方法
US11/099,609 US7371692B2 (en) 2004-04-07 2005-04-06 Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film
TW094111004A TWI257671B (en) 2004-04-07 2005-04-07 Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film
CNA2005100638901A CN1681093A (zh) 2004-04-07 2005-04-07 制备具有w/wn/多晶硅分层薄膜的半导体器件的方法
KR1020050029194A KR100675058B1 (ko) 2004-04-07 2005-04-07 Ｗ/ＷＮ/Ｐｏｌｙ-Ｓｉ층으로 된 막을 갖는 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004113450A JP3872069B2 (ja) 2004-04-07 2004-04-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005302840A JP2005302840A (ja) 2005-10-27
JP3872069B2 true JP3872069B2 (ja) 2007-01-24

Family

ID=35061113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004113450A Expired - Fee Related JP3872069B2 (ja) 2004-04-07 2004-04-07 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7371692B2 (ja)
JP (1) JP3872069B2 (ja)
KR (1) KR100675058B1 (ja)
CN (1) CN1681093A (ja)
TW (1) TWI257671B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102979A (zh) * 2006-02-13 2008-01-09 松下电器产业株式会社 干蚀刻方法、微细结构形成方法、模板及模板的制造方法
JP5041713B2 (ja) * 2006-03-13 2012-10-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
JP2007266466A (ja) * 2006-03-29 2007-10-11 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JP6077354B2 (ja) * 2013-03-26 2017-02-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2017143404A1 (en) * 2016-02-25 2017-08-31 Box Dark Industries Articulated gaming controller
JP7037397B2 (ja) 2018-03-16 2022-03-16 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法
CN115274676B (zh) * 2022-09-29 2022-12-13 广州粤芯半导体技术有限公司 一种闪存结构及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506151B2 (ja) * 1988-06-15 1996-06-12 シャープ株式会社 半導体装置の製造方法
JPH02302034A (ja) * 1989-05-16 1990-12-14 Sharp Corp 半導体装置の製造方法
JPH06244150A (ja) 1993-02-15 1994-09-02 Sharp Corp エッチング終点検出方法
JPH07147271A (ja) * 1993-11-26 1995-06-06 Nec Corp 半導体装置の製造方法
EP0856877A1 (en) 1997-01-31 1998-08-05 Texas Instruments Incorporated Process for forming integrated circuits using multistep plasma etching
TW367606B (en) * 1997-11-24 1999-08-21 United Microelectronics Corp Manufacturing method for metal plugs
US6068783A (en) * 1998-04-28 2000-05-30 Winbond Electronics Corp In-situ and non-intrusive method for monitoring plasma etch chamber condition utilizing spectroscopic technique
JP2000040696A (ja) 1998-07-10 2000-02-08 Applied Materials Inc ドライエッチング方法及び装置
US6613682B1 (en) * 1999-10-21 2003-09-02 Applied Materials Inc. Method for in situ removal of a dielectric antireflective coating during a gate etch process
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
KR100367406B1 (ko) 2000-08-31 2003-01-10 주식회사 하이닉스반도체 고집적 반도체 소자의 게이트 형성방법
US6511911B1 (en) * 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
JP3986808B2 (ja) * 2001-04-23 2007-10-03 東京エレクトロン株式会社 ドライエッチング方法
US6503845B1 (en) * 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
JP2003068878A (ja) 2001-08-23 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003078034A (ja) 2001-09-06 2003-03-14 Hitachi Ltd 半導体集積回路装置の製造方法
US20030092280A1 (en) * 2001-11-09 2003-05-15 Applied Materials, Inc. Method for etching tungsten using NF3 and Cl2
US6682997B1 (en) * 2002-08-28 2004-01-27 Micron Technology, Inc. Angled implant in a fabrication technique to improve conductivity of a base material
US7048837B2 (en) * 2002-09-13 2006-05-23 Applied Materials, Inc. End point detection for sputtering and resputtering

Also Published As

Publication number Publication date
US7371692B2 (en) 2008-05-13
KR20060046610A (ko) 2006-05-17
KR100675058B1 (ko) 2007-01-26
US20050227470A1 (en) 2005-10-13
CN1681093A (zh) 2005-10-12
TWI257671B (en) 2006-07-01
TW200534393A (en) 2005-10-16
JP2005302840A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
US7563721B2 (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
TWI283042B (en) Method for fabricating transistor of semiconductor device
US20080233730A1 (en) Method for fabricating semiconductor device
CN1779903A (zh) 氧化侧壁图像传递图形化方法
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
CN100495681C (zh) 半导体器件的制造方法
US7537998B2 (en) Method for forming salicide in semiconductor device
JP4282616B2 (ja) 半導体装置の製造方法
KR100316028B1 (ko) 메모리소자의 메탈 전극 형성방법
JP3872069B2 (ja) 半導体装置の製造方法
JP3891087B2 (ja) ポリシリコンエッチング方法
KR100954107B1 (ko) 반도체 소자의 제조방법
JP4283017B2 (ja) 半導体装置の製造方法
JPH0969511A (ja) 半導体装置の製造方法
US6740593B2 (en) Semiconductor processing methods utilizing low concentrations of reactive etching components
US20030003720A1 (en) Method for forming a bit line of a semiconductor device
US20060292882A1 (en) Method for fabricating semiconductor device
JP4360393B2 (ja) ポリシリコンエッチング方法
JP3629179B2 (ja) 半導体装置の製造方法
US20060057785A1 (en) Method of manufacturing semiconductor device
JP2003045894A (ja) 半導体装置の製造方法
JP2001077087A (ja) 半導体装置の製造方法およびエッチング方法
US20060094235A1 (en) Method for fabricating gate electrode in semiconductor device
JP2001210618A (ja) ドライエッチング方法
JPH10321597A (ja) 半導体構造中にコンタクト孔を形成するための処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees