JPH0969511A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0969511A JPH0969511A JP22229795A JP22229795A JPH0969511A JP H0969511 A JPH0969511 A JP H0969511A JP 22229795 A JP22229795 A JP 22229795A JP 22229795 A JP22229795 A JP 22229795A JP H0969511 A JPH0969511 A JP H0969511A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- polycrystalline silicon
- hbr
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】高段差、高アスペクト比を有する酸化膜上の多
結晶シリコン膜のエッチングにおいては、段差部でのエ
ッチング残渣や、下層の薄い酸化膜に損傷が発生する。 【解決手段】段差を有する酸化膜上の多結晶シリコン膜
５を、１０ｍＴｏｒｒ以下の圧力領域で１０10ｃｍ-3以
上のプラズマ密度の得られる低圧高密度プラズマエッチ
ング装置を用い、Ｃｌ2 とＨＢｒとＯ2 との混合ガスを
用い対絶縁膜との選択比３０以下のエッチング条件によ
り下層の薄い絶縁膜４が表出するまでエッチングを行う
第１のエッチング工程と、ＨＢｒとＯ2 との混合ガスを
用い次に対絶縁膜との選択比１００以上のエッチング条
件でエッチングを行う第２のエッチング工程によりエッ
チングする。
結晶シリコン膜のエッチングにおいては、段差部でのエ
ッチング残渣や、下層の薄い酸化膜に損傷が発生する。 【解決手段】段差を有する酸化膜上の多結晶シリコン膜
５を、１０ｍＴｏｒｒ以下の圧力領域で１０10ｃｍ-3以
上のプラズマ密度の得られる低圧高密度プラズマエッチ
ング装置を用い、Ｃｌ2 とＨＢｒとＯ2 との混合ガスを
用い対絶縁膜との選択比３０以下のエッチング条件によ
り下層の薄い絶縁膜４が表出するまでエッチングを行う
第１のエッチング工程と、ＨＢｒとＯ2 との混合ガスを
用い次に対絶縁膜との選択比１００以上のエッチング条
件でエッチングを行う第２のエッチング工程によりエッ
チングする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体装置の製造工程で形成される多結
晶シリコン膜のドライエッチング方法に関する。
法に関し、特に半導体装置の製造工程で形成される多結
晶シリコン膜のドライエッチング方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化や複雑化に
伴い、その構造はより３次元的なものになってきてい
る。そのため、凹凸や高段差を有する部分に膜形成を行
う工程が多くなってきている。また、４００ｎｍ以上の
垂直段差やアスペクト比１以上の開口部を有する絶縁膜
上に多結晶シリコン等の膜形成を行い、これをパターニ
ングする必要性も生じてきている。
伴い、その構造はより３次元的なものになってきてい
る。そのため、凹凸や高段差を有する部分に膜形成を行
う工程が多くなってきている。また、４００ｎｍ以上の
垂直段差やアスペクト比１以上の開口部を有する絶縁膜
上に多結晶シリコン等の膜形成を行い、これをパターニ
ングする必要性も生じてきている。
【０００３】高段差の下地上に形成される典型的な例と
してはＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ Ａｃｃ
ｅｓｓ Ｍｅｍｏｒｙ）用スタックドキャパシタの電極
が上げられる。以下、多結晶シリコン膜を用いるスタッ
クドキャパシタの蓄積電極の形成方法について図１２を
用いて説明する。
してはＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ Ａｃｃ
ｅｓｓ Ｍｅｍｏｒｙ）用スタックドキャパシタの電極
が上げられる。以下、多結晶シリコン膜を用いるスタッ
クドキャパシタの蓄積電極の形成方法について図１２を
用いて説明する。
【０００４】まず、図１２（ａ）に示すように、シリコ
ン基板２１上に選択酸化法により厚さ約３００ｎｍのフ
ィールド酸化膜２２を形成する。次で全面に厚さ約３０
０ｎｍの第１の多結晶シリコン膜を形成したのちパター
ニングし、ゲート電極２３を形成する。次でゲート電極
２３をマスクとして不純物をイオン注入し拡散層２５を
形成する。次に、全面に層間絶縁膜としてＣＶＤ法によ
り厚さ約１５０ｎｍの酸化シリコン膜２４を形成したの
ち、拡散層２５と接続するための窓をあける。この窓あ
けにより４５０〜７５０ｎｍの段差部２６が形成され
る。
ン基板２１上に選択酸化法により厚さ約３００ｎｍのフ
ィールド酸化膜２２を形成する。次で全面に厚さ約３０
０ｎｍの第１の多結晶シリコン膜を形成したのちパター
ニングし、ゲート電極２３を形成する。次でゲート電極
２３をマスクとして不純物をイオン注入し拡散層２５を
形成する。次に、全面に層間絶縁膜としてＣＶＤ法によ
り厚さ約１５０ｎｍの酸化シリコン膜２４を形成したの
ち、拡散層２５と接続するための窓をあける。この窓あ
けにより４５０〜７５０ｎｍの段差部２６が形成され
る。
【０００５】次に図１２（ｂ）に示すように、全面にキ
ャパシタの蓄積電極となる厚さ６００ｎｍの第２の多結
晶シリコン膜２７を形成する。次に、ゲート電極２３上
にフォトレジスト膜２８の端部が位置するようにしてＣ
ＶＤ酸化膜のない拡散層２５と接続している部分の第２
の多結晶シリコン膜２７をマスクし、露出した第２の多
結晶シリコン膜２７をエッチングする。この場合のエッ
チングは、リアクティブイオンエッチング（ＲＩＥ）法
によって行われ、ＨＢｒにＡｒを混合したガスを主成分
としたガス系を用いて段差部に残渣のないエッチング形
状を得ている。
ャパシタの蓄積電極となる厚さ６００ｎｍの第２の多結
晶シリコン膜２７を形成する。次に、ゲート電極２３上
にフォトレジスト膜２８の端部が位置するようにしてＣ
ＶＤ酸化膜のない拡散層２５と接続している部分の第２
の多結晶シリコン膜２７をマスクし、露出した第２の多
結晶シリコン膜２７をエッチングする。この場合のエッ
チングは、リアクティブイオンエッチング（ＲＩＥ）法
によって行われ、ＨＢｒにＡｒを混合したガスを主成分
としたガス系を用いて段差部に残渣のないエッチング形
状を得ている。
【０００６】高段差の下地上に形成される異なる例とし
て、不揮発性メモリーのフローティングゲート電極が上
げられる。以下、多結晶シリコン膜を用いたフローティ
ングゲート電極の形成方法について図面を用いて説明す
る。
て、不揮発性メモリーのフローティングゲート電極が上
げられる。以下、多結晶シリコン膜を用いたフローティ
ングゲート電極の形成方法について図面を用いて説明す
る。
【０００７】まず、図１（ａ）に示すように、シリコン
基板１上にＣＶＤ法により厚さ約４００ｎｍの酸化膜を
形成し、リソグラフィ法とＲＩＥ法により酸化膜をライ
ン幅０．４５μｍ、スペース幅０．３９μｍにパターニ
ングし、素子分離を行うフィールド酸化膜２を形成す
る。次で全面にＣＶＤ法により酸化膜を厚さ約５０ｎｍ
形成し、エッチバックを行いフィールド酸化膜２の側面
にサイドウォール３を形成する。
基板１上にＣＶＤ法により厚さ約４００ｎｍの酸化膜を
形成し、リソグラフィ法とＲＩＥ法により酸化膜をライ
ン幅０．４５μｍ、スペース幅０．３９μｍにパターニ
ングし、素子分離を行うフィールド酸化膜２を形成す
る。次で全面にＣＶＤ法により酸化膜を厚さ約５０ｎｍ
形成し、エッチバックを行いフィールド酸化膜２の側面
にサイドウォール３を形成する。
【０００８】次に図１（ｂ）に示すように、熱酸化法に
より厚さ約２０ｎｍのゲート酸化膜４を形成する。次で
全面にフローティングゲート電極となる多結晶シリコン
膜５をフィールド酸化膜上での厚さ２５０〜３００ｎｍ
で形成する。これによりフィールド酸化膜による段差部
は埋め込まれほぼ平坦化される。その後フィールド酸化
膜２のラインと垂直（紙面と平行）にリソグラフィ法に
よりフォトレジスト膜６からなるマスクを形成する。図
１（ｂ）におけるＡ−Ａ線及びＢ−Ｂ線断面図が図１
（ｃ）及び図１（ｄ）である。次でマスクされていない
露出した多結晶シリコン膜５をエッチングし、図２
（ａ）〜（ｃ）に示すように、フローティングゲート電
極を形成する。このときの多結晶シリコン膜５のエッチ
ングでは下地の凹凸により多結晶シリコン膜厚が２５０
〜３００ｎｍの薄い部分と６５０〜７００ｎｍの厚い部
分とが存在し、同時にエッチングを行う必要がある。
より厚さ約２０ｎｍのゲート酸化膜４を形成する。次で
全面にフローティングゲート電極となる多結晶シリコン
膜５をフィールド酸化膜上での厚さ２５０〜３００ｎｍ
で形成する。これによりフィールド酸化膜による段差部
は埋め込まれほぼ平坦化される。その後フィールド酸化
膜２のラインと垂直（紙面と平行）にリソグラフィ法に
よりフォトレジスト膜６からなるマスクを形成する。図
１（ｂ）におけるＡ−Ａ線及びＢ−Ｂ線断面図が図１
（ｃ）及び図１（ｄ）である。次でマスクされていない
露出した多結晶シリコン膜５をエッチングし、図２
（ａ）〜（ｃ）に示すように、フローティングゲート電
極を形成する。このときの多結晶シリコン膜５のエッチ
ングでは下地の凹凸により多結晶シリコン膜厚が２５０
〜３００ｎｍの薄い部分と６５０〜７００ｎｍの厚い部
分とが存在し、同時にエッチングを行う必要がある。
【０００９】このような段差を有する多結晶シリコン膜
のエッチング方法には、特開平５−３０４１１９号公報
に示されるように、ＲＩＥ法によりＨＢｒとＡｒガスを
主成分とした混合ガスを用いる方法がある。この方法
は、酸化膜に対する選択比の高いＨＢｒにＡｒを混合す
ることでエッチング時に段差部に形成されるデポジショ
ン物をＡｒイオンによりたたいて除去し、柱状のエッチ
ング残渣の発生を抑制するものである。
のエッチング方法には、特開平５−３０４１１９号公報
に示されるように、ＲＩＥ法によりＨＢｒとＡｒガスを
主成分とした混合ガスを用いる方法がある。この方法
は、酸化膜に対する選択比の高いＨＢｒにＡｒを混合す
ることでエッチング時に段差部に形成されるデポジショ
ン物をＡｒイオンによりたたいて除去し、柱状のエッチ
ング残渣の発生を抑制するものである。
【００１０】また、他のエッチング方法として特開平２
−２１９２２７号公報に示されるように、第１のエッチ
ング工程でＣＣｌ4 とＨｅの混合ガスで下部の酸化膜４
が露出するまでエッチングを行い、次に第２のエッチン
グ工程でＣＣｌ4 とＨｅとＳＦ6 ガスを用い等方性エッ
チングを行い、エッチング残渣をなくす方法がある。
尚、多結晶シリコン膜のエッチング速度と選択比を高め
る為に選択比の高いＨＢｒとエッチング速度の速いＣｌ
2 との混合ガスも多く用いられている。
−２１９２２７号公報に示されるように、第１のエッチ
ング工程でＣＣｌ4 とＨｅの混合ガスで下部の酸化膜４
が露出するまでエッチングを行い、次に第２のエッチン
グ工程でＣＣｌ4 とＨｅとＳＦ6 ガスを用い等方性エッ
チングを行い、エッチング残渣をなくす方法がある。
尚、多結晶シリコン膜のエッチング速度と選択比を高め
る為に選択比の高いＨＢｒとエッチング速度の速いＣｌ
2 との混合ガスも多く用いられている。
【００１１】
【発明が解決しようとする課題】しかしながら、ＨＢｒ
とＡｒガスを主成分とした混合ガスによるＲＩＥ法で多
結晶シリコン膜をエッチングする場合、図４（ａ）及び
そのＡ−Ａ線及びＢ−Ｂ線断面図である図４（ｂ）及び
図４（ｃ）に示すように、フィールド酸化膜２の側壁に
柱状のエッチング残渣７が生じる。これはＨＢｒガスを
主成分として用いていることと、フィールド酸化膜２の
間隔が０．３９μｍと狭いためフィールド酸化膜３の側
壁にデポジションが生じることに原因がある。さらにこ
のエッチング残渣７の問題を解決するために、デポジシ
ョンの少ないＣｌを含んだガス（例えばＣＣｌ4 ＋Ｈ
ｅ）を用いて多結晶シリコン膜５をＲＩＥ法によりエッ
チングを行った場合、図５（ａ）〜（ｃ）に示すよう
に、エッチング残渣は生じないが、低選択比により下地
の酸化膜４がエッチングされ、シリコン基板１に損傷８
を与える。さらにＣｌを含んだガスを用いて選択比を高
くする条件でエッチングを行った場合、図６（ａ）〜
（ｃ）に示すように、側壁保護効果が小さいためフィー
ルド酸化膜２上の薄い多結晶シリコン膜にノッチング９
Ａが生じ、また厚い多結晶シリコン膜にサイドエッチン
グ９Ｂが生じる。さらにＲＩＥ法ではプラズマ密度が低
いためフィールド酸化膜２側壁部にテーパー状の多結晶
シリコンのエッチング残り５Ａが生じる。このエッチン
グ残り５Ａはオーバーエッチングを行っても取りきるこ
とはできない。
とＡｒガスを主成分とした混合ガスによるＲＩＥ法で多
結晶シリコン膜をエッチングする場合、図４（ａ）及び
そのＡ−Ａ線及びＢ−Ｂ線断面図である図４（ｂ）及び
図４（ｃ）に示すように、フィールド酸化膜２の側壁に
柱状のエッチング残渣７が生じる。これはＨＢｒガスを
主成分として用いていることと、フィールド酸化膜２の
間隔が０．３９μｍと狭いためフィールド酸化膜３の側
壁にデポジションが生じることに原因がある。さらにこ
のエッチング残渣７の問題を解決するために、デポジシ
ョンの少ないＣｌを含んだガス（例えばＣＣｌ4 ＋Ｈ
ｅ）を用いて多結晶シリコン膜５をＲＩＥ法によりエッ
チングを行った場合、図５（ａ）〜（ｃ）に示すよう
に、エッチング残渣は生じないが、低選択比により下地
の酸化膜４がエッチングされ、シリコン基板１に損傷８
を与える。さらにＣｌを含んだガスを用いて選択比を高
くする条件でエッチングを行った場合、図６（ａ）〜
（ｃ）に示すように、側壁保護効果が小さいためフィー
ルド酸化膜２上の薄い多結晶シリコン膜にノッチング９
Ａが生じ、また厚い多結晶シリコン膜にサイドエッチン
グ９Ｂが生じる。さらにＲＩＥ法ではプラズマ密度が低
いためフィールド酸化膜２側壁部にテーパー状の多結晶
シリコンのエッチング残り５Ａが生じる。このエッチン
グ残り５Ａはオーバーエッチングを行っても取りきるこ
とはできない。
【００１２】また、段差部に生じるエッチング残渣を除
去する方法として特開平２−２１９２２７号公報に示さ
れるように第２のエッチング工程で等方性エッチングを
行う方法がある。しかし、この場合エッチング残渣を除
去すると同時に多結晶シリコン膜と下地酸化膜との界面
にノッチング９Ａを生じさせ、半導体装置の信頼性を低
下させる原因となる。
去する方法として特開平２−２１９２２７号公報に示さ
れるように第２のエッチング工程で等方性エッチングを
行う方法がある。しかし、この場合エッチング残渣を除
去すると同時に多結晶シリコン膜と下地酸化膜との界面
にノッチング９Ａを生じさせ、半導体装置の信頼性を低
下させる原因となる。
【００１３】本発明の目的は、段差を有する絶縁膜上に
形成された多結晶シリコン膜をエッチングする際に、下
層の薄い絶縁膜をエッチングすることなく垂直なエッチ
ング形状が得られしかも段差部で残渣を皆無にできる半
導体装置の製造方法を提供することにある。
形成された多結晶シリコン膜をエッチングする際に、下
層の薄い絶縁膜をエッチングすることなく垂直なエッチ
ング形状が得られしかも段差部で残渣を皆無にできる半
導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に段差のある絶縁膜を形成した
のち全面に多結晶シリコン膜を形成し段差を埋める工程
と、Ｃｌ2 とＨＢｒとＯ2 との混合ガスを用いるドライ
エッチング法により低圧力領域で対絶縁膜との選択比の
小さい第１のエッチングを行ない前記多結晶シリコン膜
を除去し前記絶縁膜の薄い部分の表面を露出させる工程
と、薄い前記絶縁膜の表面を露出させたのちＨＢｒとＯ
2 との混合ガスを用いるドライエッチング法により高圧
力領域で選択比の大きい第２のエッチングを行ない前記
多結晶シリコン膜の残渣を除去する工程とを含むことを
特徴とするものである。
造方法は、半導体基板上に段差のある絶縁膜を形成した
のち全面に多結晶シリコン膜を形成し段差を埋める工程
と、Ｃｌ2 とＨＢｒとＯ2 との混合ガスを用いるドライ
エッチング法により低圧力領域で対絶縁膜との選択比の
小さい第１のエッチングを行ない前記多結晶シリコン膜
を除去し前記絶縁膜の薄い部分の表面を露出させる工程
と、薄い前記絶縁膜の表面を露出させたのちＨＢｒとＯ
2 との混合ガスを用いるドライエッチング法により高圧
力領域で選択比の大きい第２のエッチングを行ない前記
多結晶シリコン膜の残渣を除去する工程とを含むことを
特徴とするものである。
【００１５】薄い部分と厚い部分のある多結晶シリコン
膜を同時にエッチングする場合、スループットの関係か
らエッチング速度の速い第１のエッチング法と、下地の
酸化膜の損傷を考慮して酸化膜に対する選択比の大きい
第２のエッチング法を用いることが有用である。発明者
は、主にＣｌ2 とＨＢｒとを用い、高密度のプラズマを
発生できるエッチング装置を用いて種々検討した結果、
ＨＢｒとＣｌ2 とＯ2との混合ガスを用い低圧力領域で
第１のエッチングを行ない、次でＨＢｒとＯ2との混合
ガスを用い高圧力領域で第２のエッチングを行なうこと
により、エッチング速度が速くしかも良好なエッチング
形状が得られることを見出し本発明に至ったものであ
る。
膜を同時にエッチングする場合、スループットの関係か
らエッチング速度の速い第１のエッチング法と、下地の
酸化膜の損傷を考慮して酸化膜に対する選択比の大きい
第２のエッチング法を用いることが有用である。発明者
は、主にＣｌ2 とＨＢｒとを用い、高密度のプラズマを
発生できるエッチング装置を用いて種々検討した結果、
ＨＢｒとＣｌ2 とＯ2との混合ガスを用い低圧力領域で
第１のエッチングを行ない、次でＨＢｒとＯ2との混合
ガスを用い高圧力領域で第２のエッチングを行なうこと
により、エッチング速度が速くしかも良好なエッチング
形状が得られることを見出し本発明に至ったものであ
る。
【００１６】
【発明の実施の形態】次に、本発明について図面を用い
て説明する。図１（ａ）〜（ｄ）及び図２（ａ）〜
（ｅ）は本発明の一実施の形態を説明する為の半導体チ
ップの断面図であり、図１（ｃ）及び（ｄ）はそれぞれ
図１（ｂ）のＡ−Ａ線及びＢ−Ｂ線断面図、図２
（ｂ），（ｄ）及び（ｃ），（ｄ）はそれぞれ図２
（ａ）のＡ−Ａ線及びＢ−Ｂ線断面図である。
て説明する。図１（ａ）〜（ｄ）及び図２（ａ）〜
（ｅ）は本発明の一実施の形態を説明する為の半導体チ
ップの断面図であり、図１（ｃ）及び（ｄ）はそれぞれ
図１（ｂ）のＡ−Ａ線及びＢ−Ｂ線断面図、図２
（ｂ），（ｄ）及び（ｃ），（ｄ）はそれぞれ図２
（ａ）のＡ−Ａ線及びＢ−Ｂ線断面図である。
【００１７】まず、図１（ａ）に示すように、シリコン
基板１上にＣＶＤ法により厚さ約４００ｎｍの酸化膜を
形成し、リソグラフィ法とＲＩＥ法によりこの酸化膜を
ライン幅０．４５μｍ、スペース幅０．３９μｍにパタ
ーニングし、素子分離を行うフィールド酸化膜２を形成
する。次でＣＶＤ法により全面に酸化膜を厚さ約５０ｎ
ｍ形成し、エッチバックを行いフィールド酸化膜２の側
面にサイドウォール３を形成する。
基板１上にＣＶＤ法により厚さ約４００ｎｍの酸化膜を
形成し、リソグラフィ法とＲＩＥ法によりこの酸化膜を
ライン幅０．４５μｍ、スペース幅０．３９μｍにパタ
ーニングし、素子分離を行うフィールド酸化膜２を形成
する。次でＣＶＤ法により全面に酸化膜を厚さ約５０ｎ
ｍ形成し、エッチバックを行いフィールド酸化膜２の側
面にサイドウォール３を形成する。
【００１８】次に図１（ｂ）〜（ｄ）に示すように、熱
酸化法により厚さ約２０ｎｍのゲート酸化膜４を形成し
たのち全面にフローティングゲート電極となる多結晶シ
リコン膜５を厚さ２５０〜３００ｎｍで形成する。これ
によりフィールド酸化膜２により形成された段差部は埋
め込まれほぼ平坦化される。その後フィールド酸化膜２
のラインと垂直（紙面と平行）にリソグラフィ法により
フォトレジスト膜６のマスクを形成する。
酸化法により厚さ約２０ｎｍのゲート酸化膜４を形成し
たのち全面にフローティングゲート電極となる多結晶シ
リコン膜５を厚さ２５０〜３００ｎｍで形成する。これ
によりフィールド酸化膜２により形成された段差部は埋
め込まれほぼ平坦化される。その後フィールド酸化膜２
のラインと垂直（紙面と平行）にリソグラフィ法により
フォトレジスト膜６のマスクを形成する。
【００１９】次に図２（ａ）〜（ｅ）に示すように、フ
ォトレジスト膜６をマスクとし露出した多結晶シリコン
膜６をエッチングしフローティングゲート電極を形成す
る。このときの多結晶シリコン膜６は、下地の凹凸によ
り膜厚が２５０〜３００ｎｍの薄い部分と６５０〜７０
０ｎｍの厚い部分とが存在するが、これらを同時にエッ
チングする。エッチングは条件の異なる２つの工程によ
り行なう。
ォトレジスト膜６をマスクとし露出した多結晶シリコン
膜６をエッチングしフローティングゲート電極を形成す
る。このときの多結晶シリコン膜６は、下地の凹凸によ
り膜厚が２５０〜３００ｎｍの薄い部分と６５０〜７０
０ｎｍの厚い部分とが存在するが、これらを同時にエッ
チングする。エッチングは条件の異なる２つの工程によ
り行なう。
【００２０】図３（ａ），（ｂ）はこの多結晶シリコン
膜６のエッチングを行う装置として、１０ｍＴｏｒｒ以
下の圧力領域で１０10ｃｍ-3以上のプラズマ密度の得ら
れる誘導結合プラズマ処理装置の断面図及び上面図であ
る。
膜６のエッチングを行う装置として、１０ｍＴｏｒｒ以
下の圧力領域で１０10ｃｍ-3以上のプラズマ密度の得ら
れる誘導結合プラズマ処理装置の断面図及び上面図であ
る。
【００２１】第１のエッチング工程においてはエッチン
グガスとしてＣｌ2 、ＨＢｒ、Ｏ2 の混合ガスを用い、
対酸化膜との選択比を約１５とする条件で下層酸化膜４
が表出するまでエッチングを行い、次に第２のエッチン
グ工程においてエッチングガスとしてＨＢｒ、Ｏ2 の混
合ガスを用い対酸化膜との選択比２００以上の条件で第
１のエッチングと同程度の時間エッチングを行う。第１
のエッチング条件は、圧力５ｍＴｏｒｒ、誘電体プレー
ト１１の上部に配置されたコイル１６に加えるＲＦ電源
１０のパワー：コイルパワー３００Ｗ、ウェーハ１２を
保持する下部電極１３に加えるＲＦ電源１４のパワー：
バイアスパワー５０Ｗ、ガス導入口１５から導入する混
合ガスとしてはＣｌ2 流量３０ｓｃｃｍ，ＨＢｒ流量７
０ｓｃｃｍ，Ｏ2 流量１ｓｃｃｍである。第１のエッチ
ング工程での条件では対酸化膜の選択比が１５と低いた
め、図２（ａ）〜（ｃ）に示したように、下層のゲート
酸化膜４が表出した時点でエッチングをとめる。このた
め、フィールド酸化膜２の側壁部にエッチング残り５Ａ
が生じ、多結晶シリコン膜５のエッチング後の形状は裾
を引いたものとなる。このエッチング残りを除去し、裾
引きをなくすために第２のエッチング工程が必要とな
る。第２のエッチングの条件は、圧力２０Ｔｏｒｒ、コ
イルパワー３００Ｗ、バイアスパワー４０Ｗ、ＨＢｒ流
量５０ｓｃｃｍ、Ｏ2 流量２ｓｃｃｍである。この条件
でエッチングを行うことにより図２（ｄ），（ｅ）に示
すように、ゲート酸化膜４に損傷を与えることなく、エ
ッチング残りのないエッチング形状が得られる。
グガスとしてＣｌ2 、ＨＢｒ、Ｏ2 の混合ガスを用い、
対酸化膜との選択比を約１５とする条件で下層酸化膜４
が表出するまでエッチングを行い、次に第２のエッチン
グ工程においてエッチングガスとしてＨＢｒ、Ｏ2 の混
合ガスを用い対酸化膜との選択比２００以上の条件で第
１のエッチングと同程度の時間エッチングを行う。第１
のエッチング条件は、圧力５ｍＴｏｒｒ、誘電体プレー
ト１１の上部に配置されたコイル１６に加えるＲＦ電源
１０のパワー：コイルパワー３００Ｗ、ウェーハ１２を
保持する下部電極１３に加えるＲＦ電源１４のパワー：
バイアスパワー５０Ｗ、ガス導入口１５から導入する混
合ガスとしてはＣｌ2 流量３０ｓｃｃｍ，ＨＢｒ流量７
０ｓｃｃｍ，Ｏ2 流量１ｓｃｃｍである。第１のエッチ
ング工程での条件では対酸化膜の選択比が１５と低いた
め、図２（ａ）〜（ｃ）に示したように、下層のゲート
酸化膜４が表出した時点でエッチングをとめる。このた
め、フィールド酸化膜２の側壁部にエッチング残り５Ａ
が生じ、多結晶シリコン膜５のエッチング後の形状は裾
を引いたものとなる。このエッチング残りを除去し、裾
引きをなくすために第２のエッチング工程が必要とな
る。第２のエッチングの条件は、圧力２０Ｔｏｒｒ、コ
イルパワー３００Ｗ、バイアスパワー４０Ｗ、ＨＢｒ流
量５０ｓｃｃｍ、Ｏ2 流量２ｓｃｃｍである。この条件
でエッチングを行うことにより図２（ｄ），（ｅ）に示
すように、ゲート酸化膜４に損傷を与えることなく、エ
ッチング残りのないエッチング形状が得られる。
【００２２】次に第１のエッチング工程の条件について
詳しく説明する。まず、圧力に関して、２〜８ｍＴｏｒ
ｒの範囲では、図７（ａ）に示すように、多結晶シリコ
ンのエッチング速度及び均一性はほぼ一定でありエッチ
ング後の多結晶シリコン膜の形状は変化しない。しか
し、１０ｍＴｏｒｒを越えると多結晶シリコンのエッチ
ング速度が低下し、２０ｍＴｏｒｒとすると４ｍＴｏｒ
ｒのときの約７０％のエッチング速度となり、スループ
ットを低下させる。これは、プラズマ密度の低下が原因
であり、図３に示した低圧、高密度のプラズマを生成す
るプラズマ処理装置では、１０ｍＴｏｒｒ以下の圧力領
域でプラズマ密度は最大となり、１０ｍＴｏｒｒを超え
る圧力ではプラズマ密度が低下するためである。また、
図７（ｂ）に示すように、圧力の増加とともに酸化膜に
対する選択比が向上し、フィールド酸化膜２の側壁部に
デポジションが生じ、これがマスクとなりエッチング残
渣が生じる。
詳しく説明する。まず、圧力に関して、２〜８ｍＴｏｒ
ｒの範囲では、図７（ａ）に示すように、多結晶シリコ
ンのエッチング速度及び均一性はほぼ一定でありエッチ
ング後の多結晶シリコン膜の形状は変化しない。しか
し、１０ｍＴｏｒｒを越えると多結晶シリコンのエッチ
ング速度が低下し、２０ｍＴｏｒｒとすると４ｍＴｏｒ
ｒのときの約７０％のエッチング速度となり、スループ
ットを低下させる。これは、プラズマ密度の低下が原因
であり、図３に示した低圧、高密度のプラズマを生成す
るプラズマ処理装置では、１０ｍＴｏｒｒ以下の圧力領
域でプラズマ密度は最大となり、１０ｍＴｏｒｒを超え
る圧力ではプラズマ密度が低下するためである。また、
図７（ｂ）に示すように、圧力の増加とともに酸化膜に
対する選択比が向上し、フィールド酸化膜２の側壁部に
デポジションが生じ、これがマスクとなりエッチング残
渣が生じる。
【００２３】次に、バイアスパワーを増加させた場合
は、図８（ａ），（ｂ）に示すように、多結晶シリコン
膜のエッチング速度は増加し、耐酸化膜選択比は減少す
る。これは、バイアスパワーを変化させることにより、
ウェーハに入射するイオンのエネルギーが大きく変化す
るためである。耐酸化膜選択比が３０を越える条件（バ
イアスパワー２０Ｗ以下）では、図６（ｂ）で示したよ
うに、段差上部の多結晶シリコン膜とフィールド酸化膜
の界面にノッチングと呼ばれる形状異常が生じる。さら
に、多結晶シリコン膜側壁にサイドエッチングが生じ
る。これは、選択比の増加に伴い、ウェーハへの入射イ
オンの速度の角度分布が広がり、散乱することに原因が
ある。このため、耐酸化膜選択比は３０以下とすること
が必要であり、望ましくは１０〜２０とするのがよい。
は、図８（ａ），（ｂ）に示すように、多結晶シリコン
膜のエッチング速度は増加し、耐酸化膜選択比は減少す
る。これは、バイアスパワーを変化させることにより、
ウェーハに入射するイオンのエネルギーが大きく変化す
るためである。耐酸化膜選択比が３０を越える条件（バ
イアスパワー２０Ｗ以下）では、図６（ｂ）で示したよ
うに、段差上部の多結晶シリコン膜とフィールド酸化膜
の界面にノッチングと呼ばれる形状異常が生じる。さら
に、多結晶シリコン膜側壁にサイドエッチングが生じ
る。これは、選択比の増加に伴い、ウェーハへの入射イ
オンの速度の角度分布が広がり、散乱することに原因が
ある。このため、耐酸化膜選択比は３０以下とすること
が必要であり、望ましくは１０〜２０とするのがよい。
【００２４】Ｃｌ2 の混合比を増加させた場合は、図９
（ａ）に示すように、多結晶シリコン膜のエッチング速
度は増加し、図６（ｃ）に示したようにサイドエッチン
グ９Ｂが生じエッチング後の形状はテーパ角が大きいも
のとなる。このため、垂直形状を得るためには、Ｃｌ2
の流量を１０〜５０ｓｃｃｍとする必要がある。この場
合酸化膜に対する選択比は図９（ｂ）に示すように１５
程度であり特に問題はない。又Ｏ2 流量を増加した場合
は図１０（ａ）に示すように、多結晶シリコン膜のエッ
チング速度は増加し、形状ではサイドエッチング量が増
加する。また、Ｏ2 流量を０ｓｃｃｍとすると多結晶シ
リコン膜のエッチング速度が低下する。スループット及
びサイドエッチング抑制の観点からＯ2 流量は１〜３ｓ
ｃｃｍが望ましい。
（ａ）に示すように、多結晶シリコン膜のエッチング速
度は増加し、図６（ｃ）に示したようにサイドエッチン
グ９Ｂが生じエッチング後の形状はテーパ角が大きいも
のとなる。このため、垂直形状を得るためには、Ｃｌ2
の流量を１０〜５０ｓｃｃｍとする必要がある。この場
合酸化膜に対する選択比は図９（ｂ）に示すように１５
程度であり特に問題はない。又Ｏ2 流量を増加した場合
は図１０（ａ）に示すように、多結晶シリコン膜のエッ
チング速度は増加し、形状ではサイドエッチング量が増
加する。また、Ｏ2 流量を０ｓｃｃｍとすると多結晶シ
リコン膜のエッチング速度が低下する。スループット及
びサイドエッチング抑制の観点からＯ2 流量は１〜３ｓ
ｃｃｍが望ましい。
【００２５】次に、第２のエッチング工程について詳し
く説明する。第２のエッチング工程では、厚さ２０ｎｍ
の薄いゲート酸化膜５が表出した状態であるため、耐酸
化膜との高い選択比が必要となる。Ｃｌ2 ガスを用いて
選択比を高くする条件では、サイドエッチング等の形状
異常が生じ、Ｃｌ2 の混合比を減少させると垂直形状が
得られる。この為単にＨＢｒとＯ2 の混合ガスを使用す
ることが効果的である。ＨＢｒとＯ2 の混合ガスを用い
圧力を変えた場合の多結晶シリコン膜のエッチング速度
の均一性及び選択比を図１１（ａ）及び（ｂ）に示す。
１０ｍＴｏｒｒ以下の低圧領域で第２のエッチングを行
った場合、図６（ｃ）に示したように多結晶シリコン膜
の側壁部にサイドエッチング９Ｂが生じる。このサイド
エッチングは圧力を２０ｍＴｏｒｒ以上とすることでな
くなる。圧力２０ｍＴｏｒｒ、コイルパワー３００Ｗ、
バイアスパワー４０Ｗ、ＨＢｒ流量５０ｓｃｃｍ、Ｏ2
流量２ｓｃｃｍのときの対酸化膜との選択比は約２００
である。第２のエッチング工程にこの条件を用いた場
合、第１のエッチング工程でのエッチング残り８を除去
するために第１のエッチング工程のエッチング時間の７
０％以上のエッチング時間を必要とする。第２のエッチ
ング工程の圧力を増加すると形状異常は生じないが、多
結晶シリコンのエッチング速度は低下する。この為第２
のエッチング工程の圧力領域としては２０〜４０ｍＴｏ
ｒｒの範囲であることが望ましい。
く説明する。第２のエッチング工程では、厚さ２０ｎｍ
の薄いゲート酸化膜５が表出した状態であるため、耐酸
化膜との高い選択比が必要となる。Ｃｌ2 ガスを用いて
選択比を高くする条件では、サイドエッチング等の形状
異常が生じ、Ｃｌ2 の混合比を減少させると垂直形状が
得られる。この為単にＨＢｒとＯ2 の混合ガスを使用す
ることが効果的である。ＨＢｒとＯ2 の混合ガスを用い
圧力を変えた場合の多結晶シリコン膜のエッチング速度
の均一性及び選択比を図１１（ａ）及び（ｂ）に示す。
１０ｍＴｏｒｒ以下の低圧領域で第２のエッチングを行
った場合、図６（ｃ）に示したように多結晶シリコン膜
の側壁部にサイドエッチング９Ｂが生じる。このサイド
エッチングは圧力を２０ｍＴｏｒｒ以上とすることでな
くなる。圧力２０ｍＴｏｒｒ、コイルパワー３００Ｗ、
バイアスパワー４０Ｗ、ＨＢｒ流量５０ｓｃｃｍ、Ｏ2
流量２ｓｃｃｍのときの対酸化膜との選択比は約２００
である。第２のエッチング工程にこの条件を用いた場
合、第１のエッチング工程でのエッチング残り８を除去
するために第１のエッチング工程のエッチング時間の７
０％以上のエッチング時間を必要とする。第２のエッチ
ング工程の圧力を増加すると形状異常は生じないが、多
結晶シリコンのエッチング速度は低下する。この為第２
のエッチング工程の圧力領域としては２０〜４０ｍＴｏ
ｒｒの範囲であることが望ましい。
【００２６】以上説明した第１と第２のエッチング工程
により、多結晶シリコン膜をエッチングし不揮発性メモ
リーのフローティングゲート電極を形成したときの形状
は図２（ｄ），（ｅ）に示した通りであり、エッチング
残りもなく、垂直形状のフローティングゲート電極が形
成できる。
により、多結晶シリコン膜をエッチングし不揮発性メモ
リーのフローティングゲート電極を形成したときの形状
は図２（ｄ），（ｅ）に示した通りであり、エッチング
残りもなく、垂直形状のフローティングゲート電極が形
成できる。
【００２７】この実施の形態は、図３に示したプラズマ
処理装置を用いたときのものであるが、本発明はこのプ
ラズマ処理装置に限るものでなく、１０ｍＴｏｒｒ以下
の圧力領域で１０10ｃｍ-3以上のプラズマ密度の得られ
るエッチング装置を用いた場合にも、対絶縁膜との選択
比３０以下のエッチング条件により下層の薄い絶縁膜が
表出するまでエッチングを行う第１のエッチング工程
と、次に対絶縁膜との選択比１００以上のエッチング条
件でエッチングを行う第２のエッチング工程の組み合わ
せにより同様の効果が得られる。
処理装置を用いたときのものであるが、本発明はこのプ
ラズマ処理装置に限るものでなく、１０ｍＴｏｒｒ以下
の圧力領域で１０10ｃｍ-3以上のプラズマ密度の得られ
るエッチング装置を用いた場合にも、対絶縁膜との選択
比３０以下のエッチング条件により下層の薄い絶縁膜が
表出するまでエッチングを行う第１のエッチング工程
と、次に対絶縁膜との選択比１００以上のエッチング条
件でエッチングを行う第２のエッチング工程の組み合わ
せにより同様の効果が得られる。
【００２８】
【発明の効果】以上説明したように、本発明は高い段差
を有する多結晶シリコン膜を低圧高密度プラズマを用い
てエッチングする際に、第１のエッチング工程として、
圧力１０ｍＴｏｒｒ以下のＣｌ2 ／ＨＢｒ／Ｏ2 ガスの
組み合わせとし対酸化膜との選択比３０以下のエッチン
グ条件で下層の酸化膜が表出するまでエッチングを行
い、第２のエッチング工程として圧力２０ｍＴｏｒｒ以
上のＨＢｒ／Ｏ2 ガスの組み合わせとし選択比１００以
上の条件でエッチングを行うことにより、エッチング残
渣をなくし、下層の薄い酸化膜をエッチングすることな
く多結晶シリコン膜を垂直な形状に異方性エッチングで
きる。
を有する多結晶シリコン膜を低圧高密度プラズマを用い
てエッチングする際に、第１のエッチング工程として、
圧力１０ｍＴｏｒｒ以下のＣｌ2 ／ＨＢｒ／Ｏ2 ガスの
組み合わせとし対酸化膜との選択比３０以下のエッチン
グ条件で下層の酸化膜が表出するまでエッチングを行
い、第２のエッチング工程として圧力２０ｍＴｏｒｒ以
上のＨＢｒ／Ｏ2 ガスの組み合わせとし選択比１００以
上の条件でエッチングを行うことにより、エッチング残
渣をなくし、下層の薄い酸化膜をエッチングすることな
く多結晶シリコン膜を垂直な形状に異方性エッチングで
きる。
【図１】本発明の実施の形態を説明する為の半導体チッ
プの断面図。
プの断面図。
【図２】本発明の実施の形態を説明する為の半導体チッ
プの断面図。
プの断面図。
【図３】実施の形態に用いたプラズマ処理装置の断面図
及び上面図。
及び上面図。
【図４】多結晶シリコン膜のエッチング方法の欠点を説
明する為の半導体チップの断面図。
明する為の半導体チップの断面図。
【図５】多結晶シリコン膜のエッチング方法の欠点を説
明する為の半導体チップの断面図。
明する為の半導体チップの断面図。
【図６】多結晶シリコン膜のエッチング方法の欠点を説
明する為の半導体チップの断面図。
明する為の半導体チップの断面図。
【図７】エッチング速度、均一性及び選択比の圧力依存
性を示す図。
性を示す図。
【図８】エッチング速度、均一性及び選択比のバイアス
パワー依存性を示す図。
パワー依存性を示す図。
【図９】エッチング速度、均一性及び選択比のＣｌ2 流
量依存性を示す図。
量依存性を示す図。
【図１０】エッチング速度、均一性及び選択比のＯ2 流
量依存性を示す図。
量依存性を示す図。
【図１１】エッチング速度、均一性及び選択比の圧力依
存性を示す図。
存性を示す図。
【図１２】従来例を説明する為の半導体チップの断面
図。
図。
１，２１ シリコン基板 ２，２２ フィールド酸化膜 ３ サイドウォール ４ ゲート酸化膜 ５，２７ 多結晶シリコン膜 ５Ａ エッチング残り ６ フォトレジスト膜 ７ エッチング残渣 ８ 損傷 ９Ａ ノッチング ９Ｂ サイドエッチング ２３ ゲート電極 ２４ 酸化シリコン膜 ２５ 拡散層 ２８ フォトレジスト膜
Claims (4)
- 【請求項１】 半導体基板上に段差のある絶縁膜を形成
したのち全面に多結晶シリコン膜を形成し段差を埋める
工程と、Ｃｌ2 とＨＢｒとＯ2 との混合ガスを用いるド
ライエッチング法により低圧力領域で対絶縁膜との選択
比の小さい第１のエッチングを行ない前記多結晶シリコ
ン膜を除去し前記絶縁膜の薄い部分の表面を露出させる
工程と、薄い前記絶縁膜の表面を露出させたのちＨＢｒ
とＯ2との混合ガスを用いるドライエッチング法により
高圧力領域で選択比の大きい第２のエッチングを行ない
前記多結晶シリコン膜の残渣を除去する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 第１のエッチングにおける圧力は２〜８
ｍＴｏｒｒ、第２のエッチングにおける圧力は２０〜４
０ｍＴｏｒｒである請求項１記載の半導体装置の製造方
法。 - 【請求項３】 第１のエッチングに用いる混合ガスの組
成は、Ｃｌ2 が１０〜５０％、ＨＢｒが５０〜９０％、
Ｏ2 が３％以下である請求項１又は請求項２記載の半導
体装置の製造方法。 - 【請求項４】 第２のエッチングに用いる混合ガスの組
成は、ＨＢｒが９５以上、Ｏ2 が５％以下である請求項
１又は請求項２又は請求項３記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222297A JP2822952B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222297A JP2822952B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969511A true JPH0969511A (ja) | 1997-03-11 |
| JP2822952B2 JP2822952B2 (ja) | 1998-11-11 |
Family
ID=16780159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7222297A Expired - Fee Related JP2822952B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822952B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200902B1 (en) | 1997-03-31 | 2001-03-13 | Nec Corporation | Method of etching a layer in a semiconductor device |
| KR20010083208A (ko) * | 2000-02-21 | 2001-08-31 | 가네꼬 히사시 | 반도체 장치의 제조방법 |
| KR100300053B1 (ko) * | 1998-09-30 | 2001-10-19 | 김영환 | 반도체소자의자기정렬콘택홀형성방법 |
| JP2003151954A (ja) * | 2001-11-16 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US7265058B2 (en) | 2002-10-09 | 2007-09-04 | Rohm Co., Ltd. | Method of manufacturing semiconductor device |
| CN100358116C (zh) * | 2002-09-27 | 2007-12-26 | 雅马哈株式会社 | 多晶硅的蚀刻方法 |
| US8765589B2 (en) | 2007-08-31 | 2014-07-01 | Tokyo Electron Limited | Semiconductor device manufacturing method |
| CN110085551A (zh) * | 2018-01-25 | 2019-08-02 | 长鑫存储技术有限公司 | 存储元件的位线的制作过程、存储元件及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900515B (zh) * | 2014-03-07 | 2019-04-12 | 无锡华润上华科技有限公司 | 一种半导体器件蚀刻方法及半导体器件形成方法 |
-
1995
- 1995-08-30 JP JP7222297A patent/JP2822952B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200902B1 (en) | 1997-03-31 | 2001-03-13 | Nec Corporation | Method of etching a layer in a semiconductor device |
| KR100300053B1 (ko) * | 1998-09-30 | 2001-10-19 | 김영환 | 반도체소자의자기정렬콘택홀형성방법 |
| KR20010083208A (ko) * | 2000-02-21 | 2001-08-31 | 가네꼬 히사시 | 반도체 장치의 제조방법 |
| JP2003151954A (ja) * | 2001-11-16 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| CN100358116C (zh) * | 2002-09-27 | 2007-12-26 | 雅马哈株式会社 | 多晶硅的蚀刻方法 |
| US7265058B2 (en) | 2002-10-09 | 2007-09-04 | Rohm Co., Ltd. | Method of manufacturing semiconductor device |
| US8765589B2 (en) | 2007-08-31 | 2014-07-01 | Tokyo Electron Limited | Semiconductor device manufacturing method |
| US9048182B2 (en) | 2007-08-31 | 2015-06-02 | Tokyo Electron Limited | Semiconductor device manufacturing method |
| US9362135B2 (en) | 2007-08-31 | 2016-06-07 | Tokyo Electron Limited | Semiconductor device manufacturing method |
| CN110085551A (zh) * | 2018-01-25 | 2019-08-02 | 长鑫存储技术有限公司 | 存储元件的位线的制作过程、存储元件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822952B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
| JP2004335526A (ja) | 半導体装置の製造方法 | |
| US5994234A (en) | Method for dry-etching a polycide film | |
| JP3252780B2 (ja) | シリコン層のエッチング方法 | |
| KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09104991A (ja) | 等方性シリコンエッチング方法 | |
| JP2994374B2 (ja) | トレンチ内のカラ―酸化物の形成方法 | |
| US6753133B2 (en) | Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| JP2822952B2 (ja) | 半導体装置の製造方法 | |
| US7371692B2 (en) | Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film | |
| US6995093B2 (en) | Polysilicon etching method | |
| US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US6593243B1 (en) | Method of manufacturing semiconductor device | |
| JP4360393B2 (ja) | ポリシリコンエッチング方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| US20060057785A1 (en) | Method of manufacturing semiconductor device | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
| JP3033128B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |