JP3088178B2 - ポリシリコン膜のエッチング方法 - Google Patents

ポリシリコン膜のエッチング方法

Info

Publication number
JP3088178B2
JP3088178B2 JP04044247A JP4424792A JP3088178B2 JP 3088178 B2 JP3088178 B2 JP 3088178B2 JP 04044247 A JP04044247 A JP 04044247A JP 4424792 A JP4424792 A JP 4424792A JP 3088178 B2 JP3088178 B2 JP 3088178B2
Authority
JP
Japan
Prior art keywords
etching
polysilicon film
film
oxide film
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04044247A
Other languages
English (en)
Other versions
JPH05304119A (ja
Inventor
洋一 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH05304119A publication Critical patent/JPH05304119A/ja
Application granted granted Critical
Publication of JP3088178B2 publication Critical patent/JP3088178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はポリシリコン膜のエッ
チング方法に関し、特に半導体装置の製造工程で形成さ
れるポリシリコン膜のドライエッチング方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴ない、
その構造はより三次元的なものとなってきている。その
ため、高段差を有する部分に膜形成を行う工程が多くな
っている。ポリシリコン膜に関して云えば、ＤＲＡＭ
（Ｄｙｎａｍｉｃ ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍ
ｏｒｙ）用スタックキャパシタの電極として用いられる
ものは、高段差を有する下地上に形成されている。以
下、ポリシリコン膜を用いるスタックキャパシタの下部
電極の形成方法について図４を用いて説明する。
【０００３】まず図４（ａ）に示すように、シリコン基
板１１上に選択酸化法により厚さ約３００ｎｍのフィー
ルド酸化膜１２を形成したのち、その端部上にゲート電
極に接続する配線１３を厚さ約５００ｎｍの第１ポリシ
リコン膜で形成する。次に全面に層間絶縁膜として、厚
さ１５０ｎｍのシリコン酸化膜１４を形成したのち、そ
の上にキャパシタの下部電極となる厚さ６００ｎｍの第
２ポリシリコン膜１５を形成する。この時第２ポリシリ
コン膜１５には下地の凹凸により８００ｎｍ程度の段差
部１７が生ずる。
【０００４】次に、上記第１ポリシリコン膜からなる配
線１３上にフォトレジスト膜１６の端部が位置するよう
にしてフィールド酸化膜上の第２ポリシリコン膜１５を
マスクし、露出した第２ポリシリコン膜１５をリアクテ
ィブイオンエッチング（ＲＩＥ）法によりエッチングす
る。第２ポリシリコン膜１５の平坦部のエッチングが終
了した時、配線１３の側面部には、第２ポリシリコン膜
１５が厚く形成されているため、第２ポリシリコン膜の
残り１５Ａが生ずる。この第２ポリシリコン膜の残り１
５Ａを完全に除去するためには約２倍のエッチング時間
を必要とする。
【０００５】ポリシリコン膜のエッチングにはＲＩＥ法
が主に用いられており、そのエッチング用ガスとして
は、ＣＣｌＦ3 などのフロンガス，ＣＣｌＢｒＦ2 など
のハロゲンガス，Ｃｌ2 系ガスを主成分とするガスが多
く用いられている。
【０００６】また、半導体基板上に形成される酸化膜と
の選択性が高いこと及び異方性が高いことから、ポリシ
リコン膜のエッチング用ガスとしてＨＢｒを用いること
が、Ｌ．Ｙ．ソー（Ｔｓｏｕ）によりジャーナル オブ
ザ エレクトロケミカルソサイティ １３６巻（Ｊｏ
ｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉ
ｃａｌ Ｓｏｃｉｅｔｙ Ｖｏｌ．１３６）Ｎｏ．１０
１９８９ Ｐ３００３に報告されている。ＨＢｒガス
を用いてポリシリコン膜をエッチングする際、ＨＢｒガ
スのみを用いる場合やプラズマ放電を安定させるために
Ｈｅを添加する場合があるが、いずれの場合も酸化膜が
エッチングされる速度に対するポリシリコン膜がエッチ
ングされる速度を示す選択比は１００以上である。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来のポリシリコン膜のエッチング用ガスのうち、Ｃ
Ｃｌ2 Ｆ2 などのフロンガスやＣＣｌＦ3 などのハロゲ
ンガスは、酸化膜との選択比が２０程度と低いため、上
記第２ポリシリコン膜をエッチングし、エッチング残り
をなくすためオーバーエッチングすると、下地の酸化膜
までエッチングされ、ソース・ドレイン拡散層の形成に
支障を生じる。
【０００８】次に、Ｃｌ2 系ガスでは、エッチング時の
側壁保護効果が小さいため、エッチング形状の制御が困
難となる。またＣｌ2 系ガスを用いて異方性エッチング
を行うためには、低圧力でエッチングする必要があるた
め、選択比が低下する。更にＣｌ2 系ガスは、マスクで
あるフォトレジスト膜までエッチングするため、精度の
良いパターンの形成ができないという問題もある。
【０００９】最後にＨＢｒガスでは、酸化膜との選択比
も１００以上と高く、かつ高い異方性でエッチングでき
るが、上述したように第２ポリシリコン膜をエッチング
した場合、図４（ａ）に示すように、側壁保護膜１９と
共に、配線１３の側面部にデポジション膜１８が付着す
る。このため、オーバーエッチングの時にこのデポジシ
ョン膜１８がマスクとなって、図４（ｂ）に示すよう
に、第２ポリシリコン膜等からなるフィラメント状の残
渣１８Ａが生じ、配線のショートやごみの発生の原因と
なり、半導体装置の信頼性及び製造歩留りを低下させる
という欠点がある。
【００１０】本発明の目的は、高段差を有するポリシリ
コン膜をＲＩＥ法でエッチングする際に、マスク下のポ
リシリコン膜の形状を異方性に保ち、下地の絶縁膜をほ
とんどエッチングすることなく、段差部での残渣を皆無
にできるポリシリコン膜のエッチング方法を提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明のポリシリコン膜
のエッチング方法は、段差を有するポリシリコン膜をＲ
ＩＥ法でエッチングする際のエッチング用ガスとして、
少くともＨＢｒとＡｒとＯ2とを含む混合ガスを用いる
ことを特徴としている。
【００１２】
【作用】ＨＢｒにＡｒを混合したガスを用いた場合、エ
ッチング時、段差部に形成されるデポジション物がＡｒ
イオンにたたかれて除去されるため、従来のように段差
部にフィラメント状の残渣が生じることはなくなる。反
応室に供給する混合ガスの全流量に対するＡｒの比率は
５乃至２５％が望ましい。２５％より多いと酸化膜との
選択比が２０以下となり、下地の酸化膜のエッチング量
が多くなる。また５％より少くなると、段差部にフィラ
メント状の残渣を生じるようになる。
【００１３】また、本発明のようにＨＢｒにＡｒとＯ2
を混合したガスを用いた場合は、酸化膜に対するポリシ
リコン膜の選択比が増加するため、ポリシリコン膜をオ
ーバエッチングした時、下地酸化膜のエッチング量を極
めて少くすることができる。全流量に対するＯ2 の比率
は２％以下が望ましく、２％以上になると段差部にフィ
ラメント状の残渣を生じる。
【００１４】
【実施例】次に本発明に至る過程で得られた参考例につ
いて、図面を参照して説明する。図１（ａ），（ｂ）は
本発明の参考を説明するための半導体チップの断面図で
ある。
【００１５】まず図１（ａ）に示すように、シリコン基
板１１上に厚さ約３００ｎｍのフィールド酸化膜２を形
成する。次でこのフィールド酸化膜１２上にゲート電極
に接続する厚さ５００ｎｍの第１ポリシリコン膜からな
る配線１３を形成したのち、全面に層間絶縁膜として厚
さ１５０ｎｍのシリコン酸化膜１４と、キャパシタの下
部電極となる厚さ６００ｎｍの第２ポリシリコン膜１５
を形成する。この時シリコン酸化膜１４の側面には、配
線１３等による段差部１７が生ずる。その後、全面にフ
ォトレジスト膜１６を形成したのちフォトリソグラフィ
ー技術を用いてパターニングする。
【００１６】次に、図１（ｂ）に示すように、フォトレ
ジスト膜１６をマスクとし、エッチング用ガスとしてＨ
Ｂｒ，Ｈｅ及びＡｒの混合ガスを用いるＲＩＥ法により
第２ポリシリコン膜１５をエッチングする。エッチング
条件は、圧力２５０ｍＴｏｒｒ，ＲＦパワー２５０Ｗ，
ＨＢｒ流量１００ＳＣＣＭ，Ｈｅ流量８０ＳＣＣＭ，Ａ
ｒ流量２０ＳＣＣＭ，オーバーエッチング量は１５０％
である。１５０％のオーバーエッチングを行うことによ
り段差部１７における第２ポリシリコン膜１５は完全に
除去され、しかも下地のシリコン酸化膜１４の減少は３
０ｎｍ以下であり、酸化膜との高い選択性が得られた。
【００１７】また、エッチング用ガスに質量数の大きい
Ａｒを添加することにより、段差部１７にデポジション
物が生じることがなくなるため、従来のように段差部に
フィラメント状の残渣が形成されることはない。更に、
Ａｒを添加してもＨＢｒの特徴である高異方性は損なわ
れることがないため、フォトレジスト膜１６の下の第２
ポリシリコン膜１５を、アンダーカットすることなく精
度よくエッチングできる。
【００１８】添加するＡｒ流量の比率は、混合ガス全流
量の５乃至２５％が望ましい。２５％より多いと、酸化
膜との選択比が２０以下となり、下地酸化膜のエッチン
グ減りが大きくなる。一方、５％未満になると、酸化膜
との選択比は高いが、段差部にフィラメント状の残渣が
生じる。
【００１９】Ａｒ流量の比率の変化に対するエッチング
レートＲの変化を左側の縦軸に、酸化膜に対するポリシ
リコン膜の選択比Ｓの変化を右側の縦軸にとって図２に
それぞれ示す。図２に示したように、Ａｒ流量が２５％
以下の場合、酸化膜との選択比は２０以上であることが
分る。また、Ａｒ流量を変化させても、ポリシリコン膜
のエッチングレートはほとんど変化しない。
【００２０】尚、上記参考例においては、プラズマ放電
を安定させるためにＨｅを添加したが、ＨＢｒとＡｒの
混合ガスを用いても、ほぼ同様の精度でポリシリコン膜
をエッチングすることができる。
【００２１】次に、本発明の実施例について説明する。
エッチング対象のポリシリコン膜は、参考例と同じ図１
（ａ）に示した第２ポリシリコン膜１５であり、本実施
例ではエッチング用ガスとして、ＨＢｒ，Ｈｅ，Ａｒ及
びＯ2を用いた。エッチング条件は、圧力２５０ｍＴｏ
ｒｒ，ＲＦパワー２５０Ｗ，ＨＢｒ流量１００ＳＣＣ
Ｍ，Ｈｅ流量８０ＳＣＣＭ，Ａｒ流量２０ＳＣＣＭ，Ｏ
2流量１ＳＣＣＭ，オーバーエッチング量は１５０％で
ある。
【００２２】本実施例においても、段差部１７における
第２ポリシリコン膜１５は完全に除去され、異方性の高
いエッチングが可能であった。エッチング用ガスに添加
するＯ2流量は、０．５乃至４ＳＣＣＭ、つまり全流量
の２％以下が望ましく、それ以上添加すると、段差部に
フィラメント状の残渣が生じる。
【００２３】Ｏ2 流量の変化に対するエッチングレート
Ｒの変化及び酸化膜に対するポリシリコン膜の選択比Ｓ
を、左側および右側の縦軸として図３にそれぞれ示す。
図３から明らかなように、Ｏ2 を添加することにより、
ポリシリコン膜のエッチングレートが増加すると共に、
酸化膜との選択比が大となるため、第１の実施例に比べ
下地酸化膜のエッチング量をより少くできる。
【００２４】尚、上記実施例においても、プラズマ放電
を安定化させるためにＨｅを添加したが、Ｈｅを入れな
い場合であってもほぼ同様の精度でポリシリコン膜をエ
ッチングすることができる。
【００２５】
【発明の効果】以上説明したように本発明は、高い段差
を有するポリシリコン膜をＲＩＥ法によりエッチングす
る際に、エッチング用ガスとしてＨＢｒとＡｒとＯ2の
混合ガスを用いることにより、段差部における残渣をな
くし、しかも下地酸化膜をほとんどエッチングすること
なく、ポリシリコン膜を高い異方性でエッチングできる
という効果を有する。このため、半導体装置の信頼性及
び製造歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例および参考例を説明するための
半導体チップの断面図。
【図２】全流量に対するＡｒの割合とエッチングレート
及び酸化膜との選択比との関係を示す図。
【図３】Ｏ2流量とエッチングレート及び酸化膜との選
択比との関係を示す図。
【図４】従来例を説明するための半導体チップの断面
図。
【符号の説明】
１１ シリコン基板 １２ フィールド酸化膜 １３ 配線 １４ シリコン酸化膜 １５ 第２ポリシリコン膜 １６ フォトレジスト膜 １７ 段差部 １８ デポジション膜 １８Ａ フィラメント状の残渣 １９ 側壁保護膜

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面に絶縁膜を介して形成
    されたポリシリコン膜を所定流量のエッチング用ガスの
    雰囲気を有する反応室内でイオンエッチングする反応性
    イオンエッチング法によりエッチングする方法におい
    て、前記エッチング用ガスとして少くとも臭化水素（Ｈ
    Ｂｒ）とアルゴン（Ａｒ）と酸素（Ｏ 2 ）とを含む混合
    ガスを用いることを特徴とするポリシリコン膜のエッチ
    ング方法。
  2. 【請求項２】 前記アルゴンの比率を全流量の５乃至２
    ５％とする請求項１記載のポリシリコン膜のエッチング
    方法。
  3. 【請求項３】 前記酸素の比率を前記流量の０．２乃至
    ２％とする請求項１または２記載のポリシリコン膜のエ
    ッチング方法。
  4. 【請求項４】 前記混合ガスにはヘリウム（Ｈｅ）が含
    まれる請求項１，２または３記載のポリシリコン膜のエ
    ッチング方法。
JP04044247A 1991-04-22 1992-03-02 ポリシリコン膜のエッチング方法 Expired - Fee Related JP3088178B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-118114 1991-04-22
JP11811491 1991-04-22

Publications (2)

Publication Number Publication Date
JPH05304119A JPH05304119A (ja) 1993-11-16
JP3088178B2 true JP3088178B2 (ja) 2000-09-18

Family

ID=14728376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04044247A Expired - Fee Related JP3088178B2 (ja) 1991-04-22 1992-03-02 ポリシリコン膜のエッチング方法

Country Status (4)

Country Link
US (1) US5318665A (ja)
EP (1) EP0514013A3 (ja)
JP (1) JP3088178B2 (ja)
KR (1) KR970001203B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995093B2 (en) 2002-09-27 2006-02-07 Yamaha Corporation Polysilicon etching method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
WO1994028578A1 (fr) * 1993-05-20 1994-12-08 Hitachi, Ltd. Procede de traitement au plasma
JP3318801B2 (ja) * 1993-12-29 2002-08-26 ソニー株式会社 ドライエッチング方法
JPH07331460A (ja) * 1994-06-02 1995-12-19 Nippon Telegr & Teleph Corp <Ntt> ドライエッチング方法
KR100242990B1 (ko) * 1996-12-05 2000-02-01 김영환 폴리실리콘 식각방법
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
WO1999067817A1 (en) 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
KR100329612B1 (ko) * 1998-06-29 2002-05-09 박종섭 반도체 소자의 캐패시터 제조방법
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6833079B1 (en) 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
TWI620227B (zh) 2011-07-27 2018-04-01 Hitachi High Tech Corp Plasma processing device and plasma etching method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065533A (ja) * 1983-09-21 1985-04-15 Hitachi Ltd ドライエッチング方法
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
EP0328350B1 (en) * 1988-02-09 1999-04-28 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US4818334A (en) * 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JPH04298035A (ja) * 1991-03-27 1992-10-21 Sumitomo Metal Ind Ltd プラズマエッチング方法
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995093B2 (en) 2002-09-27 2006-02-07 Yamaha Corporation Polysilicon etching method

Also Published As

Publication number Publication date
KR970001203B1 (ko) 1997-01-29
EP0514013A3 (en) 1993-08-18
EP0514013A2 (en) 1992-11-19
JPH05304119A (ja) 1993-11-16
US5318665A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
TW299469B (ja)
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
JPH11354510A (ja) 白金族金属膜の蝕刻方法及びこれを用いたキャパシタの下部電極の形成方法
JPH10247641A (ja) ゲートスタックのエッチング方法
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JP2822952B2 (ja) 半導体装置の製造方法
US20040082184A1 (en) Polysilicon etching method
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JPH08288256A (ja) トレンチエッチング方法
JP2001127039A (ja) 半導体装置の製造方法
JP2907314B2 (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP3000593B2 (ja) エッチング方法
KR100525106B1 (ko) 반도체 장치의 스토로지 노드 패턴 형성 방법
JPH05267240A (ja) タングステンシリサイド膜のドライエッチング方法
US6716769B1 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JPH0645290A (ja) 半導体装置の製造方法
JPH06291091A (ja) ドライエッチング方法
JPH10313104A (ja) 半導体装置の製造方法
JPH09260349A (ja) 半導体装置の製造方法
JPH10321597A (ja) 半導体構造中にコンタクト孔を形成するための処理方法
JP2001044182A (ja) ポリシリコン層のプラズマ・エッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981124

LAPS Cancellation because of no payment of annual fees