JPH05304119A - ポリシリコン膜のエッチング方法 - Google Patents

ポリシリコン膜のエッチング方法

Info

Publication number
JPH05304119A
JPH05304119A JP4044247A JP4424792A JPH05304119A JP H05304119 A JPH05304119 A JP H05304119A JP 4044247 A JP4044247 A JP 4044247A JP 4424792 A JP4424792 A JP 4424792A JP H05304119 A JPH05304119 A JP H05304119A
Authority
JP
Japan
Prior art keywords
etching
polysilicon film
flow rate
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4044247A
Other languages
English (en)
Other versions
JP3088178B2 (ja
Inventor
Yoichi Oikawa
洋一 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH05304119A publication Critical patent/JPH05304119A/ja
Application granted granted Critical
Publication of JP3088178B2 publication Critical patent/JP3088178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】高段差を有するポリシリコン膜のエッチングに
おいて、段差部での残渣を皆無にし、さらに高異方性・
高選択性のエッチングを行なう。 【構成】高段差を有する第2ポリシリコン膜15をHB
r+Arを主成分とするガス(Arの比率は全流量の5
〜25%)により、リアクティブ・イオン・エッチング
法を用いてエッチングする。高段差上のポリシリコン膜
は、段差部17に残渣を残すことなく高い選択比で異方
性良くエッチングされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はポリシリコン膜のエッ
チング方法に関し、特に半導体装置の製造工程で形成さ
れるポリシリコン膜のドライエッチング方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴ない、
その構造はより三次元的なものとなってきている。その
ため、高段差を有する部分に膜形成を行う工程が多くな
っている。ポリシリコン膜に関して云えば、DRAM
(Dynamic RandomAccess Mem
ory)用スタックキャパシタの電極として用いられる
ものは、高段差を有する下地上に形成されている。以
下、ポリシリコン膜を用いるスタックキャパシタの下部
電極の形成方法について図4を用いて説明する。
【0003】まず図4(a)に示すように、シリコン基
板11上に選択酸化法により厚さ約300nmのフィー
ルド酸化膜12を形成したのち、その端部上にゲート電
極に接続する配線13を厚さ約500nmの第1ポリシ
リコン膜で形成する。次に全面に層間絶縁膜として、厚
さ150nmのシリコン酸化膜14を形成したのち、そ
の上にキャパシタの下部電極となる厚さ600nmの第
2ポリシリコン膜15を形成する。この時第2ポリシリ
コン膜15には下地の凹凸により800nm程度の段差
部17が生ずる。
【0004】次に、上記第1ポリシリコン膜からなる配
線13上にフォトレジスト膜16の端部が位置するよう
にしてフィールド酸化膜上の第2ポリシリコン膜15を
マスクし、露出した第2ポリシリコン膜15をリアクテ
ィブイオンエッチング(RIE)法によりエッチングす
る。第2ポリシリコン膜15の平坦部のエッチングが終
了した時、配線13の側面部には、第2ポリシリコン膜
15が厚く形成されているため、第2ポリシリコン膜の
残り15Aが生ずる。この第2ポリシリコン膜の残り1
5Aを完全に除去するためには約2倍のエッチング時間
を必要とする。
【0005】ポリシリコン膜のエッチングにはRIE法
が主に用いられており、そのエッチング用ガスとして
は、CClF3 などのフロンガス,CClBrF2 など
のハロゲンガス,Cl2 系ガスを主成分とするガスが多
く用いられている。
【0006】また、半導体基板上に形成される酸化膜と
の選択性が高いこと及び異方性が高いことから、ポリシ
リコン膜のエッチング用ガスとしてHBrを用いること
が、L.Y.ソー(Tsou)によりジャーナル オブ
ザ エレクトロケミカルソサイティ 136巻(Jo
urnal of the Electrochemi
cal Society Vol.136)No.10
1989 P3003に報告されている。HBrガス
を用いてポリシリコン膜をエッチングする際、HBrガ
スのみを用いる場合やプラズマ放電を安定させるために
Heを添加する場合があるが、いずれの場合も酸化膜が
エッチングされる速度に対するポリシリコン膜がエッチ
ングされる速度を示す選択比は100以上である。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来のポリシリコン膜のエッチング用ガスのうち、C
Cl2 2 などのフロンガスやCClF3 などのハロゲ
ンガスは、酸化膜との選択比が20程度と低いため、上
記第2ポリシリコン膜をエッチングし、エッチング残り
をなくすためオーバーエッチングすると、下地の酸化膜
までエッチングされ、ソース・ドレイン拡散層の形成に
支障を生じる。
【0008】次に、Cl2 系ガスでは、エッチング時の
側壁保護効果が小さいため、エッチング形状の制御が困
難となる。またCl2 系ガスを用いて異方性エッチング
を行うためには、低圧力でエッチングする必要があるた
め、選択比が低下する。更にCl2 系ガスは、マスクで
あるフォトレジスト膜までエッチングするため、精度の
良いパターンの形成ができないという問題もある。
【0009】最後にHBrガスでは、酸化膜との選択比
も100以上と高く、かつ高い異方性でエッチングでき
るが、上述したように第2ポリシリコン膜をエッチング
した場合、図4(a)に示すように、側壁保護膜19と
共に、配線13の側面部にデポジション膜18が付着す
る。このため、オーバーエッチングの時にこのデポジシ
ョン膜18がマスクとなって、図4(b)に示すよう
に、第2ポリシリコン膜等からなるフィラメント状の残
渣18Aが生じ、配線のショートやごみの発生の原因と
なり、半導体装置の信頼性及び製造歩留りを低下させる
という欠点がある。
【0010】本発明の目的は、高段差を有するポリシリ
コン膜をRIE法でエッチングする際に、マスク下のポ
リシリコン膜の形状を異方性に保ち、下地の絶縁膜をほ
とんどエッチングすることなく、段差部での残渣を皆無
にできるポリシリコン膜のエッチング方法を提供するこ
とにある。
【0011】
【課題を解決するための手段】本発明のポリシリコン膜
のエッチング方法は、段差を有するポリシリコン膜をR
IE法でエッチングする際のエッチング用ガスとして、
少くともHBrとArとを含む混合ガスまたは少くとも
HBrとArとO2 とを含む混合ガスを用いることを特
徴としている。
【0012】
【作用】HBrにArを混合したガスを用いた場合、エ
ッチング時、段差部に形成されるデポジション物がAr
イオンにたたかれて除去されるため、従来のように段差
部にフィラメント状の残渣が生じることはなくなる。反
応室に供給する混合ガスの全流量に対するArの比率は
10乃至25%が望ましい。25%より多いと酸化膜と
の選択比が20以下となり、下地の酸化膜のエッチング
量が多くなる。また5%より少くなると、段差部にフィ
ラメント状の残渣を生じるようになる。
【0013】またHBrにArとO2 を混合したガスを
用いた場合は、酸化膜に対するポリシリコン膜の選択比
が増加するため、ポリシリコン膜をオーバエッチングし
た時、下地酸化膜のエッチング量を極めて少くすること
ができる。全流量に対するO2 の比率は2%以下が望ま
しく、2%以上になると段差部にフィラメント状の残渣
を生じる。
【0014】
【実施例】次に本発明の実施例について、図面を参照し
て説明する。図1(a),(b)は本発明の一実施例を
説明するための半導体チップの断面図である。
【0015】まず図1(a)に示すように、シリコン基
板11上に厚さ約300nmのフィールド酸化膜2を形
成する。次でこのフィールド酸化膜12上にゲート電極
に接続する厚さ500nmの第1ポリシリコン膜からな
る配線13を形成したのち、全面に層間絶縁膜として厚
さ150nmのシリコン酸化膜14と、キャパシタの下
部電極となる厚さ600nmの第2ポリシリコン膜15
を形成する。この時シリコン酸化膜14の側面には、配
線13等による段差部17が生ずる。その後、全面にフ
ォトレジスト膜16を形成したのちフォトリソグラフィ
ー技術を用いてパターニングする。
【0016】次に、図1(b)に示すように、フォトレ
ジスト膜16をマスクとし、エッチング用ガスとしてH
Br,He及びArの混合ガスを用いるRIE法により
第2ポリシリコン膜15をエッチングする。エッチング
条件は、圧力250mTorr,RFパワー250W,
HBr流量100SCCM,He流量80SCCM,A
r流量20SCCM,オーバーエッチング量は150%
である。150%のオーバーエッチングを行うことによ
り段差部17における第2ポリシリコン膜15は完全に
除去され、しかも下地のシリコン酸化膜14の減少は3
0nm以下であり、酸化膜との高い選択性が得られた。
【0017】また、エッチング用ガスに質量数の大きい
Arを添加することにより、段差部17にデポジション
物が生じることがなくなるため、従来のように段差部に
フィラメント状の残渣が形成されることはない。更に、
Arを添加してもHBrの特徴である高異方性は損なわ
れることがないため、フォトレジスト膜16の下の第2
ポリシリコン膜15を、アンダーカットすることなく精
度よくエッチングできる。
【0018】添加するAr流量の比率は、混合ガス全流
量の5乃至25%が望ましい。25%より多いと、酸化
膜との選択比が20以下となり、下地酸化膜のエッチン
グ減りが大きくなる。一方、5%未満になると、酸化膜
との選択比は高いが、段差部にフィラメント状の残渣が
生じる。
【0019】Ar流量の比率の変化に対するエッチング
レートRの変化を左側の縦軸に、酸化膜に対するポリシ
リコン膜の選択比Sの変化を右側の縦軸にとって図2に
それぞれ示す。図2に示したように、Ar流量が25%
以下の場合、酸化膜との選択比は20以上であることが
分る。また、Ar流量を変化させても、ポリシリコン膜
のエッチングレートはほとんど変化しない。
【0020】尚、上記第1の実施例においては、プラズ
マ放電を安定させるためにHeを添加したが、HBrと
Arの混合ガスを用いても、ほぼ同様の精度でポリシリ
コン膜をエッチングすることができる。
【0021】次に、第2の実施例について説明する。エ
ッチング対象のポリシリコン膜は、第1の実施例と同じ
図1(a)に示した第2ポリシリコン膜15であり、本
第2の実施例ではエッチング用ガスとして、HBr,H
e,Ar及びO2 を用いた。エッチング条件は、圧力2
50mTorr,RFパワー250W,HBr流量10
0SCCM,He流量80SCCM,Ar流量20SC
CM,O2 流量1SCCM,オーバーエッチング量は1
50%である。
【0022】本第2の実施例においても、段差部17に
おける第2ポリシリコン膜15は完全に除去され、異方
性の高いエッチングが可能であった。エッチング用ガス
に添加するO2 流量は、0.5乃至4SCCM、つまり
全流量の2%以下が望ましく、それ以上添加すると、段
差部にフィラメント状の残渣が生じる。
【0023】O2 流量の変化に対するエッチングレート
Rの変化及び酸化膜に対するポリシリコン膜の選択比S
を、左側および右側の縦軸として図3にそれぞれ示す。
図3から明らかなように、O2 を添加することにより、
ポリシリコン膜のエッチングレートが増加すると共に、
酸化膜との選択比が大となるため、第1の実施例に比べ
下地酸化膜のエッチング量をより少くできる。
【0024】尚、上記第2の実施例においても、プラズ
マ放電を安定化させるためにHeを添加したが、Heを
入れない場合であってもほぼ同様の精度でポリシリコン
膜をエッチングすることができる。
【0025】
【発明の効果】以上説明したように本発明は、高い段差
を有するポリシリコン膜をRIE法によりエッチングす
る際に、エッチング用ガスとしてHBrとArの混合ガ
ス、またはHBrとArとO2 の混合ガスを用いること
により、段差部における残渣をなくし、しかも下地酸化
膜をほとんどエッチングすることなく、ポリシリコン膜
を高い異方性でエッチングできるという効果を有する。
このため、半導体装置の信頼性及び製造歩留りを向上さ
せることができる。
【図面の簡単な説明】
【図1】本明の第1の実施例を説明するための半導体チ
ップの断面図。
【図2】全流量に対するArの割合とエッチングレート
及び酸化膜との選択比との関係を示す図。
【図3】O2 流量とエッチングレート及び酸化膜との選
択比との関係を示す図。
【図4】従来例を説明するための半導体チップの断面
図。
【符号の説明】
11 シリコン基板 12 フィールド酸化膜 13 配線 14 シリコン酸化膜 15 第2ポリシリコン膜 16 フォトレジスト膜 17 段差部 18 デポジション膜 18A フィラメント状の残渣 19 側壁保護膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 不純物拡散工程を経た半導体基板の表面
    に絶縁膜を介して形成されたポリシリコン膜を所定流量
    のエッチング用ガスの雰囲気を有する反応室内でイオン
    エッチングする反応性イオンエッチング法によりエッチ
    ングする方法において、前記エッチング用ガスとして少
    くとも臭化水素(HBr)とアルゴン(Ar)を含む混
    合ガスを用いることを特徴とするポリシリコン膜のエッ
    チング方法。
  2. 【請求項2】 前記アルゴンの比率を前記流量の10乃
    至25%とする請求項1記載のポリシリコン膜のエッチ
    ング方法。
  3. 【請求項3】 不純物拡散工程を経た半導体基板の表面
    に絶縁膜を介して形成されたポリシリコン膜を所定流量
    のエッチング用ガスの雰囲気を有する反応室内でイオン
    エッチングする反応性イオンエッチング法によりエッチ
    ングする方法において、前記エッチング用ガスとして少
    くとも臭化水素とアルゴンと酸素(O2 )とを含む混合
    ガスを用いることを特徴とするポリシリコン膜のエッチ
    ング方法。
  4. 【請求項4】 前記アルゴンの比率を全流量の5乃至2
    5%、酸素の比率を前記流量の0.2乃至2%とする請
    求項3記載のポリシリコン膜のエッチング方法。
  5. 【請求項5】 前記混合ガスにはヘリウム(He)が含
    まれる請求項1または請求項3記載のポリシリコン膜の
    エッチング方法。
JP04044247A 1991-04-22 1992-03-02 ポリシリコン膜のエッチング方法 Expired - Fee Related JP3088178B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-118114 1991-04-22
JP11811491 1991-04-22

Publications (2)

Publication Number Publication Date
JPH05304119A true JPH05304119A (ja) 1993-11-16
JP3088178B2 JP3088178B2 (ja) 2000-09-18

Family

ID=14728376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04044247A Expired - Fee Related JP3088178B2 (ja) 1991-04-22 1992-03-02 ポリシリコン膜のエッチング方法

Country Status (4)

Country Link
US (1) US5318665A (ja)
EP (1) EP0514013A3 (ja)
JP (1) JP3088178B2 (ja)
KR (1) KR970001203B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242990B1 (ko) * 1996-12-05 2000-02-01 김영환 폴리실리콘 식각방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
EP0709877A4 (en) * 1993-05-20 1997-11-26 Hitachi Ltd PLASMA TREATMENT PROCESS
JP3318801B2 (ja) * 1993-12-29 2002-08-26 ソニー株式会社 ドライエッチング方法
JPH07331460A (ja) * 1994-06-02 1995-12-19 Nippon Telegr & Teleph Corp <Ntt> ドライエッチング方法
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
WO1999067817A1 (en) 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
KR100329612B1 (ko) * 1998-06-29 2002-05-09 박종섭 반도체 소자의 캐패시터 제조방법
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6833079B1 (en) 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
JP3891087B2 (ja) 2002-09-27 2007-03-07 ヤマハ株式会社 ポリシリコンエッチング方法
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
TWI581304B (zh) 2011-07-27 2017-05-01 日立全球先端科技股份有限公司 Plasma etching apparatus and dry etching method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065533A (ja) * 1983-09-21 1985-04-15 Hitachi Ltd ドライエッチング方法
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
KR930001500B1 (ko) * 1988-02-09 1993-03-02 후지쓰 가부시끼가이샤 취화수소 또는 취소로 건식 식각하는 방법
US4818334A (en) * 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JPH04298035A (ja) * 1991-03-27 1992-10-21 Sumitomo Metal Ind Ltd プラズマエッチング方法
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242990B1 (ko) * 1996-12-05 2000-02-01 김영환 폴리실리콘 식각방법

Also Published As

Publication number Publication date
EP0514013A2 (en) 1992-11-19
US5318665A (en) 1994-06-07
EP0514013A3 (en) 1993-08-18
JP3088178B2 (ja) 2000-09-18
KR970001203B1 (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
JPH03161930A (ja) 耐熱金属のエツチング・プロセス
TW299469B (ja)
JP2001308076A (ja) 半導体装置の製造方法
US5994234A (en) Method for dry-etching a polycide film
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JPH1056000A (ja) 酸化物と窒化物に対して選択的なエッチング・プロセス
US6569776B2 (en) Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon
US20060231522A1 (en) Etch of silicon nitride selective to silicon and silicon dioxide useful during the formation of a semiconductor device
US6069087A (en) Highly selective dry etching process
JP2822952B2 (ja) 半導体装置の製造方法
US6593243B1 (en) Method of manufacturing semiconductor device
JP2907314B2 (ja) 半導体装置の製造方法
JP2001127039A (ja) 半導体装置の製造方法
JPH09321024A (ja) 半導体装置の製造方法
JP3000593B2 (ja) エッチング方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP3383939B2 (ja) ドライエッチング方法
JPH0645290A (ja) 半導体装置の製造方法
JP3028306B2 (ja) 半導体素子の多層膜の乾式エッチング方法
JPH05267240A (ja) タングステンシリサイド膜のドライエッチング方法
JPH05267246A (ja) 半導体装置の製造方法
KR19990005143A (ko) 반도체 장치의 콘택홀 형성방법
JPH04294533A (ja) 半導体装置の製造方法
JPH10189555A (ja) シリコン酸化物を二酸化炭素でエッチングする方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981124

LAPS Cancellation because of no payment of annual fees