JPH08288256A - トレンチエッチング方法 - Google Patents

トレンチエッチング方法

Info

Publication number
JPH08288256A
JPH08288256A JP7088304A JP8830495A JPH08288256A JP H08288256 A JPH08288256 A JP H08288256A JP 7088304 A JP7088304 A JP 7088304A JP 8830495 A JP8830495 A JP 8830495A JP H08288256 A JPH08288256 A JP H08288256A
Authority
JP
Japan
Prior art keywords
trench
resist mask
etching
depth
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7088304A
Other languages
English (en)
Other versions
JP3353532B2 (ja
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP08830495A priority Critical patent/JP3353532B2/ja
Publication of JPH08288256A publication Critical patent/JPH08288256A/ja
Application granted granted Critical
Publication of JP3353532B2 publication Critical patent/JP3353532B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 微細なトレンチを所望の深さに形成するとと
もに、後工程での誘導体材料層等の埋め込み時におけ
る、ステップカバレッジを改善する。 【構成】 レジストマスクの後退を利用し、多段階エッ
チングすることによりトレンチ肩部分をテーパ化する。
等方性エッチングによるレジストマスク下部のサイドエ
ッチングを利用する。 【効果】 トレンチ肩部分のみをテーパ形状化し、肩部
分以外はほぼ垂直形状のトレンチが形成される。このた
め、従来技術のように、全体がテーパ形状のトレンチと
異なり、微細幅のトレンチであっても深さのの制限がな
くなる。誘導体材料層等のボイドの発生もない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造工程等
に用いられるトレンチエッチングに関し、更に詳しく
は、トレンチの上部肩部分の形状を制御しうるトレンチ
エッチング方法に関する。
【0002】
【従来の技術】LSI等の半導体装置のデザインルール
がハーフミクロンからサブクォータミクロンのレベルへ
と微細化されるに伴い、素子分離は従来のLOCOS
(Local oxidation of silic
on)からトレンチアイソレーションに移行しつつあ
る。またDRAMにおける蓄積容量においても、トレン
チキャパシタが採用されつつある。これらは、シリコン
等の半導体基板に形成したトレンチを利用し、ここに誘
電体材料や電極材料を埋め込む3次元的な構造をとるこ
とにより、素子間分離能やキャパシタ容量を確保しつ
つ、半導体素子の占有面積を縮小することが可能であ
る。
【0003】従来シリコン基板へのトレンチエッチング
方法としては、Cl系ガスあるいはBr系ガスを主体と
するプラズマエッチングが採用されている。これらのエ
ッチングガスは、シリコンとの反応生成物であるSiC
x やSiBrx の蒸気圧がSiFx に比較して小さ
い。このため、イオン入射面ではイオンアシスト反応で
エッチングが進行する反面、イオンが原理的に入射しな
いパターン側面では反応生成物が付着残留し、ラジカル
反応によるサイドエッチングを防止する。このため、垂
直な側面を有する異方性エッチングが原理的に可能であ
り、さらにO系ガスやN系ガスを混合して側壁保護膜の
付着量や膜質を制御すれば、トレンチ側面のテーパ角度
を選ぶことも可能である。実際の半導体デバイスにおい
ては、誘電体膜等の埋め込みにおけるステップカバレッ
ジの問題や、絶縁耐圧の確保の目的のため、85°程度
のテーパ形状とすることが一般的である。
【0004】ところで、半導体装置の微細化が進行し、
トレンチエッチングにおいてもクォータミクロン以下の
開口径が要求されてくると、このような単なるテーパエ
ッチングでは対処しきれない問題が発生してくる。この
問題を図3(a)〜(b)を参照して説明する。例えば
図3(a)に示すように、広い開口径と狭い開口径を有
するレジストマスク2をマスクとして、シリコン等の半
導体基板1をエッチングしてトレンチを形成する場合を
想定する。開口径は1.0μmと0.2μmとする。こ
のような試料に対し、テーパエッチングを施して、例え
ば1.0μmの深さのトレンチを形成すると、幅の広い
レジスト開口径部分では正常な形状のトレンチ3aが形
成される。しかし幅の狭いレジスト開口径部分ではトレ
ンチ側面同士が接し合い、所望の深さのトレンチが得ら
れない。0.2μmの開口幅のレジストマスクにより、
85°のテーパ角度でトレンチエッチングをおこなった
場合、得られるトレンチの深さは0.6μmが計算上の
限界となる。このためトレンチアイソレーションであれ
ば充分な素子分離機能が得られなし、トレンチキャパシ
タであれば蓄積容量が不足することとなる。これはサブ
クォータミクロンのデザインルールの半導体装置におい
ては致命的な問題である。
【0005】微細開口径のトレンチにおいても、所望の
深さの形状を得るためには、トレンチ側面形状をより垂
直に近付ければよい。90°の側面を有するトレンチで
あれば、深さに関する制限は一切なくなる。しかしなが
ら図4に示すように、かかる垂直形状のトレンチに例え
ばSiO2 等の誘電体材料層5を埋め込む場合、誘電体
材料層5のステップカバレッジの不足により、トレンチ
3内部にボイド(鬆)が発生する。またトレンチキャパ
シタの場合にはトレンチ上部肩部分において電界が集中
し、絶縁耐圧の低下が問題化する。
【0006】かかる問題に対処するため、トレンチをY
字状に形成する方法が例えば特開平6−61190号公
報に開示されている。しかしながら、この方法はエッチ
ングガスの混合比の微妙な制御によりY字形状を得るた
め、エッチングの再現性に改善の余地があり、またSi
2 マスクを用いるため、プロセスが複雑化する難点が
ある。
【0007】
【発明が解決しようとする課題】本発明の課題は、上述
した従来技術の問題点を解決することをその課題とし、
微細幅の開口径を有するトレンチを所望の深さに形成す
るとともに、垂直な側面を有するトレンチの上部肩部分
のみをテーパ形状にすることが可能な、再現性に富んだ
トレンチエッチング方法を提供することである。
【0008】また本発明の課題は、トレンチ内にSiO
2 等の誘導体材料層を埋め込む際にボイドの発生がな
く、また電界集中による絶縁耐圧の発生がない半導体装
置を製造できる、トレンチエッチング方法を提供するこ
とである。
【0009】
【課題を解決するための手段】本発明のトレンチエッチ
ング方法は、上述の課題を解決するために提案するもの
である。すなわち、半導体基板上に形成した、所定の開
口幅を有するレジストマスクをマスクとして、この半導
体基板に所望の深さのトレンチを形成するトレンチエッ
チング方法であって、所望の深さ未満の深さを有するト
レンチを、異方性エッチングにより形成する工程と、こ
のレジストマスクの開口幅を拡げ、トレンチの上部肩部
分を露出する工程と、所望の深さに至るまでのトレンチ
を形成するとともに、露出したこのトレンチの上部肩部
分を除去する工程とを、この順に施すことを特徴とする
ものである。
【0010】レジストマスクの開口幅を拡げ、トレンチ
の上部肩部分を露出する工程は、O2 やCO等のO系ガ
スによるプラズマ処理工程であることが望ましい。
【0011】さらに、本発明の別のトレンチエッチング
方法は、半導体基板上に形成した、所定の開口幅を有す
るレジストマスクをマスクとして、この半導体基板に所
望の深さのトレンチを形成するトレンチエッチング方法
であって、所望の深さ未満の深さを有するトレンチを、
等方性エッチングにより形成する工程と、所望の深さに
至るまでのトレンチを、異方性エッチングにより形成す
る工程とを、この順に施すことを特徴とするものであ
る。
【0012】
【作用】本発明のトレンチエッチング方法によれば、ま
ず通常の異方性エッチング条件により、所望のトレンチ
深さ未満、例えば80%の深さまで垂直加工する。つぎ
にレジストマスクをO2 等でプラズマ処理して後退さ
せ、トレンチの肩部分の半導体基板を露出させる。この
状態で再びトレンチエッチングを続行して所望の深さの
トレンチを形成すると、露出したトレンチ肩部分も同時
にエッチングないしはスパッタリングされ、この部分が
略テーパ形状となる。したがって、この後の誘導体材料
層等の埋め込みや絶縁耐圧に有利なトレンチ形状が達成
される。テーパ形状は、最初の異方性エッチングにおけ
る加工深さの選択と、レジストマスクの後退量の選択に
より、幅広い制御が可能である。
【0013】本発明の2番目のトレンチエッチング方法
においては、まずF系ガスによるプラズマエッチングに
よりレジストマスク開口部直下にサイドエッチングを発
生させておく。この後異方性エッチングにより垂直加工
し、所望の深さに達するトレンチを形成すれば、トレン
チ肩部分が拡がったワイングラス形状のトレンチが得ら
れる。したがって、この場合にも後の誘導体材料層等の
埋め込みや絶縁耐圧に有利なトレンチ形状が達成され
る。この場合も、テーパ形状の制御は最初の等方性エッ
チングによるサイドエッチング量により決定される。
【0014】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照しながら説明する。
【0015】実施例1 本実施例は請求項1のトレンチエッチング方法を適用し
たものであり、これを図1(a)〜(e)を参照して説
明する。なお同図では従来技術の説明に供した図3
(a)〜(b)における構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
【0016】まず図1(a)に示すようにSiからなる
半導体基板1上にレジストマスク2を形成し、トレンチ
形成予定部分にリソグラフィにより開口を設ける。レジ
ストマスク2の開口幅は例えば0.2μmとする。この
被エッチング基板を、基板バイアス印加型ECRプラズ
マエッチング装置の基板ステージ上にセッティングし、
一例として下記エッチング条件によりレジストマスク2
から露出する半導体基板1を異方性エッチングする。 HBr 120 sccm O2 2 sccm ガス圧力 400 mPa マイクロ波電力 800 W(2.45GH
z) 基板バイアス電力 60 W(2MHz) 基板温度 40 ℃ 本エッチング工程では、反応生成物SiBrx がイオン
アシスト反応に除去されてエッチングが進行するととも
に、形成されるトレンチ側面にはSiBrx y やSi
Brx を主体とする側壁保護膜(図示せず)が付着して
異方性加工に寄与する。本エッチング条件により、所望
のトレンチ深さの約80%程度を加工する。すなわち、
500nmの深さのトレンチを必要とする場合には、4
00nmの深さだけ加工する。この状態を図1(b)に
示す。
【0017】つぎに、一例として下記条件のO2 プラズ
マによる等方性エッチングにより、レジストマスク2を
部分的にエッチングし、レジストマスク2を後退させ、
その開口幅を例えば0.25μmに拡げる。この結果、
トレンチの肩部分4が露出する。この状態を図1(c)
に示す。 O2 5 sccm He 50 sccm ガス圧力 500 mPa マイクロ波電力 600 W(2.45GH
z) 基板バイアス電力 0 W( 基板温度 20 ℃
【0018】さらに、トレンチの残り20%の深さに相
当する100nmを、一例として下記条件により異方性
エッチングする。 HBr 120 sccm O2 2 sccm ガス圧力 400 mPa マイクロ波電力 800 W(2.45GH
z) 基板バイアス電力 60 W(2MHz) 基板温度 40 ℃ 本エッチング工程において、所望の深さのトレンチ3が
形成されるとともに、レジストマスク2から露出したト
レンチの肩部分4も削られ、図1(d)に示すようにテ
ーパ形状となる。これは、スパッタリング効果が大きい
トレンチの肩部分4のエッチング速度が大きいためと考
えられる。
【0019】最後にレジストマスク2を常法に準拠して
アッシング除去し、さらに必要に応じて側壁保護膜の残
渣を希HF水溶液等でライトエッチングし、図1(e)
に示すように開口の肩部分がテーパ状に拡がったトレン
チ3を完成する。トレンチ3は、肩部分以外の開口幅
は、初期のレジストマスクの開口幅と同じ0.2μmで
ある。
【0020】本実施例によれば、トレンチの肩部分のみ
がテーパ形状を有し、肩部分以外は略90°の垂直な側
面を有する微細なトレンチの形成が可能となる。このた
め、後工程での誘導体材料等の埋め込み工程でのステッ
プカバレッジが向上し、ボイドの発生が防止される。
【0021】実施例2 本実施例は、請求項3のトレンチエッチング方法を適用
したものであり、これを図2(a)〜(d)を参照して
説明する。なお同図でも従来技術の説明に供した図3
(a)〜(b)における構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
【0022】図2(a)に示す被エッチング基板は、前
実施例1で図1(a)を参照して説明したものと同じで
あるので重複する説明を省略する。この被エッチング基
板を、基板バイアス印加型ECRプラズマエッチング装
置の基板ステージ上にセッティングし、一例として下記
エッチング条件によりレジストマスク2から露出する半
導体基板1を等方性エッチングする。 SF6 50 sccm ガス圧力 400 mPa マイクロ波電力 800 W(2.45GH
z) 基板バイアス電力 30 W(2MHz) 基板温度 20 ℃ 本エッチング工程では、ラジカル反応による反応生成物
SiFx が除去されるおとによりエッチングが進行し、
レジストマスク2開口部の半導体基板1がサイドエッチ
ングされる。サイドエッチング量は、例えば片側30n
mとする。この状態を図2(b)に示す。
【0023】つぎに、一例として下記条件により所望の
深さ、例えば、500nmの深さのトレンチが得られる
まで異方性エッチングする。 HBr 120 sccm O2 2 sccm ガス圧力 400 mPa マイクロ波電力 800 W(2.45GH
z) 基板バイアス電力 60 W(2MHz) 基板温度 40 ℃ 本エッチング工程においては、イオンアシスト反応によ
りレジストマスク2の開口径に相当する幅のトレンチ3
が異方性加工される。すなわち、イオンの垂直入射成分
のみによりエッチングが進行するので、レジストマスク
2下部のサイドエッチング形状の影響を受けず、ほぼ垂
直に加工される。この状態を図2(c)に示す。
【0024】最後にレジストマスク2を常法に準拠して
アッシング除去し、さらに必要に応じて側壁保護膜の残
渣を希HF水溶液等でライトエッチングし、図2(c)
に示すように開口の肩部分がワイングラス状に拡がった
トレンチ3を完成する。トレンチ3は、肩部分以外の開
口幅は、初期のレジストマスクの開口幅と略同じ0.2
μmである。
【0025】本実施例によれば、トレンチの肩部分のみ
が拡がった形状を有し、肩部分以外は略90°の垂直な
側面を有する微細なトレンチの形成が可能となる。この
ため、後工程での誘導体材料等の埋め込み工程でのステ
ップカバレッジが向上し、ボイドの発生が防止される。
【0026】以上、本発明を2例の実施例により説明し
たが本発明はこれら実施例になんら限定されるものでは
ない。
【0027】例えば、半導体基板の材料としてシリコン
を例示したが、GaAsやInP等の化合物半導体基板
にトレンチやメサを形成する場合に利用することも可能
である。
【0028】レジストマスクとして単層のフォトレジス
トを想定して説明したが、多層レジストマスクや、無機
系のマスクであっても本発明の技術的思想を適用するこ
とは可能である。
【0029】エッチング装置として基板バイアス印加型
ECRプラズマエッチング装置を用いたが、一般的な平
行平板型RIE装置や、あるいは誘導結合型プラズマエ
ッチング装置、ヘリコン波プラズマエッチング装置を任
意に用いてよい。基板バイアスを独立に制御できるプラ
ズマエッチング装置であれば、異方性エッチングと等方
性エッチングを同一チャンバ内で連続的に施すことが可
能であるので好適である。
【0030】
【発明の効果】以上の説明から明らかなように、本発明
によれば0.25μm以下の微細幅のトレンチを所望の
深さに再現性よく形成することができ、後工程で埋め込
む誘導体材料層のステップカバレッジを損なうこともな
い。またトレンチキャパシタの場合には、絶縁耐圧の向
上が図れる。したがって、本発明を採用することによ
り、微細なデザインルールによる半導体装置の素子間分
離や容量素子を、再現性良く形成することが可能とな
る。
【図面の簡単な説明】
【図1】本発明を適用した実施例1のトレンチエッチン
グ方法を示す概略断面図であり、(a)は半導体基板上
にレジストマスクを形成した状態、(b)は所望の深さ
未満のトレンチを形成した状態、(c)はレジストマス
クの開口幅を拡げた状態、(d)は所望の深さのトレン
チを形成するとともにトレンチ肩部分をテーパ化した状
態、そして(e)はレジストマスクを除去してトレンチ
が完成した状態である。
【図2】本発明を適用した実施例2のトレンチエッチン
グ方法を示す概略断面図であり、(a)は半導体基板上
にレジストマスクを形成した状態、(b)はレジストマ
スク開口部分直下の半導体基板をサイドエッチングした
状態、(c)はさらに所望の深さまでトレンチエッチン
グした状態、そして(d)はレジストマスクを除去して
トレンチが完成した状態。
【図3】従来のトレンチエッチング方法の問題点を示す
概略断面図であり、(a)は半導体基板上に開口幅の異
なるレジストマスクを形成した状態、(b)はテーパエ
ッチングにより、開口幅の異なるトレンチを形成した状
態である。
【図4】従来のトレンチの問題点を示す概略断面図であ
り、トレンチ開口後の後工程で、誘導体材料層を埋め込
む際にボイドが発生する様子を示す図である。
【符号の説明】
1 半導体基板 2 レジストマスク 3、3a、3b トレンチ 4 トレンチの肩部分 5 誘導体材料層 6 ボイド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成した、所定の開口幅
    を有するレジストマスクをマスクとして、前記半導体基
    板に所望の深さのトレンチを形成するトレンチエッチン
    グ方法であって、 所望の深さ未満の深さを有するトレンチを、異方性エッ
    チングにより形成する工程、 前記レジストマスクの開口幅を拡げ、前記トレンチの上
    部肩部分を露出する工程、 所望の深さに至るまでのトレンチを形成するとともに、
    露出した前記トレンチの上部肩部分を除去する工程、 とをこの順に施すことを特徴とする、トレンチエッチン
    グ方法。
  2. 【請求項2】 レジストマスクの開口幅を拡げ、トレン
    チの上部肩部分を露出する工程は、O系ガスによるプラ
    ズマ処理工程であることを特徴とする、請求項1記載の
    トレンチエッチング方法。
  3. 【請求項3】 半導体基板上に形成した、所定の開口幅
    を有するレジストマスクをマスクとして、前記半導体基
    板に所望の深さのトレンチを形成するトレンチエッチン
    グ方法であって、 所望の深さ未満の深さを有するトレンチを、等方性エッ
    チングにより形成する工程、 所望の深さに至るまでのトレンチを、異方性エッチング
    により形成する工程、 とをこの順に施すことを特徴とする、トレンチエッチン
    グ方法。
JP08830495A 1995-04-13 1995-04-13 トレンチエッチング方法 Expired - Lifetime JP3353532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08830495A JP3353532B2 (ja) 1995-04-13 1995-04-13 トレンチエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08830495A JP3353532B2 (ja) 1995-04-13 1995-04-13 トレンチエッチング方法

Publications (2)

Publication Number Publication Date
JPH08288256A true JPH08288256A (ja) 1996-11-01
JP3353532B2 JP3353532B2 (ja) 2002-12-03

Family

ID=13939197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08830495A Expired - Lifetime JP3353532B2 (ja) 1995-04-13 1995-04-13 トレンチエッチング方法

Country Status (1)

Country Link
JP (1) JP3353532B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271147B1 (en) * 2000-08-18 2001-08-07 Vanguard International Semiconductor Corporation Methods of forming trench isolation regions using spin-on material
JP2001237236A (ja) * 1999-12-09 2001-08-31 Lam Res Corp エッチング処理した基板表面の洗浄方法
EP1148535A2 (en) * 2000-04-19 2001-10-24 Matsushita Electric Industrial Co., Ltd. Dry etching method and apparatus, and fabrication method for semiconductor device
JP2004266276A (ja) * 2003-02-28 2004-09-24 Samsung Electronics Co Ltd トレンチ形成方法及びこれを利用した半導体装置の製造方法
JP2006066408A (ja) * 2004-07-26 2006-03-09 Hitachi High-Technologies Corp ドライエッチング方法
JP2006310749A (ja) * 2005-04-29 2006-11-09 Hynix Semiconductor Inc 半導体素子のトランジスタ製造方法
JP2007013085A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 半導体素子の製造方法
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci
JP2008283030A (ja) * 2007-05-11 2008-11-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237236A (ja) * 1999-12-09 2001-08-31 Lam Res Corp エッチング処理した基板表面の洗浄方法
US7402527B2 (en) 2000-04-19 2008-07-22 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
US6762129B2 (en) 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
EP1148535A3 (en) * 2000-04-19 2006-06-07 Matsushita Electric Industrial Co., Ltd. Dry etching method and apparatus, and fabrication method for semiconductor device
EP1148535A2 (en) * 2000-04-19 2001-10-24 Matsushita Electric Industrial Co., Ltd. Dry etching method and apparatus, and fabrication method for semiconductor device
US7148151B2 (en) 2000-04-19 2006-12-12 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
US7341922B2 (en) 2000-04-19 2008-03-11 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
US6271147B1 (en) * 2000-08-18 2001-08-07 Vanguard International Semiconductor Corporation Methods of forming trench isolation regions using spin-on material
JP2004266276A (ja) * 2003-02-28 2004-09-24 Samsung Electronics Co Ltd トレンチ形成方法及びこれを利用した半導体装置の製造方法
JP2006066408A (ja) * 2004-07-26 2006-03-09 Hitachi High-Technologies Corp ドライエッチング方法
JP4579611B2 (ja) * 2004-07-26 2010-11-10 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2006310749A (ja) * 2005-04-29 2006-11-09 Hynix Semiconductor Inc 半導体素子のトランジスタ製造方法
JP2007013085A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 半導体素子の製造方法
JPWO2008044801A1 (ja) * 2006-10-13 2010-02-18 三洋電機株式会社 半導体装置及びその製造方法
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci
JP2008283030A (ja) * 2007-05-11 2008-11-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3353532B2 (ja) 2002-12-03

Similar Documents

Publication Publication Date Title
US7470625B2 (en) Method of plasma etching a substrate
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP2531492B2 (ja) 応力緩和形状のトレンチ隅部をsoiウエハ内に形成する方法
US20070090446A1 (en) Hardmask etch for gate polyetch
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US6117788A (en) Semiconductor etching methods
JP3353532B2 (ja) トレンチエッチング方法
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JPH07235590A (ja) 半導体装置の製造方法
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US7339253B2 (en) Retrograde trench isolation structures
US6861327B2 (en) Method for manufacturing gate spacer for self-aligned contact
US5640038A (en) Integrated circuit structure with self-planarized layers
US6579792B2 (en) Method of manufacturing a semiconductor device
JPH07297174A (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
JPH08148468A (ja) エッチング方法
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20000044948A (ko) 반도체 소자의 트랜치 형성 방법
JPH05234932A (ja) 半導体装置の製造方法及び半導体装置
GB2194858A (en) A process for silicon device isolation
KR19980015781A (ko) 질화막 패턴 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10