JP3353532B2 - トレンチエッチング方法 - Google Patents
トレンチエッチング方法Info
- Publication number
- JP3353532B2 JP3353532B2 JP08830495A JP8830495A JP3353532B2 JP 3353532 B2 JP3353532 B2 JP 3353532B2 JP 08830495 A JP08830495 A JP 08830495A JP 8830495 A JP8830495 A JP 8830495A JP 3353532 B2 JP3353532 B2 JP 3353532B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- resist mask
- depth
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造工程等
に用いられるトレンチエッチングに関し、更に詳しく
は、トレンチの上部肩部分の形状を制御しうるトレンチ
エッチング方法に関する。
に用いられるトレンチエッチングに関し、更に詳しく
は、トレンチの上部肩部分の形状を制御しうるトレンチ
エッチング方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置のデザインルール
がハーフミクロンからサブクォータミクロンのレベルへ
と微細化されるに伴い、素子分離は従来のＬＯＣＯＳ
（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃ
ｏｎ）からトレンチアイソレーションに移行しつつあ
る。またＤＲＡＭにおける蓄積容量においても、トレン
チキャパシタが採用されつつある。これらは、シリコン
等の半導体基板に形成したトレンチを利用し、ここに誘
電体材料や電極材料を埋め込む３次元的な構造をとるこ
とにより、素子間分離能やキャパシタ容量を確保しつ
つ、半導体素子の占有面積を縮小することが可能であ
る。
がハーフミクロンからサブクォータミクロンのレベルへ
と微細化されるに伴い、素子分離は従来のＬＯＣＯＳ
（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃ
ｏｎ）からトレンチアイソレーションに移行しつつあ
る。またＤＲＡＭにおける蓄積容量においても、トレン
チキャパシタが採用されつつある。これらは、シリコン
等の半導体基板に形成したトレンチを利用し、ここに誘
電体材料や電極材料を埋め込む３次元的な構造をとるこ
とにより、素子間分離能やキャパシタ容量を確保しつ
つ、半導体素子の占有面積を縮小することが可能であ
る。
【０００３】従来シリコン基板へのトレンチエッチング
方法としては、Ｃｌ系ガスあるいはＢｒ系ガスを主体と
するプラズマエッチングが採用されている。これらのエ
ッチングガスは、シリコンとの反応生成物であるＳｉＣ
ｌx やＳｉＢｒx の蒸気圧がＳｉＦx に比較して小さ
い。このため、イオン入射面ではイオンアシスト反応で
エッチングが進行する反面、イオンが原理的に入射しな
いパターン側面では反応生成物が付着残留し、ラジカル
反応によるサイドエッチングを防止する。このため、垂
直な側面を有する異方性エッチングが原理的に可能であ
り、さらにＯ系ガスやＮ系ガスを混合して側壁保護膜の
付着量や膜質を制御すれば、トレンチ側面のテーパ角度
を選ぶことも可能である。実際の半導体デバイスにおい
ては、誘電体膜等の埋め込みにおけるステップカバレッ
ジの問題や、絶縁耐圧の確保の目的のため、８５°程度
のテーパ形状とすることが一般的である。
方法としては、Ｃｌ系ガスあるいはＢｒ系ガスを主体と
するプラズマエッチングが採用されている。これらのエ
ッチングガスは、シリコンとの反応生成物であるＳｉＣ
ｌx やＳｉＢｒx の蒸気圧がＳｉＦx に比較して小さ
い。このため、イオン入射面ではイオンアシスト反応で
エッチングが進行する反面、イオンが原理的に入射しな
いパターン側面では反応生成物が付着残留し、ラジカル
反応によるサイドエッチングを防止する。このため、垂
直な側面を有する異方性エッチングが原理的に可能であ
り、さらにＯ系ガスやＮ系ガスを混合して側壁保護膜の
付着量や膜質を制御すれば、トレンチ側面のテーパ角度
を選ぶことも可能である。実際の半導体デバイスにおい
ては、誘電体膜等の埋め込みにおけるステップカバレッ
ジの問題や、絶縁耐圧の確保の目的のため、８５°程度
のテーパ形状とすることが一般的である。
【０００４】ところで、半導体装置の微細化が進行し、
トレンチエッチングにおいてもクォータミクロン以下の
開口径が要求されてくると、このような単なるテーパエ
ッチングでは対処しきれない問題が発生してくる。この
問題を図３（ａ）〜（ｂ）を参照して説明する。例えば
図３（ａ）に示すように、広い開口径と狭い開口径を有
するレジストマスク２をマスクとして、シリコン等の半
導体基板１をエッチングしてトレンチを形成する場合を
想定する。開口径は１．０μｍと０．２μｍとする。こ
のような試料に対し、テーパエッチングを施して、例え
ば１．０μｍの深さのトレンチを形成すると、幅の広い
レジスト開口径部分では正常な形状のトレンチ３ａが形
成される。しかし幅の狭いレジスト開口径部分ではトレ
ンチ側面同士が接し合い、所望の深さのトレンチが得ら
れない。０．２μｍの開口幅のレジストマスクにより、
８５°のテーパ角度でトレンチエッチングをおこなった
場合、得られるトレンチの深さは０．６μｍが計算上の
限界となる。このためトレンチアイソレーションであれ
ば充分な素子分離機能が得られなし、トレンチキャパシ
タであれば蓄積容量が不足することとなる。これはサブ
クォータミクロンのデザインルールの半導体装置におい
ては致命的な問題である。
トレンチエッチングにおいてもクォータミクロン以下の
開口径が要求されてくると、このような単なるテーパエ
ッチングでは対処しきれない問題が発生してくる。この
問題を図３（ａ）〜（ｂ）を参照して説明する。例えば
図３（ａ）に示すように、広い開口径と狭い開口径を有
するレジストマスク２をマスクとして、シリコン等の半
導体基板１をエッチングしてトレンチを形成する場合を
想定する。開口径は１．０μｍと０．２μｍとする。こ
のような試料に対し、テーパエッチングを施して、例え
ば１．０μｍの深さのトレンチを形成すると、幅の広い
レジスト開口径部分では正常な形状のトレンチ３ａが形
成される。しかし幅の狭いレジスト開口径部分ではトレ
ンチ側面同士が接し合い、所望の深さのトレンチが得ら
れない。０．２μｍの開口幅のレジストマスクにより、
８５°のテーパ角度でトレンチエッチングをおこなった
場合、得られるトレンチの深さは０．６μｍが計算上の
限界となる。このためトレンチアイソレーションであれ
ば充分な素子分離機能が得られなし、トレンチキャパシ
タであれば蓄積容量が不足することとなる。これはサブ
クォータミクロンのデザインルールの半導体装置におい
ては致命的な問題である。
【０００５】微細開口径のトレンチにおいても、所望の
深さの形状を得るためには、トレンチ側面形状をより垂
直に近付ければよい。９０°の側面を有するトレンチで
あれば、深さに関する制限は一切なくなる。しかしなが
ら図４に示すように、かかる垂直形状のトレンチに例え
ばＳｉＯ2 等の誘電体材料層５を埋め込む場合、誘電体
材料層５のステップカバレッジの不足により、トレンチ
３内部にボイド（鬆）が発生する。またトレンチキャパ
シタの場合にはトレンチ上部肩部分において電界が集中
し、絶縁耐圧の低下が問題化する。
深さの形状を得るためには、トレンチ側面形状をより垂
直に近付ければよい。９０°の側面を有するトレンチで
あれば、深さに関する制限は一切なくなる。しかしなが
ら図４に示すように、かかる垂直形状のトレンチに例え
ばＳｉＯ2 等の誘電体材料層５を埋め込む場合、誘電体
材料層５のステップカバレッジの不足により、トレンチ
３内部にボイド（鬆）が発生する。またトレンチキャパ
シタの場合にはトレンチ上部肩部分において電界が集中
し、絶縁耐圧の低下が問題化する。
【０００６】かかる問題に対処するため、トレンチをＹ
字状に形成する方法が例えば特開平６−６１１９０号公
報に開示されている。しかしながら、この方法はエッチ
ングガスの混合比の微妙な制御によりＹ字形状を得るた
め、エッチングの再現性に改善の余地があり、またＳｉ
Ｏ2 マスクを用いるため、プロセスが複雑化する難点が
ある。
字状に形成する方法が例えば特開平６−６１１９０号公
報に開示されている。しかしながら、この方法はエッチ
ングガスの混合比の微妙な制御によりＹ字形状を得るた
め、エッチングの再現性に改善の余地があり、またＳｉ
Ｏ2 マスクを用いるため、プロセスが複雑化する難点が
ある。
【０００７】
【発明が解決しようとする課題】本発明の課題は、上述
した従来技術の問題点を解決することをその課題とし、
微細幅の開口径を有するトレンチを所望の深さに形成す
るとともに、垂直な側面を有するトレンチの上部肩部分
のみをテーパ形状にすることが可能な、再現性に富んだ
トレンチエッチング方法を提供することである。
した従来技術の問題点を解決することをその課題とし、
微細幅の開口径を有するトレンチを所望の深さに形成す
るとともに、垂直な側面を有するトレンチの上部肩部分
のみをテーパ形状にすることが可能な、再現性に富んだ
トレンチエッチング方法を提供することである。
【０００８】また本発明の課題は、トレンチ内にＳｉＯ
2 等の誘導体材料層を埋め込む際にボイドの発生がな
く、また電界集中による絶縁耐圧の発生がない半導体装
置を製造できる、トレンチエッチング方法を提供するこ
とである。
2 等の誘導体材料層を埋め込む際にボイドの発生がな
く、また電界集中による絶縁耐圧の発生がない半導体装
置を製造できる、トレンチエッチング方法を提供するこ
とである。
【０００９】
【課題を解決するための手段】本発明のトレンチエッチ
ング方法は、上述の課題を解決するために提案するもの
である。すなわち、半導体基板上に形成した、所定の開
口幅を有するレジストマスクをマスクとして、この半導
体基板に所望の深さのトレンチを形成するトレンチエッ
チング方法であって、所望の深さ未満の深さを有するト
レンチを、ＨＢｒを含むガスによる異方性エッチングに
より形成する工程と、Ｏ2 やＣＯ等のＯ系ガスによるプ
ラズマ処理によりこのレジストマスクの開口幅を拡げ、
トレンチの上部肩部分を露出する工程と、所望の深さに
至るまでのトレンチを形成するとともに、露出したこの
トレンチの上部肩部分を除去する工程と、前記レジスト
マスクをアッシング除去した後、希ＨＦ水溶液でエッチ
ングする工程とを、この順に施すことを特徴とするもの
である。
ング方法は、上述の課題を解決するために提案するもの
である。すなわち、半導体基板上に形成した、所定の開
口幅を有するレジストマスクをマスクとして、この半導
体基板に所望の深さのトレンチを形成するトレンチエッ
チング方法であって、所望の深さ未満の深さを有するト
レンチを、ＨＢｒを含むガスによる異方性エッチングに
より形成する工程と、Ｏ2 やＣＯ等のＯ系ガスによるプ
ラズマ処理によりこのレジストマスクの開口幅を拡げ、
トレンチの上部肩部分を露出する工程と、所望の深さに
至るまでのトレンチを形成するとともに、露出したこの
トレンチの上部肩部分を除去する工程と、前記レジスト
マスクをアッシング除去した後、希ＨＦ水溶液でエッチ
ングする工程とを、この順に施すことを特徴とするもの
である。
【００１０】また、本発明のトレンチエッチング方法
は、前記ＨＢｒを含むガスによる異方性エッチングによ
り所望のトレンチ深さの８０％を加工することを特徴と
するものである。
は、前記ＨＢｒを含むガスによる異方性エッチングによ
り所望のトレンチ深さの８０％を加工することを特徴と
するものである。
【００１１】
【００１２】
【作用】本発明のトレンチエッチング方法によれば、ま
ずＨＢｒを含むガスによる異方性エッチング条件によ
り、所望のトレンチ深さ未満、例えば８０％の深さまで
垂直加工する。つぎにレジストマスクをＯ2 等のＯ系ガ
スでプラズマ処理して後退させ、トレンチの肩部分の半
導体基板を露出させる。この状態で再びトレンチエッチ
ングを続行して所望の深さのトレンチを形成すると、露
出したトレンチ肩部分も同時にエッチングないしはスパ
ッタリングされ、この部分が略テーパ形状となる。レジ
ストマスクを常法に準拠してアッシング除去し、さらに
必要に応じて側壁保護膜の残渣を希ＨＦ水溶液等でライ
トエッチングする。したがって、側壁保護膜の残渣を残
さず、この後の誘電体材料等の埋め込みや絶縁耐圧に有
利なトレンチ形状が達成される。テーパ形状は、最初の
異方性エッチングにおける加工深さの選択と、レジスト
マスクの後退量の選択により、幅広い制御が可能であ
る。
ずＨＢｒを含むガスによる異方性エッチング条件によ
り、所望のトレンチ深さ未満、例えば８０％の深さまで
垂直加工する。つぎにレジストマスクをＯ2 等のＯ系ガ
スでプラズマ処理して後退させ、トレンチの肩部分の半
導体基板を露出させる。この状態で再びトレンチエッチ
ングを続行して所望の深さのトレンチを形成すると、露
出したトレンチ肩部分も同時にエッチングないしはスパ
ッタリングされ、この部分が略テーパ形状となる。レジ
ストマスクを常法に準拠してアッシング除去し、さらに
必要に応じて側壁保護膜の残渣を希ＨＦ水溶液等でライ
トエッチングする。したがって、側壁保護膜の残渣を残
さず、この後の誘電体材料等の埋め込みや絶縁耐圧に有
利なトレンチ形状が達成される。テーパ形状は、最初の
異方性エッチングにおける加工深さの選択と、レジスト
マスクの後退量の選択により、幅広い制御が可能であ
る。
【００１３】
【００１４】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照しながら説明する。
面を参照しながら説明する。
【００１５】実施例１ 本実施例は請求項１のトレンチエッチング方法を適用し
たものであり、これを図１（ａ）〜（ｅ）を参照して説
明する。なお同図では従来技術の説明に供した図３
（ａ）〜（ｂ）における構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
たものであり、これを図１（ａ）〜（ｅ）を参照して説
明する。なお同図では従来技術の説明に供した図３
（ａ）〜（ｂ）における構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
【００１６】まず図１（ａ）に示すようにＳｉからなる
半導体基板１上にレジストマスク２を形成し、トレンチ
形成予定部分にリソグラフィにより開口を設ける。レジ
ストマスク２の開口幅は例えば０．２μｍとする。この
被エッチング基板を、基板バイアス印加型ＥＣＲプラズ
マエッチング装置の基板ステージ上にセッティングし、
一例として下記エッチング条件によりレジストマスク２
から露出する半導体基板１を異方性エッチングする。 ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ６０ Ｗ（２ＭＨｚ） 基板温度 ４０ ℃ 本エッチング工程では、反応生成物ＳｉＢｒx がイオン
アシスト反応に除去されてエッチングが進行するととも
に、形成されるトレンチ側面にはＳｉＢｒx Ｏy やＳｉ
Ｂｒx を主体とする側壁保護膜（図示せず）が付着して
異方性加工に寄与する。本エッチング条件により、所望
のトレンチ深さの約８０％程度を加工する。すなわち、
５００ｎｍの深さのトレンチを必要とする場合には、４
００ｎｍの深さだけ加工する。この状態を図１（ｂ）に
示す。
半導体基板１上にレジストマスク２を形成し、トレンチ
形成予定部分にリソグラフィにより開口を設ける。レジ
ストマスク２の開口幅は例えば０．２μｍとする。この
被エッチング基板を、基板バイアス印加型ＥＣＲプラズ
マエッチング装置の基板ステージ上にセッティングし、
一例として下記エッチング条件によりレジストマスク２
から露出する半導体基板１を異方性エッチングする。 ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ６０ Ｗ（２ＭＨｚ） 基板温度 ４０ ℃ 本エッチング工程では、反応生成物ＳｉＢｒx がイオン
アシスト反応に除去されてエッチングが進行するととも
に、形成されるトレンチ側面にはＳｉＢｒx Ｏy やＳｉ
Ｂｒx を主体とする側壁保護膜（図示せず）が付着して
異方性加工に寄与する。本エッチング条件により、所望
のトレンチ深さの約８０％程度を加工する。すなわち、
５００ｎｍの深さのトレンチを必要とする場合には、４
００ｎｍの深さだけ加工する。この状態を図１（ｂ）に
示す。
【００１７】つぎに、一例として下記条件のＯ2 プラズ
マによる等方性エッチングにより、レジストマスク２を
部分的にエッチングし、レジストマスク２を後退させ、
その開口幅を例えば０．２５μｍに拡げる。この結果、
トレンチの肩部分４が露出する。この状態を図１（ｃ）
に示す。 Ｏ2 ５ ｓｃｃｍ Ｈｅ ５０ ｓｃｃｍ ガス圧力 ５００ ｍＰａ マイクロ波電力 ６００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ０ Ｗ（ 基板温度 ２０ ℃
マによる等方性エッチングにより、レジストマスク２を
部分的にエッチングし、レジストマスク２を後退させ、
その開口幅を例えば０．２５μｍに拡げる。この結果、
トレンチの肩部分４が露出する。この状態を図１（ｃ）
に示す。 Ｏ2 ５ ｓｃｃｍ Ｈｅ ５０ ｓｃｃｍ ガス圧力 ５００ ｍＰａ マイクロ波電力 ６００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ０ Ｗ（ 基板温度 ２０ ℃
【００１８】さらに、トレンチの残り２０％の深さに相
当する１００ｎｍを、一例として下記条件により異方性
エッチングする。 ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ６０ Ｗ（２ＭＨｚ） 基板温度 ４０ ℃ 本エッチング工程において、所望の深さのトレンチ３が
形成されるとともに、レジストマスク２から露出したト
レンチの肩部分４も削られ、図１（ｄ）に示すようにテ
ーパ形状となる。これは、スパッタリング効果が大きい
トレンチの肩部分４のエッチング速度が大きいためと考
えられる。
当する１００ｎｍを、一例として下記条件により異方性
エッチングする。 ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ６０ Ｗ（２ＭＨｚ） 基板温度 ４０ ℃ 本エッチング工程において、所望の深さのトレンチ３が
形成されるとともに、レジストマスク２から露出したト
レンチの肩部分４も削られ、図１（ｄ）に示すようにテ
ーパ形状となる。これは、スパッタリング効果が大きい
トレンチの肩部分４のエッチング速度が大きいためと考
えられる。
【００１９】最後にレジストマスク２を常法に準拠して
アッシング除去し、さらに必要に応じて側壁保護膜の残
渣を希ＨＦ水溶液等でライトエッチングし、図１（ｅ）
に示すように開口の肩部分がテーパ状に拡がったトレン
チ３を完成する。トレンチ３は、肩部分以外の開口幅
は、初期のレジストマスクの開口幅と同じ０．２μｍで
ある。
アッシング除去し、さらに必要に応じて側壁保護膜の残
渣を希ＨＦ水溶液等でライトエッチングし、図１（ｅ）
に示すように開口の肩部分がテーパ状に拡がったトレン
チ３を完成する。トレンチ３は、肩部分以外の開口幅
は、初期のレジストマスクの開口幅と同じ０．２μｍで
ある。
【００２０】本実施例によれば、トレンチの肩部分のみ
がテーパ形状を有し、肩部分以外は略９０°の垂直な側
面を有する微細なトレンチの形成が可能となる。このた
め、後工程での誘導体材料等の埋め込み工程でのステッ
プカバレッジが向上し、ボイドの発生が防止される。
がテーパ形状を有し、肩部分以外は略９０°の垂直な側
面を有する微細なトレンチの形成が可能となる。このた
め、後工程での誘導体材料等の埋め込み工程でのステッ
プカバレッジが向上し、ボイドの発生が防止される。
【００２１】参考例 本例 は、他のトレンチエッチング方法を適用したもので
あり、これを図２（ａ）〜（ｄ）を参照して説明する。
なお同図でも従来技術の説明に供した図３（ａ）〜
（ｂ）における構成部分と同様の構成部分には、同一の
参照符号を付すものとする。
あり、これを図２（ａ）〜（ｄ）を参照して説明する。
なお同図でも従来技術の説明に供した図３（ａ）〜
（ｂ）における構成部分と同様の構成部分には、同一の
参照符号を付すものとする。
【００２２】図２（ａ）に示す被エッチング基板は、前
実施例１で図１（ａ）を参照して説明したものと同じで
あるので重複する説明を省略する。この被エッチング基
板を、基板バイアス印加型ＥＣＲプラズマエッチング装
置の基板ステージ上にセッティングし、一例として下記
エッチング条件によりレジストマスク２から露出する半
導体基板１を等方性エッチングする。 ＳＦ6 ５０ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ３０ Ｗ（２ＭＨｚ） 基板温度 ２０ ℃ 本エッチング工程では、ラジカル反応による反応生成物
ＳｉＦx が除去されるおとによりエッチングが進行し、
レジストマスク２開口部の半導体基板１がサイドエッチ
ングされる。サイドエッチング量は、例えば片側３０ｎ
ｍとする。この状態を図２（ｂ）に示す。
実施例１で図１（ａ）を参照して説明したものと同じで
あるので重複する説明を省略する。この被エッチング基
板を、基板バイアス印加型ＥＣＲプラズマエッチング装
置の基板ステージ上にセッティングし、一例として下記
エッチング条件によりレジストマスク２から露出する半
導体基板１を等方性エッチングする。 ＳＦ6 ５０ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ３０ Ｗ（２ＭＨｚ） 基板温度 ２０ ℃ 本エッチング工程では、ラジカル反応による反応生成物
ＳｉＦx が除去されるおとによりエッチングが進行し、
レジストマスク２開口部の半導体基板１がサイドエッチ
ングされる。サイドエッチング量は、例えば片側３０ｎ
ｍとする。この状態を図２（ｂ）に示す。
【００２３】つぎに、一例として下記条件により所望の
深さ、例えば、５００ｎｍの深さのトレンチが得られる
まで異方性エッチングする。 ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ６０ Ｗ（２ＭＨｚ） 基板温度 ４０ ℃ 本エッチング工程においては、イオンアシスト反応によ
りレジストマスク２の開口径に相当する幅のトレンチ３
が異方性加工される。すなわち、イオンの垂直入射成分
のみによりエッチングが進行するので、レジストマスク
２下部のサイドエッチング形状の影響を受けず、ほぼ垂
直に加工される。この状態を図２（ｃ）に示す。
深さ、例えば、５００ｎｍの深さのトレンチが得られる
まで異方性エッチングする。 ＨＢｒ １２０ ｓｃｃｍ Ｏ2 ２ ｓｃｃｍ ガス圧力 ４００ ｍＰａ マイクロ波電力 ８００ Ｗ（２．４５ＧＨ
ｚ） 基板バイアス電力 ６０ Ｗ（２ＭＨｚ） 基板温度 ４０ ℃ 本エッチング工程においては、イオンアシスト反応によ
りレジストマスク２の開口径に相当する幅のトレンチ３
が異方性加工される。すなわち、イオンの垂直入射成分
のみによりエッチングが進行するので、レジストマスク
２下部のサイドエッチング形状の影響を受けず、ほぼ垂
直に加工される。この状態を図２（ｃ）に示す。
【００２４】最後にレジストマスク２を常法に準拠して
アッシング除去し、さらに必要に応じて側壁保護膜の残
渣を希ＨＦ水溶液等でライトエッチングし、図２（ｃ）
に示すように開口の肩部分がワイングラス状に拡がった
トレンチ３を完成する。トレンチ３は、肩部分以外の開
口幅は、初期のレジストマスクの開口幅と略同じ０．２
μｍである。
アッシング除去し、さらに必要に応じて側壁保護膜の残
渣を希ＨＦ水溶液等でライトエッチングし、図２（ｃ）
に示すように開口の肩部分がワイングラス状に拡がった
トレンチ３を完成する。トレンチ３は、肩部分以外の開
口幅は、初期のレジストマスクの開口幅と略同じ０．２
μｍである。
【００２５】本例によれば、トレンチの肩部分のみが拡
がった形状を有し、肩部分以外は略９０°の垂直な側面
を有する微細なトレンチの形成が可能となる。このた
め、後工程での誘導体材料等の埋め込み工程でのステッ
プカバレッジが向上し、ボイドの発生が防止される。
がった形状を有し、肩部分以外は略９０°の垂直な側面
を有する微細なトレンチの形成が可能となる。このた
め、後工程での誘導体材料等の埋め込み工程でのステッ
プカバレッジが向上し、ボイドの発生が防止される。
【００２６】以上、本発明を実施例により説明したが本
発明はこの実施例になんら限定されるものではない。
発明はこの実施例になんら限定されるものではない。
【００２７】例えば、半導体基板の材料としてシリコン
を例示したが、ＧａＡｓやＩｎＰ等の化合物半導体基板
にトレンチやメサを形成する場合に利用することも可能
である。
を例示したが、ＧａＡｓやＩｎＰ等の化合物半導体基板
にトレンチやメサを形成する場合に利用することも可能
である。
【００２８】レジストマスクとして単層のフォトレジス
トを想定して説明したが、多層レジストマスクや、無機
系のマスクであっても本発明の技術的思想を適用するこ
とは可能である。
トを想定して説明したが、多層レジストマスクや、無機
系のマスクであっても本発明の技術的思想を適用するこ
とは可能である。
【００２９】エッチング装置として基板バイアス印加型
ＥＣＲプラズマエッチング装置を用いたが、一般的な平
行平板型ＲＩＥ装置や、あるいは誘導結合型プラズマエ
ッチング装置、ヘリコン波プラズマエッチング装置を任
意に用いてよい。基板バイアスを独立に制御できるプラ
ズマエッチング装置であれば、異方性エッチングと等方
性エッチングを同一チャンバ内で連続的に施すことが可
能であるので好適である。
ＥＣＲプラズマエッチング装置を用いたが、一般的な平
行平板型ＲＩＥ装置や、あるいは誘導結合型プラズマエ
ッチング装置、ヘリコン波プラズマエッチング装置を任
意に用いてよい。基板バイアスを独立に制御できるプラ
ズマエッチング装置であれば、異方性エッチングと等方
性エッチングを同一チャンバ内で連続的に施すことが可
能であるので好適である。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、側壁保護膜の残渣を残さず、０．２５μｍ以
下の微細幅のトレンチを所望の深さに再現性よく形成す
ることができ、後工程で埋め込む誘電体材料層のステッ
プカバレッジを損なうこともない。またトレンチキャパ
シタの場合には、絶縁耐圧の向上が図れる。したがっ
て、本発明を採用することにより、微細なデザインルー
ルによる半導体装置の素子間分離や容量素子を再現性良
く形成することが可能となる。
によれば、側壁保護膜の残渣を残さず、０．２５μｍ以
下の微細幅のトレンチを所望の深さに再現性よく形成す
ることができ、後工程で埋め込む誘電体材料層のステッ
プカバレッジを損なうこともない。またトレンチキャパ
シタの場合には、絶縁耐圧の向上が図れる。したがっ
て、本発明を採用することにより、微細なデザインルー
ルによる半導体装置の素子間分離や容量素子を再現性良
く形成することが可能となる。
【図１】本発明を適用した実施例１のトレンチエッチン
グ方法を示す概略断面図であり、（ａ）は半導体基板上
にレジストマスクを形成した状態、（ｂ）は所望の深さ
未満のトレンチを形成した状態、（ｃ）はレジストマス
クの開口幅を拡げた状態、（ｄ）は所望の深さのトレン
チを形成するとともにトレンチ肩部分をテーパ化した状
態、そして（ｅ）はレジストマスクを除去してトレンチ
が完成した状態である。
グ方法を示す概略断面図であり、（ａ）は半導体基板上
にレジストマスクを形成した状態、（ｂ）は所望の深さ
未満のトレンチを形成した状態、（ｃ）はレジストマス
クの開口幅を拡げた状態、（ｄ）は所望の深さのトレン
チを形成するとともにトレンチ肩部分をテーパ化した状
態、そして（ｅ）はレジストマスクを除去してトレンチ
が完成した状態である。
【図２】参考例のトレンチエッチング方法を示す概略構
成図であり、（ａ）は半導体基板上にレジストマスクを
形成した状態、（ｂ）はレジストマスク開口部分直下の
半導体基板をサイドエッチングした状態、（ｃ）はさら
に所望の深さまでトレンチエッチングした状態、そして
（ｄ）はレジストマスクを除去してトレンチが完成した
状態。
成図であり、（ａ）は半導体基板上にレジストマスクを
形成した状態、（ｂ）はレジストマスク開口部分直下の
半導体基板をサイドエッチングした状態、（ｃ）はさら
に所望の深さまでトレンチエッチングした状態、そして
（ｄ）はレジストマスクを除去してトレンチが完成した
状態。
【図３】従来のトレンチエッチング方法の問題点を示す
概略断面図であり、（ａ）は半導体基板上に開口幅の異
なるレジストマスクを形成した状態、（ｂ）はテーパエ
ッチングにより、開口幅の異なるトレンチを形成した状
態である。
概略断面図であり、（ａ）は半導体基板上に開口幅の異
なるレジストマスクを形成した状態、（ｂ）はテーパエ
ッチングにより、開口幅の異なるトレンチを形成した状
態である。
【図４】従来のトレンチの問題点を示す概略断面図であ
り、トレンチ開口後の後工程で、誘導体材料層を埋め込
む際にボイドが発生する様子を示す図である。
り、トレンチ開口後の後工程で、誘導体材料層を埋め込
む際にボイドが発生する様子を示す図である。
１ 半導体基板 ２ レジストマスク ３、３ａ、３ｂ トレンチ ４ トレンチの肩部分 ５ 誘導体材料層 ６ ボイド
Claims (2)
- 【請求項１】 半導体基板上に形成した、所定の開口幅
を有するレジストマスクをマスクとして、前記半導体基
板に所望の深さのトレンチを形成するトレンチエッチン
グ方法であって、 所望の深さ未満の深さを有するトレンチを、ＨＢｒを含
むガスによる異方性エッチングにより形成する工程、 Ｏ系ガスによるプラズマ処理により前記レジストマスク
の開口幅を拡げ、前記トレンチの上部肩部分を露出する
工程、 所望の深さに至るまでのトレンチを形成するとともに、
露出した前記トレンチの上部肩部分を除去する工程、前記レジストマスクをアッシング除去した後、希ＨＦ水
溶液でエッチングする工程、 とをこの順に施すことを特徴とする、トレンチエッチン
グ方法。 - 【請求項２】 前記ＨＢｒを含むガスによる異方性エッ
チングにより所望のトレンチ深さの８０％を加工するこ
とを特徴とする請求項１に記載のトレンチエッチング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08830495A JP3353532B2 (ja) | 1995-04-13 | 1995-04-13 | トレンチエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08830495A JP3353532B2 (ja) | 1995-04-13 | 1995-04-13 | トレンチエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288256A JPH08288256A (ja) | 1996-11-01 |
| JP3353532B2 true JP3353532B2 (ja) | 2002-12-03 |
Family
ID=13939197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08830495A Expired - Lifetime JP3353532B2 (ja) | 1995-04-13 | 1995-04-13 | トレンチエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353532B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187684B1 (en) * | 1999-12-09 | 2001-02-13 | Lam Research Corporation | Methods for cleaning substrate surfaces after etch operations |
| US6762129B2 (en) | 2000-04-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus |
| US6271147B1 (en) * | 2000-08-18 | 2001-08-07 | Vanguard International Semiconductor Corporation | Methods of forming trench isolation regions using spin-on material |
| KR100485388B1 (ko) * | 2003-02-28 | 2005-04-27 | 삼성전자주식회사 | 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| JP4579611B2 (ja) * | 2004-07-26 | 2010-11-10 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| KR100744068B1 (ko) * | 2005-04-29 | 2007-07-30 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100608386B1 (ko) * | 2005-06-30 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| WO2008044801A1 (fr) * | 2006-10-13 | 2008-04-17 | Sanyo Electric Co., Ltd. | Dispositif semiconducteur et procédé de fabrication de celui-ci |
| JP5074093B2 (ja) * | 2007-05-11 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
-
1995
- 1995-04-13 JP JP08830495A patent/JP3353532B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288256A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| US6033980A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| US7470625B2 (en) | Method of plasma etching a substrate | |
| JP2004335526A (ja) | 半導体装置の製造方法 | |
| US20070090446A1 (en) | Hardmask etch for gate polyetch | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| JPH0945633A (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US5968278A (en) | High aspect ratio contact | |
| US7078334B1 (en) | In situ hard mask approach for self-aligned contact etch | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100419026B1 (ko) | 반도체소자의소자분리방법 | |
| JPH08148468A (ja) | エッチング方法 | |
| KR100223869B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100277861B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20010056249A (ko) | 반도체장치의 다층막 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |