JPH0945633A - 半導体集積回路装置の微細ホールの形成方法 - Google Patents
半導体集積回路装置の微細ホールの形成方法Info
- Publication number
- JPH0945633A JPH0945633A JP7190034A JP19003495A JPH0945633A JP H0945633 A JPH0945633 A JP H0945633A JP 7190034 A JP7190034 A JP 7190034A JP 19003495 A JP19003495 A JP 19003495A JP H0945633 A JPH0945633 A JP H0945633A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous carbon
- etching
- carbon thin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 高いアスペクト比の微細ホールを容易に、か
つ的確に形成することができる半導体集積回路装置にお
ける微細ホールの形成方法を提供する。 【構成】 下層絶縁膜としてのＣＶＤ酸化膜２３の上に
アモルファスカーボン薄膜２４を形成する工程と、この
アモルファスカーボン薄膜２４上にフォトレジスト薄膜
２５を形成する工程と、フォトリソのパターニングを行
い、前記フォトレジスト薄膜２５をマスクに前記アモル
ファスカーボン薄膜２４をエッチングし、そのパターニ
ングされたアモルファスカーボン薄膜２４とフォトレジ
スト薄膜２５をマスクとして前記ＣＶＤ酸化膜２３をエ
ッチングしてコンタクトホール２９を開口する工程とを
施す。
つ的確に形成することができる半導体集積回路装置にお
ける微細ホールの形成方法を提供する。 【構成】 下層絶縁膜としてのＣＶＤ酸化膜２３の上に
アモルファスカーボン薄膜２４を形成する工程と、この
アモルファスカーボン薄膜２４上にフォトレジスト薄膜
２５を形成する工程と、フォトリソのパターニングを行
い、前記フォトレジスト薄膜２５をマスクに前記アモル
ファスカーボン薄膜２４をエッチングし、そのパターニ
ングされたアモルファスカーボン薄膜２４とフォトレジ
スト薄膜２５をマスクとして前記ＣＶＤ酸化膜２３をエ
ッチングしてコンタクトホール２９を開口する工程とを
施す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
おける微細ホールの形成方法に係り、特に微細なコンタ
クトホールの形成方法に関するものである。
おける微細ホールの形成方法に係り、特に微細なコンタ
クトホールの形成方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。図３は従来の半導体集
積回路装置におけるコンタクトホールの形成工程断面図
である。 （ａ）まず、図３（ａ）に示すように、アクティブ領域
や、フィールド領域（フィールド領域酸化膜）１１、ゲ
ート１２等のパターンが形成されている半導体基板１０
上に絶縁膜としてのＣＶＤ酸化膜（ＢＰＳＧ−ボロン・
フォスフォ・シリケート・ガラス等）１３を３０００Å
〜８０００Å生成させる。
以下に示すようなものがあった。図３は従来の半導体集
積回路装置におけるコンタクトホールの形成工程断面図
である。 （ａ）まず、図３（ａ）に示すように、アクティブ領域
や、フィールド領域（フィールド領域酸化膜）１１、ゲ
ート１２等のパターンが形成されている半導体基板１０
上に絶縁膜としてのＣＶＤ酸化膜（ＢＰＳＧ−ボロン・
フォスフォ・シリケート・ガラス等）１３を３０００Å
〜８０００Å生成させる。
【０００３】（ｂ）次に、図３（ｂ）に示すように、フ
ォトリソ工程に入り、フォトレジスト１４を９０００Å
〜１２０００Å塗布する。 （ｃ）次いで、図３（ｃ）に示すように、これを露光機
（ステッパー）でフォトマスクを用いて必要な露光を行
い、現像処理し、フォトレジスト１４の不要な部分を除
去し、開口１５を形成する。
ォトリソ工程に入り、フォトレジスト１４を９０００Å
〜１２０００Å塗布する。 （ｃ）次いで、図３（ｃ）に示すように、これを露光機
（ステッパー）でフォトマスクを用いて必要な露光を行
い、現像処理し、フォトレジスト１４の不要な部分を除
去し、開口１５を形成する。
【０００４】（ｄ）次に、図３（ｄ）に示すように、エ
ッチング工程に入り、ドライエッチング装置でガスプラ
ズマを用いてエッチング処理し、ホール１６Ａを形成し
た後、フォトリソにて形成されたレジストパターンをマ
スクとしてＣＶＤ酸化膜１３をエッチング除去する。 （ｅ）更に、図３（ｅ）に示すように、不要となったレ
ジストマスクをアッシング及び洗浄（例えば硫酸＋過酸
化水素の混合液による１００℃〜１２０℃での洗浄）除
去することにより、コンタクトホール１６Ｂを形成す
る。
ッチング工程に入り、ドライエッチング装置でガスプラ
ズマを用いてエッチング処理し、ホール１６Ａを形成し
た後、フォトリソにて形成されたレジストパターンをマ
スクとしてＣＶＤ酸化膜１３をエッチング除去する。 （ｅ）更に、図３（ｅ）に示すように、不要となったレ
ジストマスクをアッシング及び洗浄（例えば硫酸＋過酸
化水素の混合液による１００℃〜１２０℃での洗浄）除
去することにより、コンタクトホール１６Ｂを形成す
る。
【０００５】
【発明が解決しようとする課題】しかしながら、近年の
半導体集積回路の集積度の向上により、コンタクトホー
ルのパターンアスペクト比（パターン幅に対する高さの
比率）は急速に増大している。特にコンタクトホールで
はそのパターン特性により、その傾向が著しく、６４Ｍ
ｂＤＲＡＭクラスではアスペクト比は４〜５、また、２
５６ＭｂＤＲＡＭクラスでは７〜１０にまでなるとされ
ている（上記従来技術の説明ではゲート上ＣＶＤ膜厚の
みについて記してあるが、実際の工程においては何層に
もＣＶＤ酸化膜が生成され、厚い領域においては約２μ
ｍにも及ぶ膜厚になる）。エッチング処理時には、これ
にレジスト膜厚分が加算されるため、６４ＭｂＤＲＡＭ
クラスで６〜８、２５６ＭｂＤＲＡＭクラスでは１２〜
１５にもなる。
半導体集積回路の集積度の向上により、コンタクトホー
ルのパターンアスペクト比（パターン幅に対する高さの
比率）は急速に増大している。特にコンタクトホールで
はそのパターン特性により、その傾向が著しく、６４Ｍ
ｂＤＲＡＭクラスではアスペクト比は４〜５、また、２
５６ＭｂＤＲＡＭクラスでは７〜１０にまでなるとされ
ている（上記従来技術の説明ではゲート上ＣＶＤ膜厚の
みについて記してあるが、実際の工程においては何層に
もＣＶＤ酸化膜が生成され、厚い領域においては約２μ
ｍにも及ぶ膜厚になる）。エッチング処理時には、これ
にレジスト膜厚分が加算されるため、６４ＭｂＤＲＡＭ
クラスで６〜８、２５６ＭｂＤＲＡＭクラスでは１２〜
１５にもなる。
【０００６】このようにコンタクトホールのパターンの
アスペクト比が高くなると、エッチング処理が非常に難
しくなり、処理の不具合が発生する確率が高くなる。こ
れはガスプラズマ中のエッチングに必要なイオンやラジ
カルが、ホールのボトムに到達し難くなるためといわれ
ている。この問題を解決するために、エッチング処理の
高真空化等の工夫がなされているが、まだ良好な解決手
段が見出されているとは言えない。
アスペクト比が高くなると、エッチング処理が非常に難
しくなり、処理の不具合が発生する確率が高くなる。こ
れはガスプラズマ中のエッチングに必要なイオンやラジ
カルが、ホールのボトムに到達し難くなるためといわれ
ている。この問題を解決するために、エッチング処理の
高真空化等の工夫がなされているが、まだ良好な解決手
段が見出されているとは言えない。
【０００７】本発明は、上記問題点を除去し、高いアス
ペクト比の微細ホールを容易に、かつ的確に形成するこ
とができる半導体集積回路装置における微細ホールの形
成方法を提供することを目的とする。
ペクト比の微細ホールを容易に、かつ的確に形成するこ
とができる半導体集積回路装置における微細ホールの形
成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体集積回路装置の微細ホールの形成方法にお
いて、下層絶縁膜の上にアモルファスカーボン薄膜を形
成する工程と、このアモルファスカーボン薄膜上にフォ
トレジスト薄膜を形成する工程と、フォトリソのパター
ニングを行い、前記フォトレジスト薄膜をマスクに前記
アモルファスカーボン薄膜をエッチングし、そのパター
ニングされたアモルファスカーボン薄膜とフォトレジス
ト薄膜をマスクとして前記下層絶縁膜をエッチングして
ホールを開口する工程とを施すようにしたものである。
成するために、 （１）半導体集積回路装置の微細ホールの形成方法にお
いて、下層絶縁膜の上にアモルファスカーボン薄膜を形
成する工程と、このアモルファスカーボン薄膜上にフォ
トレジスト薄膜を形成する工程と、フォトリソのパター
ニングを行い、前記フォトレジスト薄膜をマスクに前記
アモルファスカーボン薄膜をエッチングし、そのパター
ニングされたアモルファスカーボン薄膜とフォトレジス
ト薄膜をマスクとして前記下層絶縁膜をエッチングして
ホールを開口する工程とを施すようにしたものである。
【０００９】（２）上記（１）記載の半導体集積回路装
置の微細ホールの形成方法において、前記アモルファス
カーボン薄膜のエッチングと前記下層絶縁膜のエッチン
グとを同一装置で連続して処理するようにしたものであ
る。 （３）上記（１）記載の半導体集積回路装置の微細コン
タクトホールの形成方法において、前記アモルファスカ
ーボン薄膜のエッチングと前記下層絶縁膜のエッチング
を同一チャンバー、同一条件でエッチング処理するよう
にしたものである。
置の微細ホールの形成方法において、前記アモルファス
カーボン薄膜のエッチングと前記下層絶縁膜のエッチン
グとを同一装置で連続して処理するようにしたものであ
る。 （３）上記（１）記載の半導体集積回路装置の微細コン
タクトホールの形成方法において、前記アモルファスカ
ーボン薄膜のエッチングと前記下層絶縁膜のエッチング
を同一チャンバー、同一条件でエッチング処理するよう
にしたものである。
【００１０】（４）上記（１）記載の半導体集積回路装
置の微細コンタクトホールの形成方法において、前記ア
モルファスカーボン薄膜のエッチングと前記下層絶縁膜
のエッチングを同一チャンバー、同一条件で処理するの
に、前記アモルファスカーボン薄膜がフォトレジストマ
スクの外側に順テーパ状にエッチングされるような処理
条件でエッチング処理するようにしたものである。
置の微細コンタクトホールの形成方法において、前記ア
モルファスカーボン薄膜のエッチングと前記下層絶縁膜
のエッチングを同一チャンバー、同一条件で処理するの
に、前記アモルファスカーボン薄膜がフォトレジストマ
スクの外側に順テーパ状にエッチングされるような処理
条件でエッチング処理するようにしたものである。
【００１１】（５）半導体集積回路装置の微細ホールの
形成方法において、下層絶縁膜の上にアモルファスカー
ボン薄膜を形成する工程と、このアモルファスカーボン
薄膜上にフォトレジスト薄膜を形成する工程と、フォト
リソのパターニングを行い、前記フォトレジスト薄膜を
マスクとして前記アモルファスカーボン薄膜をエッチン
グする工程と、前記フォトレジスト薄膜を洗浄除去し、
パターニングされたアモルファスカーボン薄膜のみをマ
スクとして前記下層絶縁膜をエッチングしてホールを開
口する工程とを施すようにしたものである。
形成方法において、下層絶縁膜の上にアモルファスカー
ボン薄膜を形成する工程と、このアモルファスカーボン
薄膜上にフォトレジスト薄膜を形成する工程と、フォト
リソのパターニングを行い、前記フォトレジスト薄膜を
マスクとして前記アモルファスカーボン薄膜をエッチン
グする工程と、前記フォトレジスト薄膜を洗浄除去し、
パターニングされたアモルファスカーボン薄膜のみをマ
スクとして前記下層絶縁膜をエッチングしてホールを開
口する工程とを施すようにしたものである。
【００１２】
〔１〕請求項１記載の半導体集積回路装置における微細
ホールの形成方法によれば、下層絶縁膜（ＣＶＤ酸化
膜）（２３）上にアモルファスカーボン薄膜（２４）を
形成し、その上に従来に比較して大幅に薄膜化したフォ
トレジスト薄膜（２５）を形成した。
ホールの形成方法によれば、下層絶縁膜（ＣＶＤ酸化
膜）（２３）上にアモルファスカーボン薄膜（２４）を
形成し、その上に従来に比較して大幅に薄膜化したフォ
トレジスト薄膜（２５）を形成した。
【００１３】従来フォトレジストはＣＶＤ酸化膜をエッ
チングするためのマスクとして、ある程度の厚さが必要
であったが、本発明ではフォトレジスト薄膜（２５）マ
スクはアモルファスカーボン薄膜（２４）のエッチング
に耐え得る膜厚があればよく、薄膜化を図ることができ
る。それは、アモルファスカーボン薄膜（２４）の耐エ
ッチング性がレジストより数倍大きく、ＣＶＤ酸化膜
（２３）のエッチング時はそのアモルファスカーボン薄
膜（２４）がエッチングマスクとして大きな効果がある
ため、レジストの膜厚は薄くてすむ。
チングするためのマスクとして、ある程度の厚さが必要
であったが、本発明ではフォトレジスト薄膜（２５）マ
スクはアモルファスカーボン薄膜（２４）のエッチング
に耐え得る膜厚があればよく、薄膜化を図ることができ
る。それは、アモルファスカーボン薄膜（２４）の耐エ
ッチング性がレジストより数倍大きく、ＣＶＤ酸化膜
（２３）のエッチング時はそのアモルファスカーボン薄
膜（２４）がエッチングマスクとして大きな効果がある
ため、レジストの膜厚は薄くてすむ。
【００１４】このように、レジストの薄膜化を可能とし
たことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大を図ることができる。更に、レジスト
を薄膜化することで、フォトパターンの解像力を向上す
ることが可能となり、微細パターン形成のためのフォト
リソマージンを拡大することができる。
たことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大を図ることができる。更に、レジスト
を薄膜化することで、フォトパターンの解像力を向上す
ることが可能となり、微細パターン形成のためのフォト
リソマージンを拡大することができる。
【００１５】また、アモルファスカーボン薄膜は表面反
射率が低いため、これによってもフォトリソマージンを
拡大することができる。 〔２〕請求の範囲第２項記載の半導体集積回路装置にお
ける微細ホールの形成方法によれば、アモルファスカー
ボン薄膜（２４）と下層絶縁膜（ＣＶＤ酸化膜）（２
３）のエッチングを同一装置で連続処理を行っており、
移載にかかる処理時間の短縮を図ることができる。
射率が低いため、これによってもフォトリソマージンを
拡大することができる。 〔２〕請求の範囲第２項記載の半導体集積回路装置にお
ける微細ホールの形成方法によれば、アモルファスカー
ボン薄膜（２４）と下層絶縁膜（ＣＶＤ酸化膜）（２
３）のエッチングを同一装置で連続処理を行っており、
移載にかかる処理時間の短縮を図ることができる。
【００１６】〔３〕請求の範囲第３項記載の半導体集積
回路装置における微細ホールの形成方法によれば、アモ
ルファスカーボン薄膜（２４）と下層絶縁膜（ＣＶＤ酸
化膜）（２３）のエッチングを同一チャンバー、同一条
件で処理を行うため、コンタクトパターンのようなエッ
チングパターンレシオが小さい場合のアモルファスカー
ボン薄膜（２４）のエッチング終点を検出する困難な作
業（エッチング面積が小さいとエッチング終点時の信号
変化量が小さくなり終点検出が困難となり、より高精度
な検出装置が必要となる）を回避することが可能とな
り、加工精度の向上を図ることができる。
回路装置における微細ホールの形成方法によれば、アモ
ルファスカーボン薄膜（２４）と下層絶縁膜（ＣＶＤ酸
化膜）（２３）のエッチングを同一チャンバー、同一条
件で処理を行うため、コンタクトパターンのようなエッ
チングパターンレシオが小さい場合のアモルファスカー
ボン薄膜（２４）のエッチング終点を検出する困難な作
業（エッチング面積が小さいとエッチング終点時の信号
変化量が小さくなり終点検出が困難となり、より高精度
な検出装置が必要となる）を回避することが可能とな
り、加工精度の向上を図ることができる。
【００１７】また、同一チャンバー、同一条件で処理す
ることにより、処理条件の変更の時間（通常、処理条件
を変更する場合は最初の処理後バックグランド圧力迄真
空引きし、その後、次の処理のためのガス条件にするま
でに時間がかかる）が省略可能となり、処理時より一層
の時間短縮を図ることができる。 〔４〕請求の範囲第４項記載の半導体集積回路装置にお
ける微細ホールの形成方法によれば、アモルファスカー
ボン薄膜（３３）をフォトレジスト薄膜（３４）マスク
に対し、マスクの外側に順テーパ状（３３Ａ）にエッチ
ングし、そのアモルファスカーボン薄膜（３３）マスク
端から異方的に下層絶縁膜（ＣＶＤ酸化膜）（３１）を
エッチングするため、形成されるコンタクトホールパタ
ーンをレジストマスク寸法より小さくすることが可能と
なり、より微細なコンクタクトホールパターンを形成す
ることができる。
ることにより、処理条件の変更の時間（通常、処理条件
を変更する場合は最初の処理後バックグランド圧力迄真
空引きし、その後、次の処理のためのガス条件にするま
でに時間がかかる）が省略可能となり、処理時より一層
の時間短縮を図ることができる。 〔４〕請求の範囲第４項記載の半導体集積回路装置にお
ける微細ホールの形成方法によれば、アモルファスカー
ボン薄膜（３３）をフォトレジスト薄膜（３４）マスク
に対し、マスクの外側に順テーパ状（３３Ａ）にエッチ
ングし、そのアモルファスカーボン薄膜（３３）マスク
端から異方的に下層絶縁膜（ＣＶＤ酸化膜）（３１）を
エッチングするため、形成されるコンタクトホールパタ
ーンをレジストマスク寸法より小さくすることが可能と
なり、より微細なコンクタクトホールパターンを形成す
ることができる。
【００１８】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 〔５〕請求の範囲第５項記載の半導体集積回路装置にお
ける微細ホールの形成方法によれば、下層絶縁膜（ＣＶ
Ｄ酸化膜）（４３）のエッチングの際にアモルファスカ
ーボン薄膜（４４）のみをマスクとすることができ、従
来より大幅にアスペクト比が低減し、エッチング処理の
プロセスマージンを大幅に拡大することができる。例え
ば、従来エッチング時のＣＶＤ酸化膜１５０００Å（前
述したように実施例で示してあるフォトリソ工程直前に
形成する膜厚は３０００Å〜８０００Åであるが、それ
以前の工程で形成されるＣＶＤ酸化膜も含めてエッチン
グ除去する必要がある工程があり、エッチング酸化膜厚
は通常直前に形成される酸化膜厚よりも厚くなる）とし
て、フォトレジスト薄膜が１００００Åであったとして
０．３μｍのホールを形成する場合にはアスペクト比は
８．３であったが、本発明に従いアモルファスカーボン
薄膜を１０００Åとしてエッチング処理を行えば、アス
ペクト比は５．３にまで低減できる。
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 〔５〕請求の範囲第５項記載の半導体集積回路装置にお
ける微細ホールの形成方法によれば、下層絶縁膜（ＣＶ
Ｄ酸化膜）（４３）のエッチングの際にアモルファスカ
ーボン薄膜（４４）のみをマスクとすることができ、従
来より大幅にアスペクト比が低減し、エッチング処理の
プロセスマージンを大幅に拡大することができる。例え
ば、従来エッチング時のＣＶＤ酸化膜１５０００Å（前
述したように実施例で示してあるフォトリソ工程直前に
形成する膜厚は３０００Å〜８０００Åであるが、それ
以前の工程で形成されるＣＶＤ酸化膜も含めてエッチン
グ除去する必要がある工程があり、エッチング酸化膜厚
は通常直前に形成される酸化膜厚よりも厚くなる）とし
て、フォトレジスト薄膜が１００００Åであったとして
０．３μｍのホールを形成する場合にはアスペクト比は
８．３であったが、本発明に従いアモルファスカーボン
薄膜を１０００Åとしてエッチング処理を行えば、アス
ペクト比は５．３にまで低減できる。
【００１９】上記（１）の記載の場合と同様に、この場
合もフォトレジスト薄膜の膜厚を低減してフォトパター
ニングをすることが可能であり、そのため、フォトリソ
マージンを拡大することができる。
合もフォトレジスト薄膜の膜厚を低減してフォトパター
ニングをすることが可能であり、そのため、フォトリソ
マージンを拡大することができる。
【００２０】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１実施例を示
す微細コンタクトホールの形成工程断面図（その１）、
図２はその微細コンタクトホールの形成工程断面図（そ
の２）である。 （ａ）まず、図１（ａ）に示すように、アクティブ領域
やフィールド領域（フィールド酸化膜）２１、ゲート２
２が形成された基板２０上に、ＣＶＤ酸化膜２３を３０
００Å〜８０００Å生成する。
ながら詳細に説明する。図１は本発明の第１実施例を示
す微細コンタクトホールの形成工程断面図（その１）、
図２はその微細コンタクトホールの形成工程断面図（そ
の２）である。 （ａ）まず、図１（ａ）に示すように、アクティブ領域
やフィールド領域（フィールド酸化膜）２１、ゲート２
２が形成された基板２０上に、ＣＶＤ酸化膜２３を３０
００Å〜８０００Å生成する。
【００２１】（ｂ）次に、図１（ｂ）に示すように、そ
のＣＶＤ酸化膜２３上にアモルファスカーボン薄膜２４
を１００Å〜８００Å形成する。このアモルファスカー
ボン薄膜２４はスパッタ法或いはＣＶＤ法のどちらを用
いてもよい。 （ｃ）次に、図１（ｃ）に示すように、フォトリソ工程
に入り、パターニングのためのフォトレジスト薄膜２５
を、３０００Å〜６０００Åの膜厚でアモルファスカー
ボン薄膜２４上に塗布する。ここでフォトレジスト薄膜
２５の厚さを出来るだけ薄くすることが重要である。
のＣＶＤ酸化膜２３上にアモルファスカーボン薄膜２４
を１００Å〜８００Å形成する。このアモルファスカー
ボン薄膜２４はスパッタ法或いはＣＶＤ法のどちらを用
いてもよい。 （ｃ）次に、図１（ｃ）に示すように、フォトリソ工程
に入り、パターニングのためのフォトレジスト薄膜２５
を、３０００Å〜６０００Åの膜厚でアモルファスカー
ボン薄膜２４上に塗布する。ここでフォトレジスト薄膜
２５の厚さを出来るだけ薄くすることが重要である。
【００２２】（ｄ）次に、図１（ｄ）に示すように、露
光機（ステッパー）でフォトマスクを用いて必要な露光
を行い、現像処理してフォトレジスト薄膜２５の不要な
部分を除去し、開口２６を形成する。 （ｅ）次に、図２（ａ）に示すように、前記フォトレジ
ストパターンをマスクとして、アモルファスカーボン薄
膜２４をプラズマドライエッチング装置でエッチング処
理し、不要な部分を除去して開口２７を形成する。
光機（ステッパー）でフォトマスクを用いて必要な露光
を行い、現像処理してフォトレジスト薄膜２５の不要な
部分を除去し、開口２６を形成する。 （ｅ）次に、図２（ａ）に示すように、前記フォトレジ
ストパターンをマスクとして、アモルファスカーボン薄
膜２４をプラズマドライエッチング装置でエッチング処
理し、不要な部分を除去して開口２７を形成する。
【００２３】（ｆ）次に、図２（ｂ）に示すように、Ｃ
ＶＤ酸化膜２３のエッチングを、やはりプラズマドライ
エッチング装置を用いてエッチング処理し、不要な部分
を除去して開口２８を形成する。 （ｇ）次に、図２（ｃ）に示すように、不要となったフ
ォトレジスト薄膜（マスク）及び、アモルファスカーボ
ン薄膜２４をアッシング・洗浄除去することにより、微
細コンタクトホール２９が形成される。アモルファスカ
ーボン薄膜２４は従来のアッシング及び洗浄でレジスト
と同時に除去することが可能である。
ＶＤ酸化膜２３のエッチングを、やはりプラズマドライ
エッチング装置を用いてエッチング処理し、不要な部分
を除去して開口２８を形成する。 （ｇ）次に、図２（ｃ）に示すように、不要となったフ
ォトレジスト薄膜（マスク）及び、アモルファスカーボ
ン薄膜２４をアッシング・洗浄除去することにより、微
細コンタクトホール２９が形成される。アモルファスカ
ーボン薄膜２４は従来のアッシング及び洗浄でレジスト
と同時に除去することが可能である。
【００２４】このように構成したので、第１実施例によ
れば、ＣＶＤ酸化膜２３上にアモルファスカーボン薄膜
２４を形成し、フォトレジスト膜厚を従来に比較して大
幅に薄膜化した。これは、従来フォトレジストはＣＶＤ
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜２４のエッチングに耐え得る
膜厚があればよい。それはアモルファスカーボン薄膜２
４の耐エッチング性がレジストより数倍大きく、ＣＶＤ
酸化膜２３のエッチング時はそのアモルファスカーボン
薄膜２４がエッチングマスクとして大きな効果があるた
め、レジストの膜厚は薄くてよい。
れば、ＣＶＤ酸化膜２３上にアモルファスカーボン薄膜
２４を形成し、フォトレジスト膜厚を従来に比較して大
幅に薄膜化した。これは、従来フォトレジストはＣＶＤ
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜２４のエッチングに耐え得る
膜厚があればよい。それはアモルファスカーボン薄膜２
４の耐エッチング性がレジストより数倍大きく、ＣＶＤ
酸化膜２３のエッチング時はそのアモルファスカーボン
薄膜２４がエッチングマスクとして大きな効果があるた
め、レジストの膜厚は薄くてよい。
【００２５】このようにレジストの薄膜化を可能とした
ことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大が期待される。更に、レジストを薄膜
化することでフォトパターンの解像力を向上することが
可能となり、微細パターン形成のためのフォトリソマー
ジンを拡大することが期待される。
ことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大が期待される。更に、レジストを薄膜
化することでフォトパターンの解像力を向上することが
可能となり、微細パターン形成のためのフォトリソマー
ジンを拡大することが期待される。
【００２６】また、アモルファスカーボン薄膜は表面反
射率が低いため、これによってもフォトリソマージンを
拡大することが期待される。次に、上記第１実施例にお
いて、次のような工程の変更を行うことができる。 〔１〕第２実施例 上記した図２（ａ）及び図２（ｂ）でアモルファスカー
ボン薄膜２４のエッチングとＣＶＤ酸化膜２３のエッチ
ングを分けて行っていたが、これを同一のドライエッチ
ングチャンバーにより連続一括して処理を行う。例え
ば、ＥＣＲ（電子サイクロトロン共鳴）エッチング装置
により、まず、ＳＦ6 ガスとＨｅガス１：９の混合ガス
を用いて、圧力５ｍｔｏｒｒ、マイクロ波パワー３００
ｍＡ、バイアスパワー５０Ｗでアモルファスカーボン薄
膜２４をエッチング処理し、連続してＣＶＤ酸化膜２３
のエッチングに移る（処理ステップの切替えは、発光分
光分析を応用したエッチング終点検出器によりモニター
しながら行う）。
射率が低いため、これによってもフォトリソマージンを
拡大することが期待される。次に、上記第１実施例にお
いて、次のような工程の変更を行うことができる。 〔１〕第２実施例 上記した図２（ａ）及び図２（ｂ）でアモルファスカー
ボン薄膜２４のエッチングとＣＶＤ酸化膜２３のエッチ
ングを分けて行っていたが、これを同一のドライエッチ
ングチャンバーにより連続一括して処理を行う。例え
ば、ＥＣＲ（電子サイクロトロン共鳴）エッチング装置
により、まず、ＳＦ6 ガスとＨｅガス１：９の混合ガス
を用いて、圧力５ｍｔｏｒｒ、マイクロ波パワー３００
ｍＡ、バイアスパワー５０Ｗでアモルファスカーボン薄
膜２４をエッチング処理し、連続してＣＶＤ酸化膜２３
のエッチングに移る（処理ステップの切替えは、発光分
光分析を応用したエッチング終点検出器によりモニター
しながら行う）。
【００２７】また、ＣＶＤ酸化膜２３のエッチングは、
ＣＨＦ3 ガスとＣＨ2 Ｆ2 ガスを４：１で混合したガス
を用いて、圧力４ｍｔｏｒｒ、マイクロ波パワー４００
ｍＡ、バイアスパワー２５０Ｗでエッチング処理する。
このように、アモルファスカーボン薄膜２４のエッチン
グをＣＶＤ酸化膜２３と同一のエッチングチャンバーで
処理をしても、反応生成物（ＣＦｘ種と推定される）は
蒸気圧が高いため、チャンバーを汚染する心配はない。
ＣＨＦ3 ガスとＣＨ2 Ｆ2 ガスを４：１で混合したガス
を用いて、圧力４ｍｔｏｒｒ、マイクロ波パワー４００
ｍＡ、バイアスパワー２５０Ｗでエッチング処理する。
このように、アモルファスカーボン薄膜２４のエッチン
グをＣＶＤ酸化膜２３と同一のエッチングチャンバーで
処理をしても、反応生成物（ＣＦｘ種と推定される）は
蒸気圧が高いため、チャンバーを汚染する心配はない。
【００２８】このように構成したので、第２実施例によ
れば、アモルファスカーボン薄膜とＣＶＤ酸化膜のエッ
チングを、同一装置で連続して行うため、移載にかかる
処理時間の短縮を図ることができる。 〔２〕第３実施例 更に、上記〔１〕ではアモルファスカーボン薄膜２４の
エッチングと、ＣＶＤ酸化膜２３のエッチングを同一の
ドライエッチング装置により、連続一括して処理を行う
際に、アモルファスカーボン薄膜２４のエッチング条件
と、ＣＶＤ酸化膜２３のエッチング条件を変えるように
していたが、本実施例においては、以下のように、同一
条件で処理を行う。
れば、アモルファスカーボン薄膜とＣＶＤ酸化膜のエッ
チングを、同一装置で連続して行うため、移載にかかる
処理時間の短縮を図ることができる。 〔２〕第３実施例 更に、上記〔１〕ではアモルファスカーボン薄膜２４の
エッチングと、ＣＶＤ酸化膜２３のエッチングを同一の
ドライエッチング装置により、連続一括して処理を行う
際に、アモルファスカーボン薄膜２４のエッチング条件
と、ＣＶＤ酸化膜２３のエッチング条件を変えるように
していたが、本実施例においては、以下のように、同一
条件で処理を行う。
【００２９】例えば、ＥＣＲエッチング装置により、Ｈ
ｅガスとＣＨＦ3 ガスの２０：３の混合ガスを用いて、
圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍＡ、バ
イアスパワー１３０Ｗの条件で異方的にドライエッチン
グ処理する。また、アモルファスカーボン薄膜２４とＣ
ＶＤ酸化膜２３のエッチングを、同一のエッチングチャ
ンバーで処理しても、反応生成物の蒸気圧が高いために
チャンバーを汚染する心配はない。
ｅガスとＣＨＦ3 ガスの２０：３の混合ガスを用いて、
圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍＡ、バ
イアスパワー１３０Ｗの条件で異方的にドライエッチン
グ処理する。また、アモルファスカーボン薄膜２４とＣ
ＶＤ酸化膜２３のエッチングを、同一のエッチングチャ
ンバーで処理しても、反応生成物の蒸気圧が高いために
チャンバーを汚染する心配はない。
【００３０】更に、同一のエッチング条件でアモルファ
スカーボン薄膜２４とＣＶＤ酸化膜２３をエッチングす
るので、パターンレシオ（エッチングするパターンの面
積比率）が小さいコンタクトパターンでも、カーボンの
エッチング終点を検出する必要が無い。このように構成
したので、第３実施例によれば、アモルファスカーボン
薄膜とＣＶＤ酸化膜のエッチングを同一チャンバー、同
一条件で行うため、コンタクトパターンのようなエッチ
ングパターンレシオが小さい場合のアモルファスカーボ
ン薄膜のエッチング終点を検出する困難な作業（エッチ
ング面積が小さいとエッチング終点時の信号変化量が小
さくなり終点検出が困難となり、より高精度な検出装置
が必要となる）を回避することが可能となり、加工精度
の向上を図ることができる。
スカーボン薄膜２４とＣＶＤ酸化膜２３をエッチングす
るので、パターンレシオ（エッチングするパターンの面
積比率）が小さいコンタクトパターンでも、カーボンの
エッチング終点を検出する必要が無い。このように構成
したので、第３実施例によれば、アモルファスカーボン
薄膜とＣＶＤ酸化膜のエッチングを同一チャンバー、同
一条件で行うため、コンタクトパターンのようなエッチ
ングパターンレシオが小さい場合のアモルファスカーボ
ン薄膜のエッチング終点を検出する困難な作業（エッチ
ング面積が小さいとエッチング終点時の信号変化量が小
さくなり終点検出が困難となり、より高精度な検出装置
が必要となる）を回避することが可能となり、加工精度
の向上を図ることができる。
【００３１】次に、本発明の第４実施例について説明す
る。図４は本発明の第４実施例を示す微細コンタクトホ
ールの形成後の概略断面図である。この図において、３
０は下地Ｓｉ基板のアクティブ領域、３１はエッチング
されるＣＶＤ酸化膜、３２はゲート、３３はアモルファ
スカーボン薄膜、３４はフォトレジスト薄膜を示してい
る。
る。図４は本発明の第４実施例を示す微細コンタクトホ
ールの形成後の概略断面図である。この図において、３
０は下地Ｓｉ基板のアクティブ領域、３１はエッチング
されるＣＶＤ酸化膜、３２はゲート、３３はアモルファ
スカーボン薄膜、３４はフォトレジスト薄膜を示してい
る。
【００３２】上記第３実施例では、アモルファスカーボ
ン薄膜とＣＶＤ酸化膜を同一条件で異方的にエッチング
処理していたが、同一条件でアモルファスカーボン薄膜
３３を順テーパ状に、ＣＶＤ酸化膜３１を異方的にエッ
チング処理する。例えば、ＥＣＲエッチング装置によ
り、ＨｅガスとＣＨＦ3 ガスとＣＨ2 Ｆ2ガスの２０：
２：１の混合ガスを用いて、圧力１０ｍｔｏｒｒ、マイ
クロ波パワー１５０ｍＡ、バイアスパワー１３０Ｗの条
件で、アモルファスカーボン薄膜３３とＣＶＤ酸化膜３
１をエッチング処理すると、アモルファスカーボン薄膜
３３がレジストマスクに対してマスクの外側に順テーパ
状３３Ａにエッチングされ、ＣＶＤ酸化膜３１はそのア
モルファスカーボン薄膜３３マスク端から異方的にエッ
チングされる。
ン薄膜とＣＶＤ酸化膜を同一条件で異方的にエッチング
処理していたが、同一条件でアモルファスカーボン薄膜
３３を順テーパ状に、ＣＶＤ酸化膜３１を異方的にエッ
チング処理する。例えば、ＥＣＲエッチング装置によ
り、ＨｅガスとＣＨＦ3 ガスとＣＨ2 Ｆ2ガスの２０：
２：１の混合ガスを用いて、圧力１０ｍｔｏｒｒ、マイ
クロ波パワー１５０ｍＡ、バイアスパワー１３０Ｗの条
件で、アモルファスカーボン薄膜３３とＣＶＤ酸化膜３
１をエッチング処理すると、アモルファスカーボン薄膜
３３がレジストマスクに対してマスクの外側に順テーパ
状３３Ａにエッチングされ、ＣＶＤ酸化膜３１はそのア
モルファスカーボン薄膜３３マスク端から異方的にエッ
チングされる。
【００３３】アモルファスカーボン薄膜３３とＣＶＤ酸
化膜３１を同一チャンバー、同一条件でエッチング処理
しても問題ないことは前記の実施例で既に述べた。上記
したように、第４実施例によれば、アモルファスカーボ
ン薄膜をレジストマスクに対し、マスクの外側に順テー
パ状にエッチングし、そのアモルファスカーボン薄膜マ
スク端から異方的に下層絶縁膜（ＣＶＤ酸化膜）をエッ
チングするため、形成されるコンタクトホールパターン
がレジストマスク寸法より小さくすることが可能とな
り、より微細なコンクタクトホールパターンを形成する
ことができる。
化膜３１を同一チャンバー、同一条件でエッチング処理
しても問題ないことは前記の実施例で既に述べた。上記
したように、第４実施例によれば、アモルファスカーボ
ン薄膜をレジストマスクに対し、マスクの外側に順テー
パ状にエッチングし、そのアモルファスカーボン薄膜マ
スク端から異方的に下層絶縁膜（ＣＶＤ酸化膜）をエッ
チングするため、形成されるコンタクトホールパターン
がレジストマスク寸法より小さくすることが可能とな
り、より微細なコンクタクトホールパターンを形成する
ことができる。
【００３４】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。次
に、本発明の第５実施例について説明する。図５は本発
明の第５実施例を示す微細コンタクトホールの形成工程
断面図（その１）、図６はその微細コンタクトホールの
形成工程断面図（その２）である。
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。次
に、本発明の第５実施例について説明する。図５は本発
明の第５実施例を示す微細コンタクトホールの形成工程
断面図（その１）、図６はその微細コンタクトホールの
形成工程断面図（その２）である。
【００３５】（ａ）まず、図５（ａ）に示すように、ア
クティブ領域や、フィールド領域（フィールド酸化膜）
４１、ゲート４２等が形成された基板４０上に、ＣＶＤ
酸化膜４３を３０００Å〜８０００Å形成する。 （ｂ）次に、図５（ｂ）に示すように、アモルファスカ
ーボン薄膜４４を４００Å〜１０００Åスパッタ或いは
ＣＶＤ法にて形成する。
クティブ領域や、フィールド領域（フィールド酸化膜）
４１、ゲート４２等が形成された基板４０上に、ＣＶＤ
酸化膜４３を３０００Å〜８０００Å形成する。 （ｂ）次に、図５（ｂ）に示すように、アモルファスカ
ーボン薄膜４４を４００Å〜１０００Åスパッタ或いは
ＣＶＤ法にて形成する。
【００３６】（ｃ）次に、図５（ｃ）に示すように、フ
ォトレジスト薄膜４５を４０００Å〜１００００Åコー
ティング塗布する。 （ｄ）次に、図５（ｄ）に示すように、露光機（ステッ
パ）でフォトマスクを用いて必要なパターニングを行
い、現像処理で不要な部分を除去して開口４６を形成す
る。
ォトレジスト薄膜４５を４０００Å〜１００００Åコー
ティング塗布する。 （ｄ）次に、図５（ｄ）に示すように、露光機（ステッ
パ）でフォトマスクを用いて必要なパターニングを行
い、現像処理で不要な部分を除去して開口４６を形成す
る。
【００３７】（ｅ）次に、図６（ａ）に示すように、そ
のフォトレジスト薄膜４５をマスクとして、アモルファ
スカーボン薄膜４４のエッチング処理を行い、不要な部
分を除去して開口４７を形成する。 （ｆ）次に、図６（ｂ）に示すように、フォトレジスト
薄膜４５マスクを洗浄除去する。この際アッシング処理
を行うと、必要なアモルファスカーボンまで除去されて
しまう恐れがあるため、アッシングは使わずに洗浄（例
えば硫酸＋過酸化水素の混合液による１００℃〜１２０
℃での洗浄）のみで行う。
のフォトレジスト薄膜４５をマスクとして、アモルファ
スカーボン薄膜４４のエッチング処理を行い、不要な部
分を除去して開口４７を形成する。 （ｆ）次に、図６（ｂ）に示すように、フォトレジスト
薄膜４５マスクを洗浄除去する。この際アッシング処理
を行うと、必要なアモルファスカーボンまで除去されて
しまう恐れがあるため、アッシングは使わずに洗浄（例
えば硫酸＋過酸化水素の混合液による１００℃〜１２０
℃での洗浄）のみで行う。
【００３８】（ｇ）次に、図６（ｃ）に示すように、残
ったアモルファスカーボン薄膜４４をマスクとしてＣＶ
Ｄ酸化膜４３を、例えばＥＣＲエッチング装置により、
ＨｅガスとＣＨ2 Ｆ2 ガス２０：３の混合ガスを用い
て、圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍ
Ａ、バイアスパワー１３０Ｗの条件でプラズマドライエ
ッチングを行い、不要な部分を除去して開口４８を形成
する。
ったアモルファスカーボン薄膜４４をマスクとしてＣＶ
Ｄ酸化膜４３を、例えばＥＣＲエッチング装置により、
ＨｅガスとＣＨ2 Ｆ2 ガス２０：３の混合ガスを用い
て、圧力１０ｍｔｏｒｒ、マイクロ波パワー１５０ｍ
Ａ、バイアスパワー１３０Ｗの条件でプラズマドライエ
ッチングを行い、不要な部分を除去して開口４８を形成
する。
【００３９】（ｈ）最後に、図６（ｄ）に示すように、
不要となったアモルファスカーボン薄膜４４をアッシン
グ洗浄により除去すれば、微細コンタクトホール４９が
形成される。このアモルファスカーボン薄膜４４の除去
は、場合によってはアッシング処理のみでも可能であ
る。上記したように、第５実施例によれば、ＣＶＤ酸化
膜４３のエッチングの際にアモルファスカーボン薄膜４
４のみをマスクとすることができ、従来より大幅にアス
ペクト比が低減し、エッチング処理のプロセスマージン
が大幅に拡大する。例えば、従来エッチング時のＣＶＤ
酸化膜１５０００Å（前述したように実施例で示してあ
るフォトリソ工程直前に形成する膜厚は、３０００Å〜
８０００Åであるが、それ以前の工程で形成されるＣＶ
Ｄ酸化膜も含めてエッチングする工程が必要であり、エ
ッチング酸化膜厚は通常直前に形成される酸化膜厚より
も厚くなる）として、フォトレジスト薄膜が１００００
Åであったとして０．３μｍのホールを形成する場合に
はアスペクト比は８．３であったが、本発明に従いアモ
ルファスカーボン薄膜を１０００Åとしてエッチング処
理を行えば、アスペクト比は５．３にまで低減できる。
不要となったアモルファスカーボン薄膜４４をアッシン
グ洗浄により除去すれば、微細コンタクトホール４９が
形成される。このアモルファスカーボン薄膜４４の除去
は、場合によってはアッシング処理のみでも可能であ
る。上記したように、第５実施例によれば、ＣＶＤ酸化
膜４３のエッチングの際にアモルファスカーボン薄膜４
４のみをマスクとすることができ、従来より大幅にアス
ペクト比が低減し、エッチング処理のプロセスマージン
が大幅に拡大する。例えば、従来エッチング時のＣＶＤ
酸化膜１５０００Å（前述したように実施例で示してあ
るフォトリソ工程直前に形成する膜厚は、３０００Å〜
８０００Åであるが、それ以前の工程で形成されるＣＶ
Ｄ酸化膜も含めてエッチングする工程が必要であり、エ
ッチング酸化膜厚は通常直前に形成される酸化膜厚より
も厚くなる）として、フォトレジスト薄膜が１００００
Åであったとして０．３μｍのホールを形成する場合に
はアスペクト比は８．３であったが、本発明に従いアモ
ルファスカーボン薄膜を１０００Åとしてエッチング処
理を行えば、アスペクト比は５．３にまで低減できる。
【００４０】上記第１実施例と同様に、この場合もフォ
トレジスト膜厚を低減してフォトパターニングをするこ
とが可能であり、そのため、フォトリソマージンの拡大
が期待できる。これまでの実施例ではアクティブ領域や
ゲートへのメタル配線接続のためのいわゆるコンタクト
ホール形成の場合について述べてきたが、本発明は、メ
タル配線とメタル配線を接続するためのいわゆるスルー
ホールの形成にも応用可能である。
トレジスト膜厚を低減してフォトパターニングをするこ
とが可能であり、そのため、フォトリソマージンの拡大
が期待できる。これまでの実施例ではアクティブ領域や
ゲートへのメタル配線接続のためのいわゆるコンタクト
ホール形成の場合について述べてきたが、本発明は、メ
タル配線とメタル配線を接続するためのいわゆるスルー
ホールの形成にも応用可能である。
【００４１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００４２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求の範囲第１項記載の発明によれば、下層絶縁
膜（ＣＶＤ酸化膜）上にアモルファスカーボン薄膜を形
成し、その上に従来に比較して大幅に薄膜化したフォト
レジスト薄膜を形成した。従来フォトレジストはＣＶＤ
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜のエッチングに耐え得る膜厚
があればよく、薄膜化を図ることができる。
よれば、以下のような効果を奏することができる。 （１）請求の範囲第１項記載の発明によれば、下層絶縁
膜（ＣＶＤ酸化膜）上にアモルファスカーボン薄膜を形
成し、その上に従来に比較して大幅に薄膜化したフォト
レジスト薄膜を形成した。従来フォトレジストはＣＶＤ
酸化膜をエッチングするためのマスクとして、ある程度
の厚さが必要であったが、本発明ではレジストマスクは
アモルファスカーボン薄膜のエッチングに耐え得る膜厚
があればよく、薄膜化を図ることができる。
【００４３】このように、レジストの薄膜化を可能とし
たことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大を図ることができる。更に、レジスト
を薄膜化することで、フォトパターンの解像力を向上す
ることが可能となり、微細パターン形成のためのフォト
リソマージンを拡大することができる。
たことで、エッチングアスペクト比が低下することにな
り、ＣＶＤ酸化膜のエッチングが容易になり、エッチン
グマージンの拡大を図ることができる。更に、レジスト
を薄膜化することで、フォトパターンの解像力を向上す
ることが可能となり、微細パターン形成のためのフォト
リソマージンを拡大することができる。
【００４４】また、アモルファスカーボン薄膜は表面反
射率が低いため、これによってもフォトリソマージンを
拡大することができる。 （２）請求の範囲第２項記載の発明によれば、アモルフ
ァスカーボン薄膜と下層絶縁膜（ＣＶＤ酸化膜）のエッ
チングを同一装置で連続して行っており、移載にかかる
処理時間の短縮を図ることができる。
射率が低いため、これによってもフォトリソマージンを
拡大することができる。 （２）請求の範囲第２項記載の発明によれば、アモルフ
ァスカーボン薄膜と下層絶縁膜（ＣＶＤ酸化膜）のエッ
チングを同一装置で連続して行っており、移載にかかる
処理時間の短縮を図ることができる。
【００４５】（３）請求の範囲第３項記載の発明によれ
ば、アモルファスカーボン薄膜と下層絶縁膜（ＣＶＤ酸
化膜）のエッチングを同一チャンバー、同一条件で行う
ため、コンタクトパターンのようなエッチングパターン
レシオが小さい場合のアモルファスカーボン薄膜のエッ
チング終点を検出する困難な作業（エッチング面積が小
さいとエッチング終点時の信号変化量が小さくなり終点
検出が困難となり、より高精度な検出装置が必要とな
る）を回避することが可能となり、加工精度の向上を図
ることができる。
ば、アモルファスカーボン薄膜と下層絶縁膜（ＣＶＤ酸
化膜）のエッチングを同一チャンバー、同一条件で行う
ため、コンタクトパターンのようなエッチングパターン
レシオが小さい場合のアモルファスカーボン薄膜のエッ
チング終点を検出する困難な作業（エッチング面積が小
さいとエッチング終点時の信号変化量が小さくなり終点
検出が困難となり、より高精度な検出装置が必要とな
る）を回避することが可能となり、加工精度の向上を図
ることができる。
【００４６】また、同一チャンバー、同一条件で処理す
ることにより、処理条件の変更の時間（通常、処理条件
を変更する場合は最初の処理後バックグランド圧力迄真
空引きし、その後、次の処理のためのガス条件にするま
でに時間がかかる）が省略可能となり、処理時より一層
の時間短縮を図ることができる。 （４）請求の範囲第４項記載の発明によれば、アモルフ
ァスカーボン薄膜をレジストマスクに対し、マスクの外
側に順テーパ状にエッチングし、そのアモルファスカー
ボン薄膜マスク端から異方的に下層絶縁膜（ＣＶＤ酸化
膜）をエッチングするため、形成されるコンタクトホー
ルパターンをレジストマスク寸法より小さくすることが
可能となり、より微細なコンクタクトホールパターンを
形成することができる。
ることにより、処理条件の変更の時間（通常、処理条件
を変更する場合は最初の処理後バックグランド圧力迄真
空引きし、その後、次の処理のためのガス条件にするま
でに時間がかかる）が省略可能となり、処理時より一層
の時間短縮を図ることができる。 （４）請求の範囲第４項記載の発明によれば、アモルフ
ァスカーボン薄膜をレジストマスクに対し、マスクの外
側に順テーパ状にエッチングし、そのアモルファスカー
ボン薄膜マスク端から異方的に下層絶縁膜（ＣＶＤ酸化
膜）をエッチングするため、形成されるコンタクトホー
ルパターンをレジストマスク寸法より小さくすることが
可能となり、より微細なコンクタクトホールパターンを
形成することができる。
【００４７】これにより、フォトリソ工程での合わせ余
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 （５）請求の範囲第５項記載の発明によれば、下層絶縁
膜（ＣＶＤ酸化膜）のエッチングの際にアモルファスカ
ーボン薄膜のみをマスクとすることができ、従来より大
幅にアスペクト比が低減し、エッチング処理のプロセス
マージンを大幅に拡大することができる。
裕の拡大ができ、ゲートパターンとのショート等の不良
が低減され、歩留まりの向上を図ることができる。 （５）請求の範囲第５項記載の発明によれば、下層絶縁
膜（ＣＶＤ酸化膜）のエッチングの際にアモルファスカ
ーボン薄膜のみをマスクとすることができ、従来より大
幅にアスペクト比が低減し、エッチング処理のプロセス
マージンを大幅に拡大することができる。
【００４８】また、上記（１）の記載の場合と同様に、
この場合もフォトレジスト膜厚を低減してフォトパター
ニングをすることが可能であり、そのため、フォトリソ
マージンを拡大することができる。
この場合もフォトレジスト膜厚を低減してフォトパター
ニングをすることが可能であり、そのため、フォトリソ
マージンを拡大することができる。
【図１】本発明の第１実施例を示す微細コンタクトホー
ルの形成工程断面図（その１）である。
ルの形成工程断面図（その１）である。
【図２】本発明の第１実施例を示す微細コンタクトホー
ルの形成工程断面図（その２）である。
ルの形成工程断面図（その２）である。
【図３】従来の半導体集積回路装置におけるコンタクト
ホールの形成工程断面図である。
ホールの形成工程断面図である。
【図４】本発明の第４実施例を示す微細コンタクトホー
ルの形成後の概略断面図である。
ルの形成後の概略断面図である。
【図５】本発明の第５実施例を示す微細コンタクトホー
ルの形成工程断面図（その１）である。
ルの形成工程断面図（その１）である。
【図６】本発明の第５実施例を示す微細コンタクトホー
ルの形成工程断面図（その２）である。
ルの形成工程断面図（その２）である。
２０，４０ 基板 ２１，４１ フィールド領域（フィールド酸化膜） ２２，３２，４２ ゲート ２３，３１，４３ ＣＶＤ酸化膜 ２４，３３，４４ アモルファスカーボン薄膜 ２５，３４，４５ フォトレジスト薄膜 ２６，２７，２８，４６，４７，４８ 開口 ２９，４９ 微細コンタクトホール ３０ 下地Ｓｉ基板のアクティブ領域 ３３Ａ 順テーパ状
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06
Claims (5)
- 【請求項１】（ａ）下層絶縁膜の上にアモルファスカー
ボン薄膜を形成する工程と、（ｂ）該アモルファスカー
ボン薄膜上にフォトレジスト薄膜を形成する工程と、
（ｃ）フォトリソのパターニングを行い、前記フォトレ
ジスト薄膜をマスクに前記アモルファスカーボン薄膜を
エッチングし、そのパターニングされたアモルファスカ
ーボン薄膜とフォトレジスト薄膜をマスクとして前記下
層絶縁膜をエッチングしてホールを開口する工程とを施
すことを特徴とする半導体集積回路装置の微細ホールの
形成方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の微
細ホールの形成方法において、前記アモルファスカーボ
ン薄膜のエッチングと前記下層絶縁膜のエッチングとを
同一装置で連続して処理することを特徴とする半導体集
積回路装置の微細ホールの形成方法。 - 【請求項３】 請求項１記載の半導体集積回路装置の微
細ホールの形成方法において、前記アモルファスカーボ
ン薄膜のエッチングと前記下層絶縁膜のエッチングを同
一チャンバー、同一条件でエッチング処理することを特
徴とする半導体集積回路装置の微細ホールの形成方法。 - 【請求項４】 請求項１記載の半導体集積回路装置の微
細ホールの形成方法において、前記アモルファスカーボ
ン薄膜のエッチングと前記下層絶縁膜のエッチングを同
一チャンバー、同一条件で処理するのに、前記アモルフ
ァスカーボン薄膜がフォトレジストマスクの外側に順テ
ーパ状にエッチングされるような処理条件でエッチング
処理することを特徴とする半導体集積回路装置の微細ホ
ールの形成方法。 - 【請求項５】（ａ）下層絶縁膜の上にアモルファスカー
ボン薄膜を形成する工程と、（ｂ）該アモルファスカー
ボン薄膜上にフォトレジスト薄膜を形成する工程と、
（ｃ）フォトリソのパターニングを行い、前記フォトレ
ジスト薄膜をマスクとして前記アモルファスカーボン薄
膜をエッチングする工程と、（ｄ）前記フォトレジスト
薄膜をエッチングし、パターニングされたアモルファス
カーボン薄膜のみをマスクとして前記下層絶縁膜をエッ
チングしてホールを開口する工程とを施すことを特徴と
する半導体集積回路装置の微細ホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19003495A JP3361918B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体集積回路装置の微細ホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19003495A JP3361918B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体集積回路装置の微細ホールの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945633A true JPH0945633A (ja) | 1997-02-14 |
| JP3361918B2 JP3361918B2 (ja) | 2003-01-07 |
Family
ID=16251268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19003495A Expired - Fee Related JP3361918B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体集積回路装置の微細ホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361918B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1154468A2 (en) * | 2000-02-17 | 2001-11-14 | Applied Materials, Inc. | Method of depositing an amorphous carbon layer |
| JP2002012972A (ja) * | 2000-02-17 | 2002-01-15 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| US6458516B1 (en) * | 1997-12-12 | 2002-10-01 | Applied Materials Inc. | Method of etching dielectric layers using a removable hardmask |
| US6887645B2 (en) | 2000-08-31 | 2005-05-03 | Fuji Photo Film Co., Ltd. | Negative resist composition |
| US6967072B2 (en) | 2000-06-08 | 2005-11-22 | Applied Materials, Inc. | Photolithography scheme using a silicon containing resist |
| US7064078B2 (en) | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| US7079740B2 (en) | 2004-03-12 | 2006-07-18 | Applied Materials, Inc. | Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides |
| US7094442B2 (en) | 2004-07-13 | 2006-08-22 | Applied Materials, Inc. | Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon |
| KR100622284B1 (ko) * | 2004-06-03 | 2006-09-14 | 삼성전자주식회사 | 커패시터의 하부 전극 형성 방법 |
| JP2007110077A (ja) * | 2005-10-12 | 2007-04-26 | Hynix Semiconductor Inc | 半導体素子のコンタクトホール形成方法 |
| US7407893B2 (en) | 2004-03-05 | 2008-08-05 | Applied Materials, Inc. | Liquid precursors for the CVD deposition of amorphous carbon films |
| JP2009253246A (ja) * | 2008-04-11 | 2009-10-29 | Spansion Llc | 半導体装置および半導体装置の製造方法 |
| US7638440B2 (en) | 2004-03-12 | 2009-12-29 | Applied Materials, Inc. | Method of depositing an amorphous carbon film for etch hardmask application |
| US7741215B2 (en) | 2006-06-02 | 2010-06-22 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| US7943520B2 (en) | 2007-10-09 | 2011-05-17 | Elpida Memory Inc. | Hole pattern forming method and semiconductor device manufacturing method |
| JP2017168411A (ja) * | 2016-03-18 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
-
1995
- 1995-07-26 JP JP19003495A patent/JP3361918B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458516B1 (en) * | 1997-12-12 | 2002-10-01 | Applied Materials Inc. | Method of etching dielectric layers using a removable hardmask |
| US7332262B2 (en) | 2000-02-17 | 2008-02-19 | Applied Materials, Inc. | Photolithography scheme using a silicon containing resist |
| JP2002012972A (ja) * | 2000-02-17 | 2002-01-15 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
| EP1154468A3 (en) * | 2000-02-17 | 2004-07-21 | Applied Materials, Inc. | Method of depositing an amorphous carbon layer |
| US6841341B2 (en) | 2000-02-17 | 2005-01-11 | Applied Materials, Inc. | Method of depositing an amorphous carbon layer |
| EP1154468A2 (en) * | 2000-02-17 | 2001-11-14 | Applied Materials, Inc. | Method of depositing an amorphous carbon layer |
| US6967072B2 (en) | 2000-06-08 | 2005-11-22 | Applied Materials, Inc. | Photolithography scheme using a silicon containing resist |
| US6887645B2 (en) | 2000-08-31 | 2005-05-03 | Fuji Photo Film Co., Ltd. | Negative resist composition |
| US7064078B2 (en) | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| US7718081B2 (en) | 2004-01-30 | 2010-05-18 | Applied Materials, Inc. | Techniques for the use of amorphous carbon (APF) for various etch and litho integration schemes |
| US7407893B2 (en) | 2004-03-05 | 2008-08-05 | Applied Materials, Inc. | Liquid precursors for the CVD deposition of amorphous carbon films |
| US7638440B2 (en) | 2004-03-12 | 2009-12-29 | Applied Materials, Inc. | Method of depositing an amorphous carbon film for etch hardmask application |
| US7079740B2 (en) | 2004-03-12 | 2006-07-18 | Applied Materials, Inc. | Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides |
| KR100622284B1 (ko) * | 2004-06-03 | 2006-09-14 | 삼성전자주식회사 | 커패시터의 하부 전극 형성 방법 |
| US7094442B2 (en) | 2004-07-13 | 2006-08-22 | Applied Materials, Inc. | Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon |
| JP2007110077A (ja) * | 2005-10-12 | 2007-04-26 | Hynix Semiconductor Inc | 半導体素子のコンタクトホール形成方法 |
| US7741215B2 (en) | 2006-06-02 | 2010-06-22 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| US7943520B2 (en) | 2007-10-09 | 2011-05-17 | Elpida Memory Inc. | Hole pattern forming method and semiconductor device manufacturing method |
| JP2009253246A (ja) * | 2008-04-11 | 2009-10-29 | Spansion Llc | 半導体装置および半導体装置の製造方法 |
| JP2017168411A (ja) * | 2016-03-18 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3361918B2 (ja) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470625B2 (en) | Method of plasma etching a substrate | |
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| JP3361918B2 (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US5763327A (en) | Integrated arc and polysilicon etching process | |
| US6900139B1 (en) | Method for photoresist trim endpoint detection | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| US6379872B1 (en) | Etching of anti-reflective coatings | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JPH05121371A (ja) | 半導体装置の製造方法 | |
| JPH10261627A (ja) | 半導体装置の製造方法 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JPH05206085A (ja) | 微細パターンの形成方法 | |
| KR100239711B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| JPH0536684A (ja) | 半導体装置の製造方法 | |
| JPH05190514A (ja) | 半導体装置の製造方法 | |
| JPH07193071A (ja) | 半導体装置の製造方法 | |
| JPH0950985A (ja) | 半導体装置の製造方法 | |
| KR19980050430A (ko) | 산화막 건식식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |