KR100239711B1 - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100239711B1
KR100239711B1 KR1019960064097A KR19960064097A KR100239711B1 KR 100239711 B1 KR100239711 B1 KR 100239711B1 KR 1019960064097 A KR1019960064097 A KR 1019960064097A KR 19960064097 A KR19960064097 A KR 19960064097A KR 100239711 B1 KR100239711 B1 KR 100239711B1
Authority
KR
South Korea
Prior art keywords
contact hole
polymer
gas
dry etching
asher
Prior art date
Application number
KR1019960064097A
Other languages
English (en)
Other versions
KR19980045860A (ko
Inventor
홍진기
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960064097A priority Critical patent/KR100239711B1/ko
Publication of KR19980045860A publication Critical patent/KR19980045860A/ko
Application granted granted Critical
Publication of KR100239711B1 publication Critical patent/KR100239711B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 콘택홀을 형성하기 위한 건식각 공정을 수행한 후, 그 건식각 공정에서 사용된 포토레지스터 및 부산물로서 발생된 폴리머를 동시에 제거하기 위한 애셔제거 공정을 바로 수행하는 종래 기술로는 상기 폴리머를 완전히 제거할 수 없을 뿐만 아니라 콘택홀의 크기를 정확하게 컨트롤할 수 없고 공정 시간이 오래 걸리는 문제점이 있어, 본 발명에서는 콘택홀을 형성하기 위한 건식각 공정을 수행한 후 애셔제거 공정을 수행하기 전에, 폴리머를 제거하기 위한 공정을 먼저 수행함으로써, 포토레지스트 및 폴리머를 깨끗하게 제거할 수 있을 뿐만 아니라 공정 시간을 단축시키고 콘택홀의 크기를 정확하게 컨트롤 할 수 있도록 하였다. 이때, 상기 폴리머제거 공정은 그 공정에서 발생될지도 모르는 소자를 구성하는 각 박막의 손상(Damage)을 최소로 하기 위해서, 100℃ 이하의 온도에서 CHF3/O2또는 CF4/O2가스로 수행되는 것이 바람직한데, 그 때의 공정압력은 0.4-1.5[Torr] 정도가 되고, CHF3/O2또는 CF4/O2가스의 유량비는 1:20 정도(즉, CHF3또는 CF4가스의 유량은 25[SCCM] 정도가 되고 O2가스는 475[SCCM] 정도)가 되며, 알.에프. 파워(R.F.Power)는 200-800[W] 정도가 되도록 하면 된다.

Description

반도체소자의 콘택홀 형성방법
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 반도체소자의 콘택홀(Contact Hole, Via Hole)을 형성하는 공정에 있어서, 상기 콘택홀을 형성하기 위한 건식각(Dry etch)공정에서 마스크로 사용된 포토레지스트(PR) 및 그 건식각 공정에서 부산물로 발생된 폴리머(Polymer)를 깨끗하게 제거할 수 있을 뿐만 아니라 공정 시간을 단축시키고 상기 콘택홀의 크기를 정확하게 컨트롤할 수 있도록 하는데 적당한 반도체소자의 콘택홀 형성방법에 관한 것이다.
종래 기술에 따른 콘택홀 형성공정은, 콘택홀이 형성될 층간절연층 위에 레지스트콘택홀패턴을 형성한 후, 그 레지스트 콘택홀패턴에 따라 상기 층간절연층을 건식각함으로써, 그 층간절연층을 관통하는 콘택홀을 형성하는 단계와, 상기 포토레지스트 및 부산물로서 발생된 폴리머를 동시에 제거하는 애셔(Asher)제거 단계와, 현상액으로 세정하는 단계로 이루어져있다. 이때, 상기 애셔제거 단계는, 배치타입(Batch type)애셔제거 방법이나 싱글타입(Single type) 애셔제거 방법으로 수행될수 있는데, 상기 배치타입 애셔제거 방법은 100-200[℃] 정도의 공정온도에서 수행되고, 싱글타입 애셔제거 방법은 N2, O2, CF4, H2가스 등을 이용한 마이크로웨이브형이나, ICP형, RF 플라즈마형 등의 소스(Source)를 적용하여 상기 가스를 조합한 혼합가스를 공정가스로 하는 2스텝 이상의 공정으로 이루어졌다.
그러나, 상기와 같이 콘택홀을 형성한 후 바로 애셔(Asher)제거 단계를 수행하도록 구성된 종래 기술은, 상기 애셔제거 단계가 배치타입 애셔제거 방법으로 구성된 경우에는, 그 배치타입 애셔제거 방법이 고온(100-200℃)에서 수행되기 때문에 폴리머가 경화되어 현상처리 단계에서도 제거되지 않게 됨으로써, 이후에 형성되는 배선금속층이 단선과 같은 결함을 갖게 되는 문제점이 있었다. 그리고, 상기 애셔제거 단계가 싱글타입 애셔제거 방법으로 구성된 경우에는, 그 싱글타입 애셔제거 방법이 져스트+오우버(Just+Over) 애셔제거 단계로 구성됨에 따라 공정시간(수 분)이 길어짐으로써 처리량(Through put)의 저하로 생산성이 낮아지게 되는 단점 뿐만 아니라, 상기 오우버(OVER) 애셔제거 단계가 O2/CF4,H2의 혼합가스를 이용하여 폴리머를 제거시키는 방법으로 구성된 경우에는 콘택홀을 형성하는 층간절연산화막도 식각됨으로써, 그 층간절연층의 두께가 감소하게 될 뿐만 아니라 콘택홀의 크기가 증가하게 되어, 그 층간절연층의 두께 및 콘택홀의 크기를 컨트롤(Control)하기 어려운 문제점이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 콘택홀을 형성하기 위한 건식각 공정을 수행한 후 애셔를 제거하기 위한 공정을 수행하기 전에 폴리머를 제거하기 위한 공정을 먼저 수행함으로써, 포토레지스트 및 폴리머를 깨끗하게 제거할 수 있을 뿐만 아니라 공정 시간을 단축시키고 콘택홀의 크기를 정확하게 컨트롤할 수 있도록 하는데 적당한 반도체소자의 콘택홀 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 콘택홀을 형성하기 위하여 층간절연층을 건식각하는 단계와; 그 건식각 단계에서 발생한 폴리머를 제거하기 위한 단계와; 애셔(포토레지스트)를 제거하기 위한 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예에 대해서 상세히 설명하면 다음과 같다.
상기의 종래 기술 및 문제점에서 설명한 바와 같이, 콘택홀을 형성하기 위한 건식각공정에서는 폴리머와 같은 부산물이 발생하여, 상기 콘택홀의 내부 및 층간절연층위에 잔류하게 되고, 그와 같은 폴리머를 제거하지 않은 상태에서, 포토레지스트를 제거하기 위한 애셔제거 공정을 수행하게 되면, 그 애셔제거 공정이 고온에서 공정이 수행되는 배치타입 애셔제거 방법인 경우에는 폴리머가 경화됨으로써 제거되지 않게 되고, 싱글타입 애셔제거 방법인 경우에는 과식각 단계에서 콘택홀의 내부를 포함하는 층간절연층도 식각되게 됨으로써 콘택홀의 크기 뿐만 아니라 층간절연층의 두께가 정확하게 컨트롤되지 않게 되는 문제점이 있는 것을 알게 되었다.
이에 본 발명은 콘택홀을 형성하기 위한 건식각 공정을 수행한 후, 폴리머와 같은 부산물을 제거하기 위한 폴리머제거 단계를 먼저 수행하고, 이후에 종래와 같은 애셔제거 단계 및 현상처리 단계를 수행함으로써, 폴리머 및 포토레지스트를 완전히 제거할 수 있을 뿐만 아니라 그 폴리머를 제거하기 위한 과식각 단계를 수행하지 않아도 되므로 층간절연층의 두께 및 콘택홀의 크기를 정확하게 컨트롤할 수 있고, 공정 시간을 단축시킬 수 있도록 하였다.
이때, 상기 폴리머제거 단계는 층간절연층의 표면이나 콘택홀의 내벽에 붙어있는 폴리머를 제거 및 분리시키기 위한 건식각 단계와, 그 분리된 폴리머 등을 씻어내기 위한 현상액 처리 단계로 구성될 수 있는데, 그 폴리머제거 단계에서 소자를 구성하는 각 박막의 손상(Damage)을 최소로 하기 위해서는 상기 건식각 단계가 100℃ 이하의 온도에서 CHF3/O2또는 CF4/O2가스로 수행되는 것이 바람직하다. 이에 따른 상기 건식각 단계는 압력이 0.4-1.5[Torr] 정도가 되고, CHF3/O2또는 CF4/O2가스의 유량비가 1:20 정도(즉, CHF3또는 CF4가스의 유량은 25[SCCM] 정도가 되고 O2가스는 475[SCCM] 정도)가 되도록 하며, 알.에프. 파워(R.F.Power)는 200-800[W] 정도로 하면 된다.
이에 따라, 상기와 같은 폴리머제거 공정을 수행한 후 배치타입 애셔제거공정을 수행하게 되면, 폴리머를 먼저 제거한 후 애셔를 제거하기 때문에, 애셔 뿐만 아니라 폴리머도 깨끗하게 제거됨으로써, 배선공정의 불량을 방지할 수 있게 된다. 그리고, 상기와 같은 폴리머제거 공정을 수행한 후 싱글타입 애셔제거 공정을 수행하게 되면, 수십초(약 20초) 정도의 시간으로도 포토레지스터와 폴리머를 모두 제거할 수 있게 되어 공정 시간이 단축될 뿐만 아니라 애셔제거 공정이 폴리머를 제거하기 위한 과식각 단계를 거치지 않아도 됨으로써, 층간절연층의 두께 및 콘택홀의 크기를 정확하게 컨트롤할 수 있게 된다.
상술한 바와 같이, 콘택홀을 형성하기 위한 건식각 공정을 수행한 후 폴리머제거 단계를 먼저 수행하고 애셔제거 공정을 나중에 수행하도록 구성된 본 발명은, 폴리머가 경화되기 전에 제거할 수 있게 됨으로써, 그 폴리머가 깨끗하게 제거되는 효과가 있다. 그리고, 콘택홀을 형성하기 위한 건식각 공정이 장벽층(Barrier Metal Film)을 식각하는 공정이 포함된 경우나 또는 식각량이 많은 경우에 폴리머가 많이 발생되더라도 발생되는 폴리머를 완전히 제거할 수 있고, CF4/O2또는 CHF3/O2가스로 폴리머를 제거함에 따라 층간절연층은 식각되지 않게 되어 층간절연층의 두께 및 콘택홀의 크기를 정확하게 제어할 수 있는 효과가 있다.

Claims (3)

  1. 층간절연층을 건식각하여 콘택홀을 형성하는 단계와; 상기 층간절연층의 표면이나 콘택홀의 내벽에 붙어있는 폴리머를 100℃ 이하의 저손상 건식각을 통해 제거 및 분리시키는 단계와; 상기 분리된 폴리머를 현상액 처리하여 씻어내는 단계와; 애셔(포토레지스트)를 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 건식각을 통해 폴리머를 제거 및 분리시키는 단계는 100℃이하의 온도에서 CHF3/O2또는 CF4/O2가스를 적용하여 수행되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  3. 제3항에 있어서, 상기 건식각을 통해 폴리머를 제거 및 분리시키는 단계는 압력이 0.4-1.5[Torr] 정도가 되고, CHF3/O2또는 CF4/O2가스의 유량비는 1:20 정도(즉, CHF3또는 CF4가스의 유량은 25[SCCM] 정도가 되고 O2가스는 475[SCCM] 정도)가 되며, 알.에프. 파워(R.F.Power)는 200-800[W] 정도인 조건하에서 이루어지는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
KR1019960064097A 1996-12-11 1996-12-11 반도체소자의 콘택홀 형성방법 KR100239711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064097A KR100239711B1 (ko) 1996-12-11 1996-12-11 반도체소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064097A KR100239711B1 (ko) 1996-12-11 1996-12-11 반도체소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19980045860A KR19980045860A (ko) 1998-09-15
KR100239711B1 true KR100239711B1 (ko) 2000-01-15

Family

ID=19487087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064097A KR100239711B1 (ko) 1996-12-11 1996-12-11 반도체소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100239711B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643484B1 (ko) * 2000-06-26 2006-11-10 삼성전자주식회사 반도체소자의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020582A (ko) * 1992-03-31 1993-10-20 김주용 반도체소자 제조공정의 비아 콘택형성방법
US5382316A (en) * 1993-10-29 1995-01-17 Applied Materials, Inc. Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
JPH08298287A (ja) * 1995-04-26 1996-11-12 Ricoh Co Ltd 半導体装置の金属配線及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020582A (ko) * 1992-03-31 1993-10-20 김주용 반도체소자 제조공정의 비아 콘택형성방법
US5382316A (en) * 1993-10-29 1995-01-17 Applied Materials, Inc. Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
JPH08298287A (ja) * 1995-04-26 1996-11-12 Ricoh Co Ltd 半導体装置の金属配線及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980045860A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JPH0945633A (ja) 半導体集積回路装置の微細ホールの形成方法
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100226793B1 (ko) 반도체 소자의 제조방법
KR100282416B1 (ko) 반도체소자의제조방법
US5990018A (en) Oxide etching process using nitrogen plasma
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR0153508B1 (ko) 반도체장치의 제조방법
KR100186508B1 (ko) 폴리머 제거 방법
KR0177346B1 (ko) 반도체 소자의 터널 콘택 제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100236077B1 (ko) 반도체 소자 제조방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100520686B1 (ko) 반도체 소자의 트렌치 형성 방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR20020085227A (ko) 반도체 소자의 콘택홀 형성방법
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
KR20060075100A (ko) 반도체 소자 제조 방법
KR19990003721A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee