KR100365756B1 - 반도체소자의콘택홀형성방법 - Google Patents

Abstract

본 발명을 토폴로지 차이를 극복하여 원하는 콘택홀을 디파인할 수 있는 반도체 소자의 콘택홀 형성 방법을 재공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명은, 소정의 하루 공정이 완료되어 토폴로지 차이가 발생된 하부층 상부에 층간절연막 및 제1감광막을 차례로 적층 형성하는 제1 단계, 상기 제1감광막을 경화시키기 위한 열처리를 실시 하는 제2 단계, 상기 제2 단계를 마친 전체 구조 상부를 평탄화시키기 위하여 상기 제1 감광막을 에치백하는 제3 단계, 상기 에치백된 제1감광막 상부에 콘택홀 형성 영역이 정의된 제2감광막 패턴을 형성하는 제4 단계, 상기 제2감광막 패턴을 식각 마스크로 하여 상기 제1감광막 및 상기 층간절연막을 차례로 선택 식각하여 콘택홀을 형성하는 제5단계, 및 상기 제2감광막 패턴 및 상기 제1감광막을 제거하는 제6단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택홀 형성 방법{A method for forming contact hole of semiconductor device}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택홀 형성 방법에 관한 것이다.

반도체 소자가 점차 고집적화 되어 감에 따라 콘택홀 크기가 점점 작아지고,상부 토플로지(Topology) 또한 차이가 심해지고 있다.

제 1 도는 종래기술에 따른 캐패시터 콘택 홀 형성을 위한 감광막 패턴이 형성된 상태의 단면도이다.

종래기술은 먼저, 제 1 도에 도시된 바와 같이 필드산화막(2) 형성 공정이 완료된 반도체 기판(1) 상부에 워드라인(3)을 형성한 후 전체 구조 상부에 층간절연산화막(4)을 형성한다. 이때, 필드산화닥(2) 및 워드라인(3) 등에 의하여 토폴로지의 차이가 발생하게 된다.

이어서, 층간절연산화막(4) 상부에 콘택 마스크를 사용하여 감광막 패턴(5)을 형성한 후 도시되지는 않았지만 감광막 패턴(5)을 식각 마스크로 하여 반도체 기판(1)이 노출되도록 층간절연산화막(4) 선택식각을 실시하여 콘택홀을 형성하게 된다.

그러나, 상기와 같이 이루어지는 종래기술에 따른 콘택홀 형성 방법은 감광막 패턴(5) 형성 시 토폴로지 차이의 심화에 따라 발생하는 오정렬 및 노광 시의 디포거스(Defocus)등으로 인하여 정확하게 콘택 홀을 디파인(define) 할 수 없는 문제점이 대두되고 있다.

본 발명은 토폴로지 차이를 극복하여 원하는 콘택홀을 디파인할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.

제 1 도는 종래기술에 따른 캐패시터 콘택홀 형성을 위한 감광막 패턴이 형성된 상태의 단면도.

제 2A 도 내지 제 2C도는 본 발명의 일실시예에 따른 콘택홀 형성 공정도이다.

* 도면의 주요부분에 대한 부호의 설명

21 : 반도체 기판 22 : 필드산화막

23 : 워드라인 24 : 층간절연산화막

25 : 감광막 26 : 감광막 패턴

27 : 콘택홀

상기 목적을 달성하기 위한 본 발명은, 소정의 하부 공정이 완료되어 토폴로지 차이가 발생된 하부층 상부에 층간절연막 및 제1감광막을 차례로 적층 형성하는 제1 단계, 상기 제1감광막을 경화시키기 위한 열처리를 실시하는 제2 단계, 상기 제2 단계를 마친 전체 구조 상부를 평탄화시키기 위하여 상기 제1감광막을 에치백하는 제3 단계, 상기 에치백된 제1감광막 상부에 콘택홀 형성 영역이 정의된 제2감광막 패턴을 형성하는 제4 단계, 상기 제2감광막 패턴을 식각 마스크로 하여 상기 제1감광막 및 상기 층간절연막을 차례로 선택식각하여 콘택홀을 형성하는 제5단계, 및 상기 제2감광막 패턴 및 상기 제1감광막을 제거하는 제6단계를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

제 2A 도 내지 제 2C 도는 본 발명의 일실시예에 따른 콘택 홀 형성 공정도이다.

본 발명은 먼저, 제 2A도에 도시에 바와 같이 필드산화막(22) 및 소정의 하부 공정이 완료된 반도체 기판(21) 상부에 워드라인(23)을 형성한 후 전체 구조 상부에 층간절연산화막(24)을 형성한다. 이때 전체 구조 상부는 토폴로지가 심하게 발생하게 된다. 이어서, 전체 구조 상부에 제1감광막(25)을 전체 구조 상부가 충분히 평탄화된 만큼의 두께로 도포한 후 120℃ 내지 130℃에서 하드베이크(hardbake)를 실시하여 제1감광막(25)를 경화시킨다. 계속하여, 경화된 제1감광막(25)을 층간절연산화막(24)이 노출되지 않을 정도까지 최대한의 에치백을 실시한다.

다음으로, 제 2B 도에 도시된 바와 같이 제 1감광막(25) 상부에 콘택 마스크를 사용하여 콘택홀 영역이 정의된 제2감광막 패턴(26)을 형성한다. 이때, 후속으로 실시되는 제1감광막(25) 선택식각 시 제2감광막 패턴(26)이 손실(loss)되더라도, 제2감광막 패턴(26)의 일부 두께는 잔류하도록 하기 위하여 제2감광막 패턴(26)의 두께를 제1감광막(25)이 에치백되고 남은 두께에 비해 두껍게 형성한다.

다음으로, 제 2C 도에 도시된 바와 같이 제2감광막 패턴(26)을 식각 마스크로 하여 제1감광막(25) 및 층간절연산화막(24)을 차례로 선택식각하여 반도체 기판(21)을 노출시키는 콘택홀(27)을 형성한다. 이때, 선택식각 시의 조건을 구체적으로 살펴보면, 먼저 CF₄및 O₂가스를 사용하여 노출된 제1감광막(25)을 건식식각한 후 CF₄가스를 사용하여 노출된 층간절연산화막(24) 건식식각을 실시한다.

이렇듯 본 발명은, 반도체 소자의 콘택홀 형성 시 층간절연막 형성 후 발생한 전체 구조 상부의 토폴로지 차이를 극복하기 위하여 전체 구조 상부에 감광막을 형성하고, 경화공정 및 평탄화 공정을 통하여 토폴로지 차이를 극복한 후 통상적인 콘택홀 형성 공정을 진행하여 오정렬 및 노광공정 시의 디포커스 발생을 방지할 수 있도록 함에 따라 원하는 콘택홀을 디파인할 수가 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 기판의 토폴로지 차이를 극복하여 원하는 콘택홀을 디파인 할 수 있는 효과가 있으며, 이에 따라 반도체 소자의 특성 및 수율 향상의 효과가 있다.

Claims (4)

1. 소정의 하부 공정이 완료되어 토폴로지 차이가 발생된 하부층 상부에 층간 절연막 및 제1감광막을 차례로 적층 형성하는 제1 단계;

   상기 제1감광막을 경화시키기 위한 열처리를 실시하는 제2 단계;

   상기 제2 단계를 마친 전체 구조 상부를 평탄화시키기 위하여 상기 제1감광막을 에치백하는 제3 단계;

   상기 에치백된 제1감광막 상부에 콘택홀 형성 영역이 정의된 제2감광막 패턴을 형성하는 제4 단계;

   상기 제2감광막 패턴을 식각 마스크로 하여 상기 제1감광막 및 상기 층간절연막을 차례로 선택식각하여 콘택홀을 형성하는 제5 단계; 및

   상기 제2감광막 패턴 및 상기 제1감광막을 제거하는 제6 단계

   를 포함하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
2. 제 1 항에 있어서,

   상기 층간절연막은 산화막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
3. 제 1 항에 있어서,

   상기 제5 단계는,

   CF₄및 O₂가스를 사용한 건식식각법으로 노출된 상기 제1감광막을 선택식각하는 제7 단계; 및

   CF₄가스를 사용한 건식식각법으로 노출된 상기 층간절연막을 선택식각하는 제8 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
4. 제 1 항에 있어서,

   상기 제2 단계는,

   120℃ 내지 130℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.