JPH02268437A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02268437A JPH02268437A JP9000189A JP9000189A JPH02268437A JP H02268437 A JPH02268437 A JP H02268437A JP 9000189 A JP9000189 A JP 9000189A JP 9000189 A JP9000189 A JP 9000189A JP H02268437 A JPH02268437 A JP H02268437A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- photoresist
- interlayer insulating
- layer insulating
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 23
- 229920003986 novolac Polymers 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 24
- 229920005989 resin Polymers 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に層間絶縁膜
の平坦化を図った多層配線構造を有する半導体装置の製
造方法に関する。
の平坦化を図った多層配線構造を有する半導体装置の製
造方法に関する。
従来、半導体基板上に多層に配線を形成する場合、上層
の配線を好適に形成するためには上下層の配線間に設け
る層間絶縁膜の上面を平坦に形成することが好ましい。
の配線を好適に形成するためには上下層の配線間に設け
る層間絶縁膜の上面を平坦に形成することが好ましい。
このような層間絶縁膜の平坦化法として、従来では第３
図に示す方法が提案されている。
図に示す方法が提案されている。
第３図（ａ）乃至（ｆ）は従来の平坦化方法を工程順に
示す縦断面図である。
示す縦断面図である。
先ず、第３図（ａ）のように、ＦＥＴ（電界効果トラン
ジスタ）等の素子を形成する半導体基板１上にゲート電
極等を構成する下層配線２を形成した後、第３図（ｂ）
のように、層間絶縁膜としての酸化シリコン膜３を被着
する。
ジスタ）等の素子を形成する半導体基板１上にゲート電
極等を構成する下層配線２を形成した後、第３図（ｂ）
のように、層間絶縁膜としての酸化シリコン膜３を被着
する。
次いで、第３図（Ｃ）のように、全面にフォトレジスト
４を塗布し、紫外線照射及び熱処理を行って上面が安定
した平坦状態となるようにベータ処理する。
４を塗布し、紫外線照射及び熱処理を行って上面が安定
した平坦状態となるようにベータ処理する。
しかる上で、第３図（ｄ）のように、フォトレジスト４
をエツチングバックし、これと同時に層間絶縁ｗ１１．
３の凸部をエツチングし、層間絶縁膜４の上面の凹凸を
緩和させる。
をエツチングバックし、これと同時に層間絶縁ｗ１１．
３の凸部をエツチングし、層間絶縁膜４の上面の凹凸を
緩和させる。
その後、第３図（ｅ）のように、再度全面にフォトレジ
スト５を塗布し、コンタクトホール開設箇所に窓５ａを
開設する。そして、このフォトレジスト５をマスクにし
て層間絶縁膜４をエツチングすることにより、コンタク
トホール６を開設する。
スト５を塗布し、コンタクトホール開設箇所に窓５ａを
開設する。そして、このフォトレジスト５をマスクにし
て層間絶縁膜４をエツチングすることにより、コンタク
トホール６を開設する。
以下、図示は省略するが、層間絶縁膜４上に上層配線を
形成し、コンタクトホール６を通して下層配ＮｌＡ２と
の電気的接続を実現する。
形成し、コンタクトホール６を通して下層配ＮｌＡ２と
の電気的接続を実現する。
上述した従来の平坦化方法では、層間絶縁膜３の平坦化
自体の工程は１回のフォトレジスト工程で済むが、その
後におけるコンタクトホール６の開設工程を含めると２
回のフォトレジスト工程が必要とされる。そして、この
フォトレジスト工程では、フォトレジストの塗布、紫外
線照射、熱処理等の付帯工程が数多く必要とされるため
、多層配線構造を形成するだめの全体工程数は極めて多
くなり、作業が煩雑化するという問題がある。
自体の工程は１回のフォトレジスト工程で済むが、その
後におけるコンタクトホール６の開設工程を含めると２
回のフォトレジスト工程が必要とされる。そして、この
フォトレジスト工程では、フォトレジストの塗布、紫外
線照射、熱処理等の付帯工程が数多く必要とされるため
、多層配線構造を形成するだめの全体工程数は極めて多
くなり、作業が煩雑化するという問題がある。
本発明は工程数を削減して作業の簡略化を実現した半導
体装置の製造方法を提供することを目的とする。
体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体基板に下層配
線を形成する工程と、この下層配線上に層間絶縁膜を被
着する工程と、この層間絶縁膜上にノボラック系樹脂を
塗布する工程と、前記層間絶縁膜にホールを開設する箇
所の前記ノボラック系樹脂を選択的に除去して窓を開設
し、かつ該ノボラック系樹脂を紫外線照射、熱処理する
工程と、このノボラック系樹脂を層間絶縁膜の一部と共
にエツチング除去する工程とを含んでいる。
線を形成する工程と、この下層配線上に層間絶縁膜を被
着する工程と、この層間絶縁膜上にノボラック系樹脂を
塗布する工程と、前記層間絶縁膜にホールを開設する箇
所の前記ノボラック系樹脂を選択的に除去して窓を開設
し、かつ該ノボラック系樹脂を紫外線照射、熱処理する
工程と、このノボラック系樹脂を層間絶縁膜の一部と共
にエツチング除去する工程とを含んでいる。
上述した方法では、１回のノボラック系樹脂を使用して
層間絶縁膜の平坦化と同時に層間絶縁膜にホールを開設
することが可能となる。
層間絶縁膜の平坦化と同時に層間絶縁膜にホールを開設
することが可能となる。
次に、本発明を図面を参照して説明する。
（第１実施例）
第１図（ａ）乃至（ｄ）は本発明の第１実施例を製造工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、第１図（ａ）のように、ＦＥＴ（電界効果トラン
ジスタ）等の素子を形成する半導体基板１上に、該ＦＥ
Ｔのゲート電極を含む下層配線２を所要パターンに形成
した後、第１図（ｂ）のように、層間絶縁膜としての酸
化シリコン膜３を被着する。この酸化シリコン膜３は下
層配線２．より゛も厚く形成してお乃、ここでは１００
００人の厚さに形成している 次いで、第１図（Ｃ）のように、全面にフォトレジスト
４を塗布し、紫外線照射及び熱処理を行って上面が安定
した平坦状態となるようにベータ処理する。このとき、
フォトレジスト４には、前記紫外線照射、熱処理の前に
マスク露光工程と現像工程を付加することでコンタクト
ホールの形成箇所に既に窓４ａを開口しておく。また、
このフォトレジストはノボラック系樹脂で構成される。
ジスタ）等の素子を形成する半導体基板１上に、該ＦＥ
Ｔのゲート電極を含む下層配線２を所要パターンに形成
した後、第１図（ｂ）のように、層間絶縁膜としての酸
化シリコン膜３を被着する。この酸化シリコン膜３は下
層配線２．より゛も厚く形成してお乃、ここでは１００
００人の厚さに形成している 次いで、第１図（Ｃ）のように、全面にフォトレジスト
４を塗布し、紫外線照射及び熱処理を行って上面が安定
した平坦状態となるようにベータ処理する。このとき、
フォトレジスト４には、前記紫外線照射、熱処理の前に
マスク露光工程と現像工程を付加することでコンタクト
ホールの形成箇所に既に窓４ａを開口しておく。また、
このフォトレジストはノボラック系樹脂で構成される。
しかる上で、第１図（ｄ）のように、フォトレジスト４
を所要厚さまでエツチングバックする。
を所要厚さまでエツチングバックする。
これにより・、層間絶縁膜３の凸部をエツチングし、層
間絶縁膜４の上面の凹凸を緩和して上面の平坦化を図り
、同時に層間絶縁膜４にコンタクトホール６を開設する
。なお、この後残余のフォトレジスト４は除去しておく
。
間絶縁膜４の上面の凹凸を緩和して上面の平坦化を図り
、同時に層間絶縁膜４にコンタクトホール６を開設する
。なお、この後残余のフォトレジスト４は除去しておく
。
その後、図示は省略するが、層間絶縁膜４上に上層配線
を形成し、コンタクトホール６を通して下層配線２との
電気的接続を実現し、多層配線構造が完成される。
を形成し、コンタクトホール６を通して下層配線２との
電気的接続を実現し、多層配線構造が完成される。
したがって、この製造方法では、１回のフォトレジスト
工程で層間絶縁膜４の平坦化を図るとともに、コンタク
トホール６の開設が実現でき、全体としての製造工程を
簡略化することができる。
工程で層間絶縁膜４の平坦化を図るとともに、コンタク
トホール６の開設が実現でき、全体としての製造工程を
簡略化することができる。
（第２実施例）
第２図（ａ）乃至（ｄ）は本発明の第２実施例を製造工
程順に示す縦断面図である。この実施例では、半導体基
板に形成したマスクアライメント用のための目合せマー
ク上の層間絶縁膜を除去する工程をも含む例を示してい
る。
程順に示す縦断面図である。この実施例では、半導体基
板に形成したマスクアライメント用のための目合せマー
ク上の層間絶縁膜を除去する工程をも含む例を示してい
る。
即ち、第２図（ａ）において、１は半導体基板、２は下
層配線であり、この半導体基板１の一部には目合せマー
ク７を形成している。
層配線であり、この半導体基板１の一部には目合せマー
ク７を形成している。
そして、第２図（ｂ）のように、全面に層間絶縁膜３を
被着した後、第２図（Ｃ）のように全面にフォトレジス
ト４を塗布し、紫外線照射、熱処理を行う。このとき、
第１実施例と同様にコンタクトホール形成箇所のフォト
レジスト４に窓４ａを開口し、かつ同時に目合せマーク
７の相当箇所のフォトレジスト４にも窓４ｂを開口して
おく。
被着した後、第２図（Ｃ）のように全面にフォトレジス
ト４を塗布し、紫外線照射、熱処理を行う。このとき、
第１実施例と同様にコンタクトホール形成箇所のフォト
レジスト４に窓４ａを開口し、かつ同時に目合せマーク
７の相当箇所のフォトレジスト４にも窓４ｂを開口して
おく。
しかる上で、第２図（ｄ）のように、フォトレジスト４
をエツチングバックすれば、層間絶縁膜３の上面の凹凸
を緩和して平坦化を図るとともに、コンタクトホール６
及び目合せマークホール８を同時に形成できる。
をエツチングバックすれば、層間絶縁膜３の上面の凹凸
を緩和して平坦化を図るとともに、コンタクトホール６
及び目合せマークホール８を同時に形成できる。
この工程においても、１回のフォトレジスト工程で層間
絶縁膜３の平坦化を図ることが可能となり、工程の簡略
化が実現できる。また、この実施例ではコンタクトホー
ル６及び目合せマークホール８を合わせて形成できるた
め、従来に比較して工程の簡略化を更に進めることが可
能となる。
絶縁膜３の平坦化を図ることが可能となり、工程の簡略
化が実現できる。また、この実施例ではコンタクトホー
ル６及び目合せマークホール８を合わせて形成できるた
め、従来に比較して工程の簡略化を更に進めることが可
能となる。
以上説明したように本発明は、層間絶縁膜上に塗布した
ノボラック系樹脂を選択的に除去して窓を開設した上で
紫外線照射、熱処理し、かつこのノボランク系樹脂を層
間絶縁膜の一部と共にエツチング除去する工程を含んで
いるので、このノボラック系樹脂を利用して層間絶縁膜
の平坦化を図ると同時に、層間絶縁膜の必要な箇所にコ
ンタクトホール等を開設することができ、配線構造全体
の製造工程を簡略化することができる効果がある。
ノボラック系樹脂を選択的に除去して窓を開設した上で
紫外線照射、熱処理し、かつこのノボランク系樹脂を層
間絶縁膜の一部と共にエツチング除去する工程を含んで
いるので、このノボラック系樹脂を利用して層間絶縁膜
の平坦化を図ると同時に、層間絶縁膜の必要な箇所にコ
ンタクトホール等を開設することができ、配線構造全体
の製造工程を簡略化することができる効果がある。
第１図（ａ）乃至（ｄ）は本発明の第１実施例を製造工
程順に示す縦断面図、第２図（ａ）乃至（ｄ）は本発明
の第２実施例を製造工程順に示す縦断面図、第３図（ａ
）乃至（ｆ）は従来の製造方法を工程順に示す縦断面図
である。 １・・・半導体基板、２・・・下層配線、３・・・層間
絶縁膜、４・・・フォトレジスト、４ａ、４ｂ・・・窓
、５・・・フォトレジスト、５ａ・・・窓、６・・・コ
ンタクトホール、７・・・目合せマーク、８・・・目合
せマークホール。 第 ■ 図 第 図
程順に示す縦断面図、第２図（ａ）乃至（ｄ）は本発明
の第２実施例を製造工程順に示す縦断面図、第３図（ａ
）乃至（ｆ）は従来の製造方法を工程順に示す縦断面図
である。 １・・・半導体基板、２・・・下層配線、３・・・層間
絶縁膜、４・・・フォトレジスト、４ａ、４ｂ・・・窓
、５・・・フォトレジスト、５ａ・・・窓、６・・・コ
ンタクトホール、７・・・目合せマーク、８・・・目合
せマークホール。 第 ■ 図 第 図
Claims (1)
- １、半導体基板に下層配線を形成する工程と、この下層
配線上に層間絶縁膜を被着する工程と、この層間絶縁膜
上にノボラック系樹脂を塗布する工程と、前記層間絶縁
膜にホールを開設する箇所の前記ノボラック系樹脂を選
択的に除去して窓を開設し、かつ該ノボラック系樹脂を
紫外線照射、熱処理する工程と、このノボラック系樹脂
を前記層間絶縁膜の一部と共にエッチング除去する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000189A JPH02268437A (ja) | 1989-04-10 | 1989-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000189A JPH02268437A (ja) | 1989-04-10 | 1989-04-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268437A true JPH02268437A (ja) | 1990-11-02 |
Family
ID=13986362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9000189A Pending JPH02268437A (ja) | 1989-04-10 | 1989-04-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268437A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365756B1 (ko) * | 1995-12-16 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
-
1989
- 1989-04-10 JP JP9000189A patent/JPH02268437A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365756B1 (ko) * | 1995-12-16 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060234138A1 (en) | Hard mask arrangement | |
| TWI232543B (en) | Method of forming contact holes and electronic device formed thereby | |
| CN109742089B (zh) | 显示基板、显示装置和显示基板的制造方法 | |
| JPH1092933A (ja) | 半導体装置の製造方法 | |
| JPH02268437A (ja) | 半導体装置の製造方法 | |
| US7473631B2 (en) | Method of forming contact holes in a semiconductor device having first and second metal layers | |
| JPS61185952A (ja) | 半導体素子製造方法 | |
| KR100364807B1 (ko) | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| JPH02268416A (ja) | 半導体装置の製造方法及びそれに使用するフオトマスク | |
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| KR100499399B1 (ko) | 스택형 비아콘택의 제조방법 | |
| JPH03108314A (ja) | 半導体素子の製造方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JP2000077524A (ja) | パターン形成方法 | |
| JPH06252139A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04177719A (ja) | 半導体装置の製造方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPS6386544A (ja) | 半導体装置の製造方法 | |
| JPS61194837A (ja) | 構造化された表面を電気絶縁し平らにする方法 | |
| JPH0744148B2 (ja) | 両面吸収体ｘ線マスクの製造方法 | |
| JPH0337857B2 (ja) | ||
| JPH04155928A (ja) | 半導体装置の製造方法 | |
| JPS6148922A (ja) | 半導体装置の製造方法 |