JPH02268416A - 半導体装置の製造方法及びそれに使用するフオトマスク - Google Patents
半導体装置の製造方法及びそれに使用するフオトマスクInfo
- Publication number
- JPH02268416A JPH02268416A JP1089838A JP8983889A JPH02268416A JP H02268416 A JPH02268416 A JP H02268416A JP 1089838 A JP1089838 A JP 1089838A JP 8983889 A JP8983889 A JP 8983889A JP H02268416 A JPH02268416 A JP H02268416A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact window
- photomask
- semiconductor device
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法及びそれに使用するフ
ォトマスクに関するものである。
ォトマスクに関するものである。
（従来の技術）
近年、半導体装置、特に高密度化したＬＳＩ（Ｌａｒｇ
ｅ ５ｃａｌｅ Ｉｎｔａｇｒａｔａｄ Ｃ１ｒｃｕｉ
ｔ）等では多層電極、多層配線を有する半導体装置が主
流になっている。（徳山 嵐、橋本質−他著、ｒＭＯ８
ＬＳＩ製造技術」等） 以下に従来の多層電極を有する半導体装置の製造方法の
例を第２図に従って説明する。第２図（ａ）に示すよう
に、シリコン基板１にゲート絶縁膜２とゲート電極３を
形成するとともに、ヒ素等のイオン注入により不純物拡
散層４を形成する０次に第２図（ｂ）に示すように、平
坦化を兼ねた眉間絶縁膜５をゲート電極及びシリコン基
板上に成長させ、熱処理を加えてより平坦度を高める。
ｅ ５ｃａｌｅ Ｉｎｔａｇｒａｔａｄ Ｃ１ｒｃｕｉ
ｔ）等では多層電極、多層配線を有する半導体装置が主
流になっている。（徳山 嵐、橋本質−他著、ｒＭＯ８
ＬＳＩ製造技術」等） 以下に従来の多層電極を有する半導体装置の製造方法の
例を第２図に従って説明する。第２図（ａ）に示すよう
に、シリコン基板１にゲート絶縁膜２とゲート電極３を
形成するとともに、ヒ素等のイオン注入により不純物拡
散層４を形成する０次に第２図（ｂ）に示すように、平
坦化を兼ねた眉間絶縁膜５をゲート電極及びシリコン基
板上に成長させ、熱処理を加えてより平坦度を高める。
次に第２図（Ｃ）に示すように、コンタクト窓パターニ
ング用のフォトマスク７を使用してリソグラフィにより
眉間絶縁膜上にコンタクト窓のレジストパターン９を形
成する。８はフォトマスクの不透過部分である。
ング用のフォトマスク７を使用してリソグラフィにより
眉間絶縁膜上にコンタクト窓のレジストパターン９を形
成する。８はフォトマスクの不透過部分である。
次に第２図（ｄ）に示すように、異方性のドライエツチ
ングにより層間絶縁膜をコンタクト窓１０を形成し、ア
ルミ等の配線電極１１をスパッタリング等により形成す
る。
ングにより層間絶縁膜をコンタクト窓１０を形成し、ア
ルミ等の配線電極１１をスパッタリング等により形成す
る。
（発明が解決しようとする課題）
前記の従来の製造方法ではエツチングされたコンタクト
窓の側壁がほぼ垂直に切り立った形状のため、配線電極
の電極材料が均一な膜厚で形成されず、断線による不良
が発生しやすい１等の問題点を有していた。またエツチ
ング液による等方性のエツチングを用いると必然的にコ
ンタクト径が大きくなるため高密度化に伴う微細化に対
応できない。
窓の側壁がほぼ垂直に切り立った形状のため、配線電極
の電極材料が均一な膜厚で形成されず、断線による不良
が発生しやすい１等の問題点を有していた。またエツチ
ング液による等方性のエツチングを用いると必然的にコ
ンタクト径が大きくなるため高密度化に伴う微細化に対
応できない。
このため従来は等方性のウェットエツチングを層間絶縁
膜の表面から浅い部分のみ途中まで行い、その後基板ま
で異方性のドライエツチングを行う等の方法により、コ
ンタクト窓の側壁に緩やかな傾斜をもたせていたが、工
程数の増加につながるため、量産性を低下させる結果と
なっていた。
膜の表面から浅い部分のみ途中まで行い、その後基板ま
で異方性のドライエツチングを行う等の方法により、コ
ンタクト窓の側壁に緩やかな傾斜をもたせていたが、工
程数の増加につながるため、量産性を低下させる結果と
なっていた。
本発明はこのような間頭を解決するものであり。
コンタクト窓の側壁が異方性のドライエツチングのみに
よって、緩やかな傾斜を持った形状となる製造方法と、
その製造方法において必要なフォトマスクを提供するこ
とを目的とする。
よって、緩やかな傾斜を持った形状となる製造方法と、
その製造方法において必要なフォトマスクを提供するこ
とを目的とする。
（課題を解決するための手段）
前記の課題に関し、本発明では、コンタクト窓のレジス
トパターンを形成する際に、開口部の外周に半透過部分
を有するコンタクト窓パターニング用のフォトマスクを
使用することで、レジストパターンにおけるコンタクト
窓のレジスト残膜が階段状になる形状とし、異方性のド
ライエツチングのみにより、層間絶縁膜のコンタクト窓
の側壁を緩やかな形状とする工程を用いている。
トパターンを形成する際に、開口部の外周に半透過部分
を有するコンタクト窓パターニング用のフォトマスクを
使用することで、レジストパターンにおけるコンタクト
窓のレジスト残膜が階段状になる形状とし、異方性のド
ライエツチングのみにより、層間絶縁膜のコンタクト窓
の側壁を緩やかな形状とする工程を用いている。
（作 用）
前記手法により層間絶縁膜のコンタクト窓の側壁が緩や
かな傾斜を有する形状となる。
かな傾斜を有する形状となる。
（実施例）
以下１本発明の一実施例を第１図に従って説明する。第
１図（ａ）に示すように、シリコン基板１にゲート絶縁
膜２とゲート電極３を形成するとともに、ヒ素等のイオ
ン注入により不純物拡散層４を形成する。次に第１図（
ｂ）に示すように、平坦化を兼ねた層間絶縁膜５をゲー
ト電極及びシリコン基板上に成長させ、熱処理を加えて
より平坦度を高める。
１図（ａ）に示すように、シリコン基板１にゲート絶縁
膜２とゲート電極３を形成するとともに、ヒ素等のイオ
ン注入により不純物拡散層４を形成する。次に第１図（
ｂ）に示すように、平坦化を兼ねた層間絶縁膜５をゲー
ト電極及びシリコン基板上に成長させ、熱処理を加えて
より平坦度を高める。
次に第１図（ｃ）に示すように、開口部の外周に半透過
部分６を有するコンタクト窓パターニング用のフォトマ
スク７を使用して、リソグラフィにより層間絶縁膜上に
コンタクト窓のレジストパターン９を形成する。８はフ
ォトマスクの不透過部分である。
部分６を有するコンタクト窓パターニング用のフォトマ
スク７を使用して、リソグラフィにより層間絶縁膜上に
コンタクト窓のレジストパターン９を形成する。８はフ
ォトマスクの不透過部分である。
次に第１図（ｄ）に示すように、異方性のドライエツチ
ングにより層間絶縁膜にコンタクト窓１０を形成し、ア
ルミ等の配線電極１１をスパッタリング等により形成す
る。
ングにより層間絶縁膜にコンタクト窓１０を形成し、ア
ルミ等の配線電極１１をスパッタリング等により形成す
る。
（発明の効果）
本発明はコンタクト窓のレジストパターンを形成する際
に、開口部の外周に半透過部分を有するフォトマスクを
用いることにより、レジストパターンにおけるコンタク
ト窓のレジスト残膜が階段状になる形状となり、ドライ
エツチング処理時にレジストもエツチングされるため、
異方性のドライエツチングのみで層間絶縁膜のコンタク
ト窓の側壁は緩やかな傾斜を持った形状が得られる。よ
って、配線電極の膜厚がより均一になり、断線不良を量
産性をそこなうことなく防ぐことができるため、品質・
作業性両方の面での向上に投立つものである。
に、開口部の外周に半透過部分を有するフォトマスクを
用いることにより、レジストパターンにおけるコンタク
ト窓のレジスト残膜が階段状になる形状となり、ドライ
エツチング処理時にレジストもエツチングされるため、
異方性のドライエツチングのみで層間絶縁膜のコンタク
ト窓の側壁は緩やかな傾斜を持った形状が得られる。よ
って、配線電極の膜厚がより均一になり、断線不良を量
産性をそこなうことなく防ぐことができるため、品質・
作業性両方の面での向上に投立つものである。
なお、本実施例では二層の電極構造の半導体装置の製造
方法を示したが、さらに多層の電極構造の半導体装置で
もよい。その場合はさらに高密度。
方法を示したが、さらに多層の電極構造の半導体装置で
もよい。その場合はさらに高密度。
高集積化に貢献することになる。
第１図は本発明の二層の電極構造の半導体装置の製造方
法を示す図、第２図は従来の多層電極を有する半導体装
置の製造方法を示す図である。 ■ ・・・シリコン基板、 ２・・・ゲート絶縁膜、
３・・・ゲート電極、 ４・・・不純物拡散層、 ５
・・・層間絶縁膜、 ６ ・・・フォトマスクの半透過
部分、 ７ ・・・フォトマスク、 ８ ・・・フォト
マスクの不透過部分、 ９ ・・・ コンタクト窓のレ
ジストパターン、１０・・・コンタクト窓、ｔｉ・・・
配線電極。 特許出願人 松下電子工業株式会社 第 図 ５盾ｗＩ晩縁騰
法を示す図、第２図は従来の多層電極を有する半導体装
置の製造方法を示す図である。 ■ ・・・シリコン基板、 ２・・・ゲート絶縁膜、
３・・・ゲート電極、 ４・・・不純物拡散層、 ５
・・・層間絶縁膜、 ６ ・・・フォトマスクの半透過
部分、 ７ ・・・フォトマスク、 ８ ・・・フォト
マスクの不透過部分、 ９ ・・・ コンタクト窓のレ
ジストパターン、１０・・・コンタクト窓、ｔｉ・・・
配線電極。 特許出願人 松下電子工業株式会社 第 図 ５盾ｗＩ晩縁騰
Claims (2)
- （１）半導体基板表面上にゲート絶縁膜を介してゲート
電極を有し、ゲート電極上に平坦化を兼ねた層間絶縁膜
を介して基板間、ゲート電極間の配線電極を有する半導
体装置において、配線電極と基板及びゲート電極との接
続のため層間絶縁膜にコンタクト窓を形成する際に、フ
ォトレジストを塗布する工程と、開口部の外周に半透過
部分を有するコンタクト窓パターニング用のフォトマス
クを介して、露光する工程と、フォトレジストを現像す
る工程と、ドライエッチングを行う工程、を含むことを
特徴とする半導体装置の製造方法。 - （２）特許請求の範囲第（１）項の半導体装置の製造方
法で用いる、開口部の外周に半透過部分を有するコンタ
クト窓パターニング用のフォトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089838A JPH02268416A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法及びそれに使用するフオトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089838A JPH02268416A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法及びそれに使用するフオトマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268416A true JPH02268416A (ja) | 1990-11-02 |
Family
ID=13981906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089838A Pending JPH02268416A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法及びそれに使用するフオトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268416A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173826A (ja) * | 2005-12-24 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | デュアル・ダマシン構造を製作する方法 |
| JP2008270758A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008270759A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JPWO2016159322A1 (ja) * | 2015-03-31 | 2017-08-03 | 浜松ホトニクス株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318351A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Micro Comput Eng Ltd | パタ−ン形成用マスク |
| JPS63258022A (ja) * | 1987-04-15 | 1988-10-25 | Rohm Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-04-11 JP JP1089838A patent/JPH02268416A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318351A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Micro Comput Eng Ltd | パタ−ン形成用マスク |
| JPS63258022A (ja) * | 1987-04-15 | 1988-10-25 | Rohm Co Ltd | 半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173826A (ja) * | 2005-12-24 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | デュアル・ダマシン構造を製作する方法 |
| JP2008270758A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008270759A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US8581413B2 (en) | 2007-03-26 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2014160837A (ja) * | 2007-03-26 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置 |
| JPWO2016159322A1 (ja) * | 2015-03-31 | 2017-08-03 | 浜松ホトニクス株式会社 | 半導体装置 |
| US10141368B2 (en) | 2015-03-31 | 2018-11-27 | Hamamatsu Photonics K.K. | Semiconductor device |
| US10403676B2 (en) | 2015-03-31 | 2019-09-03 | Hamamatsu Photonics K.K. | Semiconductor device manufacturing method |
| US10615220B2 (en) | 2015-03-31 | 2020-04-07 | Hamamatsu Photonics K.K. | Semiconductor device and manufacturing method thereof |
| US10622403B2 (en) | 2015-03-31 | 2020-04-14 | Hamamatsu Photonics K.K. | Semiconductor device manufacturing method |
| US10622402B2 (en) | 2015-03-31 | 2020-04-14 | Hamamatsu Photonics K.K. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5922516A (en) | Bi-layer silylation process | |
| JPH02268416A (ja) | 半導体装置の製造方法及びそれに使用するフオトマスク | |
| JPH03278432A (ja) | 半導体装置の配線形成方法 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| JP2001326173A (ja) | パターン形成方法 | |
| US20020137331A1 (en) | Method of forming contact holes of reduced dimensions by using reverse-transcription process | |
| JPH09331043A (ja) | 半導体記憶装置の製造方法 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JP4585656B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62216268A (ja) | 半導体装置の製造方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| KR910001193B1 (ko) | 반도체 장치의 제조방법 | |
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| JPS639934A (ja) | 半導体装置の製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPS6041243A (ja) | 半導体装置の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPS62113426A (ja) | 半導体装置の製造方法 | |
| JPS62216267A (ja) | 半導体装置の製造方法 | |
| KR19990005825A (ko) | 폴리사이드게이트구조를 갖는 더블 폴리 커페시터 형성방법 |