JP2007173826A - デュアル・ダマシン構造を製作する方法 - Google Patents
デュアル・ダマシン構造を製作する方法 Download PDFInfo
- Publication number
- JP2007173826A JP2007173826A JP2006343493A JP2006343493A JP2007173826A JP 2007173826 A JP2007173826 A JP 2007173826A JP 2006343493 A JP2006343493 A JP 2006343493A JP 2006343493 A JP2006343493 A JP 2006343493A JP 2007173826 A JP2007173826 A JP 2007173826A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- light
- photoresist layer
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 208
- 238000000034 method Methods 0.000 claims abstract description 102
- 239000010410 layer Substances 0.000 claims description 185
- 239000000758 substrate Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 claims description 5
- 238000004061 bleaching Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 42
- 239000000463 material Substances 0.000 description 20
- 238000011161 development Methods 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 15
- 238000000576 coating method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004971 Cross linker Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000004022 photochemical bleaching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】デュアル・ダマシン構造を製作する方法を提供すること。
【解決手段】この方法は、第１フォトレジスト層および第２フォトレジスト層を備える多層フォトレジスト・スタックを提供するステップを含む。各フォトレジスト層は、別個のドーズ・クリア値を有する。この方法はさらに、前記フォトレジスト・スタックを１つまたは複数の所定のパターンの光で露光するステップと、前記フォトレジスト層を現像して、フォトレジスト層内に多段構造を形成するステップとを含む。
【選択図】図２２
【解決手段】この方法は、第１フォトレジスト層および第２フォトレジスト層を備える多層フォトレジスト・スタックを提供するステップを含む。各フォトレジスト層は、別個のドーズ・クリア値を有する。この方法はさらに、前記フォトレジスト・スタックを１つまたは複数の所定のパターンの光で露光するステップと、前記フォトレジスト層を現像して、フォトレジスト層内に多段構造を形成するステップとを含む。
【選択図】図２２
Description
本発明は、一般に超大規模集積回路（ＶＬＳＩ）または極超大規模集積回路（ＵＬＳＩ）の製作に関し、より詳細には、多層フォトレジスト・スタックと多レベル露光を合わせて用いるデュアル・ダマシン構造の製作に関する。
超大規模集積回路（ＶＬＳＩ）または極超大規模集積回路（ＵＬＳＩ）の製作は、半導体チップ内の個々のデバイスを相互に接続する金属配線を利用することに関わるものである。このような回路の配線相互接続網は、チップ全体にわたる距離を横切るライン・フィーチャおよび異なる層内のラインを互いに接続するビア・フィーチャという２つのフィーチャを含む。従来、いずれの層も、無機ガラス様二酸化シリコン（ＳｉＯ２）、あるいはプラズマ増強化学気相成長法（ＰＥＣＶＤ）によって被着させたフッ素化シリカ被膜でできている。
このような微細スケールで配線網を生成する一方法は、図１〜図７に概略的に示すデュアル・ダマシン（ＤＤ）工程として知られている。標準のＤＤ工程では、図１に示すように、基板１−１００上に、ビア・レベル誘電体１−１１０およびライン・レベル誘電体１−１２０の２つの層として示す層間誘電体（ＩＬＤ）を形成する。これら２つの誘電体層１−１１０、１−１２０は、工程の流れの説明をわかりやすくするために別々に示す。これら２つの誘電体層は、同じ絶縁被膜または異なる絶縁被膜で作製することができ、前者の場合には、単一モノリシック層として塗布し得る。当技術分野でよく知られているように、任意選択で、エッチングの選択性を助長するためにハード・マスク層１−１３０を採用し、研磨停止部として機能させることができる。
図２および図４に示すように、デュアル・ダマシン工程では、ライン１−１５０およびビア１−１７０の位置は、フォトレジスト層１−１４０内でリソグラフィにより画定することができ、反応性イオン・エッチング工程を利用してハード・マスク１−１３０およびＩＬＤ層１−１１０、１−１２０内に転写される。図１〜図７に示す工程のシーケンスは、「ライン・ファースト（ｌｉｎｅ−ｆｉｒｓｔ）」手法として知られている。というのは、図３に示すように、ライン・フィーチャを収容するトレンチ１−１６０を最初にエッチングするからである。図４を参照すると、トレンチを形成した後で、リソグラフィを利用して、フォトレジスト層１−１４０内に、ビア開口１−１８０を生成するために誘電体層１−１１０、１−１２０内に形成されるビア・パターン１−１７０が画定される。
図５に、フォトレジスト層１−１４０を除去した後のデュアル・ダマシン・ビア構造１−１９０およびトレンチ構造１−１９１を示す。これらの構造１−１９０、１−１９１には、導体金属のラインおよびビアを保護し、この導体とＩＬＤの間の粘着層として働く導電ライナ材料または導電ライナ材料スタック１−２００を被覆する。次いで、パターン化した基板の表面全体にわたって陥凹部に導電充填物材料１−２１０を充填する。この充填物１−２１０は、電気メッキによる銅によって実現し得るが、化学気相成長法（ＣＶＤ）などの他の方法、ならびにＡｌまたはＡｕなどの他の材料も使用し得る。次いで、図６に示すように、充填物１−２１０およびライナ材料１−２００に化学機械研磨（ＣＭＰ）を施して、ハード・マスク１−１３０の表面と同一平面にする。
図７に示すように、金属充填物１−２１０の上に、キャップ材料またはブランケット被膜１−２２０を被着させて、露出した金属充填物表面１−２１０を不動態化し、かつ、金属充填物１−２１０と、被膜１−２２０の上に被着させる任意の追加のＩＬＤ層との間の拡散障壁として働かせる。ＰＥＣＶＤによって被着させる窒化シリコン、炭化シリコン、および炭窒化シリコンの被膜は一般に、キャップ材料１−２２０として用いられる。このデバイス上の相互接続部の各レベルごとに、この工程のシーケンスを繰り返す。２つの相互接続フィーチャを画定して、１回の研磨ステップで絶縁体内に導体インレーを形成するので、図１〜図７の工程をデュアル・ダマシン工程と呼ぶ。
デュアル・ダマシン構造用の上記の製造方法は一般に、最低２回のリソグラフィ露光ステップおよび２回の反応性イオン・エッチング・ステップ、ならびに図１〜図７に示すものなどの被着ステップを必要とする。典型的には、２つのリソグラフィ・ステップを必要とする。各リソグラフィ・ステップごとに、反射防止被覆、ハード・マスク・スタック、および誘電体材料自体を開口させるのに必要とされるいくつかの反応性イオン・エッチング・ステップを行うことがある。
図８に、単一階調フォトレジスト内に多段構造を生成するための多透明度レチクルを使用する従来方法を示す。図８に示すように、それぞれ０％、３０％、１００％の３種類の別個の透明度領域を有する３種類の材料２−９２、２−９４、２−９６を含むレチクル２−９０に１回の露光２−９８を露光して空間像２−１００を生成し、それによって、現像後、フォトレジスト２−１０２内に、３種類の別個の厚さ２−１０４、２−１０６、２−１０８を有する多段構造が残る。この工程では、階調型レジストにおいて被覆−露光−現像のシーケンスを用いる。階調型レジストの厚さ−ドーズ・コントラスト曲線は一般に直線である。そのため、レチクル製作に、必要以上の工程許容範囲をもたせることが課される。
図９〜図１１に、多層レジスト構造を使用して基板内に多段構造を生成する従来の方法を示す。図９に示すように、先に現像したレジスト３−７１の上にレジスト３−８１を被覆し、次いで、マスク３−８３を通して光３−８２を露光する。図１０に示すように、レジスト３−７１、３−８１を現像して、基板３−５１上にパターン化すべき材料３−５２を有する多段構造３−１６２を形成する。図１１では、当技術分野で周知の工程に従って、多段構造３−１６２を材料３−５２内に転写して、元の多段構造３−１６２に等しい最終構造３−１６３を生成する。この工程では、２種類のレジストを使用して、被覆−露光−現像−被覆−露光−現像のシーケンスを用いる。この工程は、互いに独立している第１レジスト層３−７１および第２レジスト層３−８１を必要とし、第２レジスト層３−８１は、第１レジスト層３−７１内に先に画像化したパターンの底部のところまで現像が完全に行われるように、優れたレジスト・コントラストおよび溶解特性を有するものとする。この工程は、２種類のマスクを投影して、レジストが順に被覆され、露光され、現像されることを必要とする。この場合、１回のエッチング・ステップだけ処理が減るが、再加工の複雑さが追加される。
本発明は、多透明度レクチルおよび多層フォトレジストを用いる高効率で高精度なデュアル・ダマシン構造の製法を提供する。
本明細書で説明する本発明の実施形態の例は概ね、ＮレベルのレチクルおよびＮレベルのフォトレジスト・スタックを使用して多段構造を製作する方法、より詳細には、ＮレベルのレチクルおよびＮレベルのフォトレジスト・スタックを使用してデュアル・ダマシン構造を製作する方法を含む。
本発明の態様によれば、デュアル・ダマシン構造を製作する方法が提供される。この方法は、半導体基板上に形成された複数のフォトレジスト層を備えるフォトレジスト・スタックを提供するステップを含む。各フォトレジスト層は、別個のドーズ・クリア値を有する。この方法はさらに、前記フォトレジスト・スタックを第１の所定のパターンの光で露光するステップと、前記フォトレジスト層を現像して、フォトレジスト層内に多段構造を形成するステップとを含む。
本発明の別の態様では、この方法はさらに、この多段構造を半導体基板の層間誘電体層内に転写するステップを含む。
本発明の別の態様では、このフォトレジスト・スタックはさらに、上部反射防止層および下部反射防止層を備える。
本発明の別の態様では、前記フォトレジスト層の各々は、１つの同一波長の光に反応し、前記フォトレジスト層の各々は、異なる別個のドーズ・クリア値を有し、前記第１の所定のパターンの光は、前記同一波長の光を含む。
本発明の別の態様では、第１の所定のパターンの光は、ライン−スペース・パターンおよびビア・パターンを有する像を含む。
本発明の別の態様では、この方法はさらに、複数の別個の透明度領域を有するレチクルを提供するステップを含む。前記フォトレジスト・スタックを露光するステップは、前記レチクルを通して光を通過させて、前記第１の所定のパターンの光を生成するステップを含む。
本発明の別の態様では、このレチクルは、光学的近接効果補正パターン、アシスト・フィーチャ、および位相シフト・パターンのうち１つまたは複数を含む。
本発明の別の態様では、フォトレジスト層は互いに独立している。
本発明の別の態様では、これらのフォトレジスト層はポジ型レジストであり、各フォトレジスト層の露光ドーズ閾値は、上部フォトレジスト層から下部フォトレジスト層まで単調増加し、上部フォトレジスト層は光源に最も近い。
本発明の別の態様では、これらのフォトレジスト層はネガ型レジストであり、各フォトレジスト層の露光ドーズ閾値は、上部フォトレジスト層から下部フォトレジスト層まで単調減少し、上部フォトレジスト層は光源に最も近い。
本発明の別の態様では、前記フォトレジスト層の各々は、異なる波長の光に反応する。この方法はさらに、前記フォトレジスト・スタックを複数の所定のパターンの光で露光するステップを含み、各パターンの光は、前記異なる波長の光の中の１つの光を含む。
本発明の別の態様によれば、デュアル・ダマシン構造を製作するシステムが提供される。このシステムは、半導体基板上に形成された複数のフォトレジスト層を含むフォトレジスト・スタックを備える。各フォトレジスト層は、別個のドーズ・クリア値を有する。このシステムはさらに、複数の別個の透明度領域を有するレチクルを備える。光は、前記レチクルを通過して、前記フォトレジスト・スタックをライン−スペース・パターンおよびビア・パターンを有する所定のパターンの光で露光する。
本発明の別の態様によれば、デュアル・ダマシン構造を製作する方法が提供される。この方法は、半導体基板の上部に形成された第２フォトレジスト層の上部に第１フォトレジスト層を備えるフォトレジスト・スタックを提供するステップを含む。前記第１フォトレジスト層は第１波長の光に反応し、前記第２フォトレジスト層は第２波長の光に反応する。この方法はさらに、前記フォトレジスト・スタックを、前記第１波長を含む第１の所定のパターンの光で露光するステップと、前記フォトレジスト・スタックを、前記第２波長を含む第２の所定のパターンの光で露光するステップと、前記フォトレジスト層を現像してフォトレジスト層内に多段構造を形成するステップとを含む。
本発明の別の態様では、この方法はさらに、この多段構造を半導体基板の層間誘電体層内に転写するステップを含む。前記層間誘電体層は、前記第２フォトレジスト層の下にある。
本発明の別の態様では、第１および第２の所定のパターンの光は、ライン−スペース・パターンおよびビア・パターンを有する像を形成する。
本発明の別の態様では、この方法はさらに、前記第１フォトレジスト層と第２フォトレジスト層の間に不透明層を提供するステップと、前記第１の所定のパターンの光で前記露光を行った後で、前記不透明層に一括露光を施して、前記不透明層を透明にするステップとを含む。
本発明の別の態様によれば、デュアル・ダマシン構造を製作する方法が提供される。この方法は、半導体基板の上部に形成された第２フォトレジスト層の上部に第１フォトレジスト層を備えるフォトレジスト・スタックを提供するステップを含む。前記第１および第２のフォトレジスト層は１つの同一波長の光に反応し、前記第１および第２のフォトレジスト層の各々は、異なる別個のドーズ・クリア値を有する。この方法はさらに、前記フォトレジスト・スタックを、前記波長の光を含む第１の所定のパターンの光で露光するステップと、前記フォトレジスト層を現像してフォトレジスト層内に多段構造を形成するステップとを含む。
本発明の別の態様では、この方法はさらに、この多段構造を半導体基板の層間誘電体層内に転写するステップを含む。前記層間誘電体層は、前記第２フォトレジスト層の下にある。
本発明の別の態様では、第１フォトレジスト層および前記第２フォトレジスト層は、実質的に異なる露光感度を有する。前記第１の所定のパターンの光を生成するために第１マスクが提供される。この方法はさらに、第２マスクを使用して前記第１の所定のパターンの光と実質的に異なる強度の第２の所定のパターンの光を生成して、前記フォトレジスト・スタックを前記第２の所定のパターンの光で露光するステップを含む。
本発明の別の態様では、第２フォトレジスト層は、ライン・レベルのレジストであり、この方法はさらに、前記露光の後で前記第２フォトレジスト層をブリーチング（ｂｌｅａｃｈｉｎｇ）させるステップを含む。
本発明の別の態様では、この方法はさらに、前記第１フォトレジスト層と第２フォトレジスト層の間に不透明層を提供するステップと、前記第１の所定のパターンの光で前記露光を行った後で、前記不透明層に一括露光を施して、前記不透明層を透明にするステップと、前記フォトレジスト・スタックを第２の所定のパターンの光で露光するステップとを含む。
本発明の別の態様では、この方法はさらに、不透明領域、半透明領域、および開放領域を有するレチクルを提供するステップを含む。光は前記レチクルを通過して、前記フォトレジスト・スタックは前記第１の所定のパターンの光で露光される。
本発明の別の態様では、フォトレジスト層はポジ型レジストであり、前記第２フォトレジスト層は、前記第１フォトレジスト層よりも大きな露光ドーズ閾値を有する。
本発明の別の態様では、フォトレジスト層はネガ型レジストであり、前記第２フォトレジスト層は、前記第１フォトレジスト層よりも小さな露光ドーズ閾値を有する。
本発明の別の態様では、第１の所定のパターンの光は、ライン−スペース・パターンおよびビア・パターンを有する像を形成する。
本明細書で説明する本発明の実施形態の例には概ね、ｎレベル・レチクルおよびｎレベル・レジスト被覆を使用してデュアル・ダマシンを生成する方法が含まれる。多数の実施形態が可能であるが、ここではその一部を詳細に説明する。わかりやすくするために、本明細書では、当業者には周知の実際の実施形態の特徴をすべて詳細に説明することはしない。
本発明の実施形態によれば、異なるリソグラフィ用フォトレジストの光学特性を利用する。典型的には、短波長用フォトレジストは、短波長および長波長のいずれにも透明であるが、長波長用フォトレジストは、短波長において吸収性を示す傾向がある。例えば、フェノール樹脂は、２４８ｎｍで比較的透明であり、１９３ｎｍで吸収性を示すが、ノルボレン（ｎｏｒｂｏｒｅｎｅ）系レジストは、２４８ｎｍおよび１９３ｎｍで透明性を示す傾向がある。フォトレジスト層として有用な多くの材料は、吸収のピークを調整可能である。一例は、アントラセン様の発色団であり、これは、ピーク吸光度を４００ｎｍ未満に調整し得る。アントラセンは、３６５ｎｍ領域において高い吸収性を示し、１９３ｎｍなどの短波長でも吸収性を示し得る。
本発明の別の実施形態では、異なるリソグラフィ用フォトレジストのドーズ・クリア値を利用する。ドーズ・クリア値は、フォトレジストを完全に現像するのに必要とされる露光量の尺度である。ドーズ・クリア応答が明瞭な材料は一般に、急峻な露光−現像曲線を有し、ドーズ・クリア値未満の露光に対して潜像を形成しない。レジストの感光度は、光酸濃度の差、塩基使用量の差、ポリマー構造の差、溶解機序の差、溶解阻害剤の量または有効性の差、およびネガ型レジストの場合には架橋剤濃度の差のうちの１つまたは複数によって変調することができる。
本発明の実施形態による多段レチクルは、デュアル・ダマシン構造におけるライン−スペース・パターンおよびビア・パターンに等しい空間像を投影することができる。このような多段レチクルは、当技術分野で知られているように、光学的近接効果補正パターン、アシスト・フィーチャ、および位相シフト・パターンの１つまたは複数を含む。
図１２〜図１６は、本発明の実施形態の例によるフォトリソグラフィ工程を示す概略図である。より具体的には、図１２〜図１６に示すフォトリソグラフィ工程は、２種類の被覆、２回の露光、および単一現像シーケンスを用い、それによって、図９〜図１１に示すフォトリソグラフィ工程よりも１ステップだけ処理を少なくする。図１２〜図１６に示す工程では、連続階調コントラスト曲線ではなく、別個のドーズ・クリア値を有する多層フォトレジスト・スタックを使用することによって、図８に示すものよりも工程許容範囲が改善される。見やすいように、図１２〜図１６には、混合および潜像プロフィールの強調などの適合性の問題に利用し得る任意選択の中間層は示さない。
次に図１２を参照すると、層間誘電体（ＩＬＤ）４−１１０と、第１波長の光に反応する第１フォトレジスト４−１２０および第２波長の光に反応する第２フォトレジスト４−１３０を含むフォトレジスト・スタックとを被覆した基板４−１００を備える半導体デバイス４−９９が示されている。本発明の一実施形態では、第１フォトレジスト４−１２０は２４８ｎｍ用のレジストであり、第２フォトレジスト４−１３０は１９３ｎｍ用のレジストである。これらの波長感光度は例であり、本発明の実施形態の範囲には、他の波長感光度のフォトレジストも含まれる。
次に図１３を参照すると、第２波長の光を使用して投影像４−１４０をデバイス４−９９に露光する。この光は、第２フォトレジスト４−１３０に投影されるが、比較的薄い層内の第１フォトレジスト４−１２０によって吸収される。第２フォトレジスト４−１３０が１９３ｎｍ用のレジストである実施形態では、この光の波長は１９３ｎｍになる。次に図１４を参照すると、第１波長の第２投影光パターン４−１５０は、第２フォトレジスト４−１３０の露光部分を貫通して第１フォトレジスト４−１２０内に入ることができ、それによって、第１フォトレジスト４−１２０内で類似の潜像が得られる。第１フォトレジスト４−１２０が２４８ｎｍ用のレジストである実施形態では、この光の波長は２４８ｎｍになる。
露光後ベークを短時間実施した後で、投影光の潜像が化学反応して、図１５で示すように、第１フォトレジスト層４−１２０および第２フォトレジスト層４−１３０内の領域４−１９０が現像液に対して可溶性になる。次いで、単一ステップで、２つのフォトレジスト層４−１２０、４−１３０を従来型の現像液中で現像して、図１６に示すように、レジスト内にデュアル・ダマシン・パターン４−２００を形成することができる。本発明の一実施形態による典型的な現像液は、０．２６Ｍの水性塩基現像液であるが、当技術分野で周知の他の現像液も使用し得る。次いで、周知の方法を利用して、得られたパターン４−２００を、下にある層間誘電体４−１１０または（図示しない）多レベル構造を必要とする他の用途の他の材料内に転写することができる。任意選択で、フォトレジスト４−１２０、４−１３０が標準の誘電体の要件を満足する場合、このデュアル・ダマシン像が最終構造になる。
図１７〜図２０は、本発明の実施形態の別の例によるフォトリソグラフィ工程を示す概略図である。より具体的には、図１７〜図２０に示すフォトリソグラフィ工程は、２種類の被覆、１回の露光、および単一現像シーケンスを用いる２層スタックを使用する。この場合も、図１７〜図２０に示す工程では、図８に示す工程で用いる階調型の結像よりも工程許容範囲が改善され、図９〜図１１に示すフォトリソグラフィ工程よりも工程のステップが２つ少ない。
図１７を参照すると、半導体デバイス５−９９は基板５−１００を含み、その上にＩＬＤ ５−１１０が被着され、さらに、第１フォトレジスト５−１２０および第２フォトレジスト５−１３０を含むフォトレジスト・スタックで被覆される。フォトレジスト５−１２０および５−１３０は、同じ波長に反応するが、異なる別個のドーズ・クリア値を有する。レチクル５−１４０は、図１８に示すように、不透明な領域５−１６０、半透明な領域５−１７０、および開放領域５−１５０からなる。光がレチクルを通して投影されると、強度プロフィール５−１８０が観察される。このプロフィールは、２層レジスト・スタックである第１および第２のフォトレジスト５−１２０、５−１３０内に投影されて、図１９に示す現像可能なレジストの領域５−１９０が生成される。領域５−１９０は、現像を行うために露光後ベークを必要とすることがある。現像後、図２０に示すように、デュアル・ダマシン・パターン５−２００が形成される。次いで、この場合も、周知の方法を利用して、このパターン５−２００を下にあるＩＬＤ ５−１１０内に転写し得る。任意選択で、レジスト５−１２０、５−１３０を誘電体層として使用し得る場合には、このデュアル・ダマシン・パターン５−２００が最終構造になる。
２つのレベルについて示す図１７〜図２０を参照して説明した方法は、Ｎレベルのパターン化に拡張し得る。図２１および図２２は、本発明の実施形態の別の例によるフォトリソグラフィ工程を示す概略図である。より具体的には、図２１および図２２に示すフォトリソグラフィ工程は、Ｎ種類の被覆、１回の露光、および単一現像シーケンスを用いるＮレベルの結像工程である。
図２１に、ＩＬＤ ６−１１０上に被覆されたＮ層フォトレジスト・スタック６−１２０および基板６−１００を備える半導体デバイス６−９９を示す。スタック６−１２０内の各層は、同じ波長に反応するが、異なる別個のドーズ・クリア値を有する。さらに、ｋ＝１、．．．、Ｎで参照されるスタック６−１２０内の各層は、その上下の層と独立しているものとすべきである。例えば、図２１では、フォトレジスト層ｋ＝１は、その上に被覆されたフォトレジスト層ｋ＝２と独立しており、下の誘電体６−１１０または基板６−１００とも独立している。同様に、図２１では、フォトレジスト・スタック６−１２０内の（ｉ）番目の層は、その上に被覆された（ｉ＋１）番目の層と独立しており、下に被覆された（ｉ−１）番目のレジスト層とも独立している。フォトレジスト・スタック６−１２０内の（ｉ−１）番目の層と（ｉ＋１）番目の層の間の混合性は、多層半導体デバイス６−９９の構築の妨げにならない。
図２２に示すように、複数の別個の透明度領域を有する多段レチクル６−１４０を使用して、フォトレジスト・スタック６−１２０上に多段空間像プロフィール６−１８０を投影することができる。デュアル・ダマシン・パターン６−２００は、図に示すように、現像によって形成し得る。この場合も、このパターン６−２００は、下にあるＩＬＤ ６−１１０内に転写し得る。任意選択で、フォトレジスト・スタック６−１２０が標準誘電体の要件を満足する場合には、このデュアル・ダマシン・パターン６−２００が最終構造になる。
図２１および図２２で表す実施形態では、ポジ型レジスト系を使用する実施形態を仮定している。ポジ型レジスト系では、上部層、すなわち光源により近い層は、光に対してより大きく反応するはずであり、ネガ型レジスト系ではその逆であることに留意されたい。
本発明の実施形態の別の例では、図１７〜図２０に示す方法を変更して、上層および下層は１つの同一波長の光に反応するが、第１露光または第１塗布後ベークの結果、上層がブリーチングし、吸収性が悪くなる２層フォトレジスト・スタックが得られる。この実施形態では、ライン・レベルの露光を最初に行うべきであり、その後、ブリーチングが生じる露光または露光後ベークなどの工程を行う。
本発明の実施形態の別の例では、図１２〜図１６または図１７〜図２０のいずれかに示す方法は、パターンなし一括露光に反応するブリーチング層を利用し得るように変更することができる。光化学ブリーチングは、ジアゾナフトキノン（ＤＮＱ）系のｉ線レジストで普通に利用する一般的な現象である。この実施形態では、化学的な切替えが生じるまで層は不透明であり、この切替えの結果、所望の波長が透過する。例えば、第１フォトレジストと第２フォトレジストの間に層を配置して、切替えプロセスが生じるまで上にあるフォトレジストの露光から下にあるフォトレジストを保護することができる。この中間層が透明になった後で、下にあるフォトレジストを露光し得る。
本発明の実施形態の別の例によれば、フォトレジストは、光結像型層間誘電体を含む。例えば、図１２〜図２２に示すフォトレジストが層間誘電体として機能し得る場合、現像後のレジスト・パターン内のトポグラフィは、デュアル・ダマシン構造のトポグラフィになり、その中に、当技術分野で周知の工程に従って金属を被着させることができる。本発明の実施形態による多層−多重露光工程の利点はいずれも、反応性イオン・エッチングにより従来の非光結像型層間誘電体に構造を転写することを不要にすることによって強調し得る。
本発明の別の実施形態は、図１２〜図２２に示す方法を置換することを含む。これらの方法は、ライン・ファースト、ビア・ファースト、または混合階調フォトレジストの組合せ、あるいはこれらすべての組合せを用いる。実質的に異なる感光するフォトレジストを使用し、単一波長、２つのマスク、および２回の露光を用いて、図１６に示すものに類似の構造を生成することもできる。図１２〜図１６に示す実施形態は、ｉ線（３６５ｎｍ）フォトレジストまたはｇ線（４１２ｎｍ）フォトレジスト上で２４８ｎｍ用フォトレジストを使用して実施することもできる。図２１および図２２に示す実施形態は、波長感光度が異なる複数のフォトレジスト層を使用して実施することもできる。この場合、フォトレジスト・スタック６−１２０に、これらのフォトレジスト層の感光度に対応する波長の複数の光パターンを露光する。中間層を使用して全体的な構造を最適化することができ、上部反射防止層または下部反射防止層などの他の層を含めることによって工程許容範囲を改善することができる。見やすいように、これらの追加の層は、図面には示していない。
上記で説明した実施形態のすべての例では、４−２００、５−２００、６−２００などのデュアル・ダマシン・パターンを誘電体４−１１０、５−１１０、６−１１０内に転写した後で、このデュアル・ダマシン・パターンによって誘電体４−１１０、５−１１０、６−１１０内で形成される構造を、Ｔａ、Ｒｕ、Ｗ、ＴａＮなどの従来型ライナおよびＣｕなどの導電シード層による周知の方法に従って内側を覆うことができる。誘電体４−１１０、５−１１０、６−１１０内で形成された構造をＣｕでメッキし、研磨して、デュアル・ダマシン相互接続構造を露出させることができる。
あるいは、現像したデュアル・ダマシン・パターン４−２００、５−２００、６−２００が誘電体として機能し得る場合、あるいは、フォトレジスト・スタックがＩＬＤを含まない場合、現像によって形成されたデュアル・ダマシン・パターンを、Ａｌ、Ｃｕ、Ａｇ、またはそれらの合金などの金属内に転写して構造を形成することができる。これらによって形成された構造の上に誘電体を被着させ、研磨し、金属相互接続構造を露出させることができる。
上記で開示した本発明の実施形態による工程の応用例には、回折格子、マイクロ流体アレイ、および光通信構造が含まれる。光通信構造の例には、波長分割マルチプレクサ、波長分割デマルチプレクサ、波長ルータ、波長選択器、および導波路が含まれるが、これらに限定されるものではない。
本明細書で説明したこれら特定の実施形態は、多レベルかつ多波長による手法の多用性および柔軟性を示すものである。さらに、単一現像ステップを用いることによって、個々のレベルについての平坦化および焦点深度を緩和することができる。
上記で開示した特定の実施形態は単なる例であり、当業者には明らかな実行可能なあらゆる置換形態を包含するものではない。上記のやり方とは異なるが、本明細書の教示の利点をもたらす当業者には明らかな均等なやり方で本発明を改変し実施することができる。さらに、添付の特許請求の範囲に記載する以外の、本明細書で示す構造または設計の細部に対して限定を加えることは意図していない。したがって、明らかに、上記で開示した特定の実施形態は変更または改変することができ、このようなあらゆる変形形態が本発明の範囲および趣旨に含まれるとみなされる。したがって、添付の特許請求の範囲には、本明細書で保護しようとするものを記載する。
１−１００ 基板
１−１１０ ビア・レベル誘電体
１−１２０ ライン・レベル誘電体
１−１３０ ハード・マスク層
１−１４０ フォトレジスト層
１−１５０ ライン
１−１６０ トレンチ
１−１７０ ビア
１−１８０ ビア開口
１−１９０ デュアル・ダマシン・ビア構造
１−１９１ トレンチ構造
１−２００ 導電ライナ材料
１−２１０ 導電充填物材料
１−２２０ キャップ材料またはブランケット被膜
２−９０ レチクル
２−９２ 材料
２−９４ 材料
２−９６ 材料
２−９８ 露光
２−１００ 空間像
２−１０２ フォトレジスト
２−１０４ 厚さ
２−１０６ 厚さ
２−１０８ 厚さ
３−５１ 基板
３−５２ 材料
３−７１ レジスト
３−８１ レジスト
３−８２ 光
３−８３ マスク
３−１６２ 多段構造
３−１６３ 最終構造
４−９９ 半導体デバイス
４−１００ 基板
４−１１０ 層間誘電体
４−１２０ 第１フォトレジスト
４−１３０ 第２フォトレジスト
４−１４０ 投影像
４−１５０ 第２投影光パターン
４−１９０ 領域
４−２００ デュアル・ダマシン・パターン
５−９９ 半導体デバイス
５−１００ 基板
５−１１０ ＩＬＤ
５−１２０ 第１フォトレジスト
５−１３０ 第２フォトレジスト
５−１４０ レチクル
５−１５０ 開放領域
５−１６０ 不透明な領域
５−１７０ 半透明な領域
５−１８０ 強度プロフィール
５−１９０ 領域
５−２００ デュアル・ダマシン・パターン
６−９９ 半導体デバイス
６−１００ 基板
６−１１０ ＩＬＤ
６−１２０ フォトレジスト・スタック
６−１４０ レチクル
６−１８０ 空間像プロフィール
６−２００ デュアル・ダマシン・パターン
１−１１０ ビア・レベル誘電体
１−１２０ ライン・レベル誘電体
１−１３０ ハード・マスク層
１−１４０ フォトレジスト層
１−１５０ ライン
１−１６０ トレンチ
１−１７０ ビア
１−１８０ ビア開口
１−１９０ デュアル・ダマシン・ビア構造
１−１９１ トレンチ構造
１−２００ 導電ライナ材料
１−２１０ 導電充填物材料
１−２２０ キャップ材料またはブランケット被膜
２−９０ レチクル
２−９２ 材料
２−９４ 材料
２−９６ 材料
２−９８ 露光
２−１００ 空間像
２−１０２ フォトレジスト
２−１０４ 厚さ
２−１０６ 厚さ
２−１０８ 厚さ
３−５１ 基板
３−５２ 材料
３−７１ レジスト
３−８１ レジスト
３−８２ 光
３−８３ マスク
３−１６２ 多段構造
３−１６３ 最終構造
４−９９ 半導体デバイス
４−１００ 基板
４−１１０ 層間誘電体
４−１２０ 第１フォトレジスト
４−１３０ 第２フォトレジスト
４−１４０ 投影像
４−１５０ 第２投影光パターン
４−１９０ 領域
４−２００ デュアル・ダマシン・パターン
５−９９ 半導体デバイス
５−１００ 基板
５−１１０ ＩＬＤ
５−１２０ 第１フォトレジスト
５−１３０ 第２フォトレジスト
５−１４０ レチクル
５−１５０ 開放領域
５−１６０ 不透明な領域
５−１７０ 半透明な領域
５−１８０ 強度プロフィール
５−１９０ 領域
５−２００ デュアル・ダマシン・パターン
６−９９ 半導体デバイス
６−１００ 基板
６−１１０ ＩＬＤ
６−１２０ フォトレジスト・スタック
６−１４０ レチクル
６−１８０ 空間像プロフィール
６−２００ デュアル・ダマシン・パターン
Claims (26)
- デュアル・ダマシン構造を製作する方法であって、
半導体基板上に形成された複数のフォトレジスト層を備えるフォトレジスト・スタックを提供するステップを含み、各フォトレジスト層は別個のドーズ・クリア値を有し、前記方法はさらに、
前記フォトレジスト・スタックを第１の所定のパターンの光で露光するステップと、
前記フォトレジスト層を現像して、前記フォトレジスト層内に多段構造を形成するステップとを含む、方法。 - 前記多段構造を前記半導体基板の層間誘電体層内に転写するステップをさらに含む、請求項１に記載の方法。
- 前記フォトレジスト・スタックはさらに、上部反射防止層および下部反射防止層を備える、請求項１に記載の方法。
- 前記フォトレジスト層の各々は、１つの同一波長の光に反応し、前記フォトレジスト層の各々は、異なる別個のドーズ・クリア値を有し、前記第１の所定のパターンの光は、前記同一波長の光を含む、請求項１に記載の方法。
- 前記第１の所定のパターンの光は、ライン−スペース・パターンおよびビア・パターンを有する像を含む、請求項１に記載の方法。
- 複数の別個の透明度領域を有するレチクルを提供するステップをさらに含み、前記フォトレジスト・スタックを露光するステップは、前記レチクルを通して光を通過させて、前記第１の所定のパターンの光を生成するステップを含む、請求項５に記載の方法。
- 前記レチクルは、光学的近接効果補正パターン、アシスト・フィーチャ、および位相シフト・パターンのうち１つまたは複数を含む、請求項６に記載の方法。
- 前記フォトレジスト層は互いに独立している、請求項１に記載の方法。
- 前記フォトレジスト層はポジ型レジストであり、各フォトレジスト層の露光ドーズ閾値は、上部フォトレジスト層から下部フォトレジスト層まで単調増加し、前記上部フォトレジスト層は光源に最も近い、請求項１に記載の方法。
- 前記フォトレジスト層はネガ型レジストであり、各フォトレジスト層の露光ドーズ閾値は、上部フォトレジスト層から下部フォトレジスト層まで単調減少し、前記上部フォトレジスト層は光源に最も近い、請求項１に記載の方法。
- 前記フォトレジスト層の各々は、異なる波長の光に反応し、前記方法はさらに、前記フォトレジスト・スタックを複数の所定のパターンの光で露光するステップを含み、各パターンの光は、前記異なる波長の光の中の１つの光を含む、請求項１に記載の方法。
- デュアル・ダマシン構造を製作するシステムであって、複数の別個の透明度領域を有するレチクルを備え、前記レチクルを通過する光は、ライン−スペース・パターンおよびビア・パターンを含む所定のパターンの光を形成する、システム。
- 半導体基板上に形成された複数のフォトレジスト層を含むフォトレジスト・スタックをさらに備え、各フォトレジスト層は別個のドーズ・クリア値を有し、前記フォトレジスト・スタックを、前記レチクルを通過する前記所定のパターンの光で露光して、前記フォトレジスト層内に前記ライン−スペース・パターンおよびビア・パターンの潜像を形成する、請求項１２に記載のシステム。
- デュアル・ダマシン構造を製作する方法であって、
半導体基板の上部に形成された第２フォトレジスト層の上部に第１フォトレジスト層を備えるフォトレジスト・スタックを提供するステップを含み、前記第１フォトレジスト層は第１波長の光に反応し、前記第２フォトレジスト層は第２波長の光に反応し、前記方法はさらに、
前記フォトレジスト・スタックを、前記第１波長を含む第１の所定のパターンの光で露光するステップと、
前記フォトレジスト・スタックを、前記第２波長を含む第２の所定のパターンの光で露光するステップと、
前記フォトレジスト層を現像して前記フォトレジスト層内に多段構造を形成するステップとを含む、方法。 - 前記多段構造を前記半導体基板の層間誘電体層内に転写するステップをさらに含み、前記層間誘電体層は、前記第２フォトレジスト層の下にある、請求項１４に記載の方法。
- 前記第１および第２の所定のパターンの光は、ライン−スペース・パターンおよびビア・パターンを有する像を形成する、請求項１４に記載の方法。
- 前記第１フォトレジスト層と第２フォトレジスト層の間に不透明層を提供するステップと、前記第１の所定のパターンの光で前記露光を行った後で、前記不透明層に一括露光を施して、前記不透明層を透明にするステップとをさらに含む、請求項１４に記載の方法。
- デュアル・ダマシン構造を製作する方法であって、
半導体基板の上部に形成された第２フォトレジスト層の上部に第１フォトレジスト層を備えるフォトレジスト・スタックを提供するステップを含み、前記第１および第２のフォトレジスト層は１つの同一波長の光に反応し、前記第１および第２のフォトレジスト層の各々は、異なる別個のドーズ・クリア値を有し、前記方法はさらに、
前記フォトレジスト・スタックを、前記波長の光を含む第１の所定のパターンの光で露光するステップと、
前記フォトレジスト層を現像して前記フォトレジスト層内に多段構造を形成するステップとを含む、方法。 - 前記多段構造を前記半導体基板の層間誘電体層内に転写するさらにステップを含み、前記層間誘電体層は、前記第２フォトレジスト層の下にある、請求項１８に記載の方法。
- 前記第１フォトレジスト層および前記第２フォトレジスト層は、実質的に異なる露光感度を有し、前記第１の所定のパターンの光を生成するために第１マスクが提供され、前記方法はさらに、第２マスクを使用して前記第１の所定のパターンの光と実質的に異なる強度の第２の所定のパターンの光を生成して、前記フォトレジスト・スタックを前記第２の所定のパターンの光で露光するステップを含む、請求項１８に記載の方法。
- 前記第２フォトレジスト層は、ライン・レベルのレジストであり、前記方法はさらに、前記露光の後で前記第２フォトレジスト層をブリーチングさせるステップを含む、請求項１８に記載の方法。
- 前記第１フォトレジスト層と第２フォトレジスト層の間に不透明層を提供するステップと、前記第１の所定のパターンの光で前記露光を行った後で、前記不透明層に一括露光を施して、前記不透明層を透明にするステップと、前記フォトレジスト・スタックを第２の所定のパターンの光で露光するステップとをさらに含む、請求項１８に記載の方法。
- 不透明領域、半透明領域、および開放領域を有するレチクルを提供するステップをさらに含み、光は前記レチクルを通過して、前記フォトレジスト・スタックは前記第１の所定のパターンの光で露光される、請求項１８に記載の方法。
- 前記フォトレジスト層はポジ型レジストであり、前記第２フォトレジスト層は、前記第１フォトレジスト層よりも大きな露光ドーズ閾値を有する、請求項１８に記載の方法。
- 前記フォトレジスト層はネガ型レジストであり、前記第２フォトレジスト層は、前記第１フォトレジスト層よりも小さな露光ドーズ閾値を有する、請求項１８に記載の方法。
- 前記第１の所定のパターンの光は、ライン−スペース・パターンおよびビア・パターンを有する像を形成する、請求項１８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/317089 | 2005-12-24 | ||
| US11/317,089 US7579137B2 (en) | 2005-12-24 | 2005-12-24 | Method for fabricating dual damascene structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007173826A true JP2007173826A (ja) | 2007-07-05 |
| JP5379346B2 JP5379346B2 (ja) | 2013-12-25 |
Family
ID=38184857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006343493A Expired - Fee Related JP5379346B2 (ja) | 2005-12-24 | 2006-12-20 | デュアル・ダマシン構造を製作する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7579137B2 (ja) |
| JP (1) | JP5379346B2 (ja) |
| CN (1) | CN100590842C (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009166492A (ja) * | 2007-12-19 | 2009-07-30 | Canon Inc | 液体吐出ヘッドの製造方法 |
| JP2011071383A (ja) * | 2009-09-28 | 2011-04-07 | Toppan Printing Co Ltd | パターン形成方法、パターン形成体 |
| JP2011081326A (ja) * | 2009-10-10 | 2011-04-21 | Hoya Corp | 多階調フォトマスクの製造方法及び多階調フォトマスク用ブランク、並びに電子デバイスの製造方法 |
| JP2011249648A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | パターン形成方法 |
| JP2012208350A (ja) * | 2011-03-30 | 2012-10-25 | Lapis Semiconductor Co Ltd | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 |
| JP2013169001A (ja) * | 2013-05-02 | 2013-08-29 | Fujitsu Ltd | 線路導体の製造方法 |
| JP2014048508A (ja) * | 2012-08-31 | 2014-03-17 | Kanto Gakuin | ３次元多層構造体の製造方法及び３次元多層構造体 |
| KR20150135203A (ko) * | 2013-03-19 | 2015-12-02 | 에스에이치 메테리얼스 코퍼레이션 리미티드 | 반도체 소자 탑재용 기판의 제조방법 |
| KR20160098517A (ko) | 2014-02-17 | 2016-08-18 | 후지필름 가부시키가이샤 | 패턴 형성 방법, 에칭 방법, 전자 디바이스의 제조 방법, 및 전자 디바이스 |
| WO2016157611A1 (ja) * | 2015-03-30 | 2016-10-06 | 株式会社Ｓｃｒｅｅｎホールディングス | 露光データ生成方法、製造方法、露光データ生成装置、露光データ生成プログラム、および、製造システム |
| KR20190051041A (ko) * | 2016-09-20 | 2019-05-14 | 칼 짜이스 에스엠티 게엠베하 | 마이크로리소그라피용 투영 노광 방법 및 투영 노광 장치 |
| JP2020197693A (ja) * | 2019-05-14 | 2020-12-10 | 富士フイルム株式会社 | パターン形成方法、回路基板の製造方法、電子デバイス、転写材料、及び積層体 |
| JP2021005739A (ja) * | 2014-12-27 | 2021-01-14 | マクセルホールディングス株式会社 | 半導体装置用基板及びその製造方法、半導体装置 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056916B2 (en) * | 2002-11-15 | 2006-06-06 | Boehringer Ingelheim Pharma Gmbh & Co. Kg | Medicaments for the treatment of chronic obstructive pulmonary disease |
| US20050255050A1 (en) * | 2004-05-14 | 2005-11-17 | Boehringer Ingelheim International Gmbh | Powder formulations for inhalation, comprising enantiomerically pure beta agonists |
| US7220742B2 (en) | 2004-05-14 | 2007-05-22 | Boehringer Ingelheim International Gmbh | Enantiomerically pure beta agonists, process for the manufacture thereof and use thereof as medicaments |
| MX2008001976A (es) * | 2005-08-15 | 2008-03-25 | Boehringer Ingelheim Int | Procedimiento para la preparacion de betamimeticos. |
| TW200728929A (en) * | 2006-01-27 | 2007-08-01 | Nanya Technology Corp | Exposure method of forming three dimensional lithographic pattern |
| US7867693B1 (en) * | 2006-03-03 | 2011-01-11 | Kla-Tencor Technologies Corp. | Methods for forming device structures on a wafer |
| US7636135B2 (en) * | 2006-09-11 | 2009-12-22 | Beijing Boe Optoelectronics Technology Co., Ltd | TFT-LCD array substrate and method for manufacturing the same |
| US7883835B2 (en) * | 2006-09-22 | 2011-02-08 | Tokyo Electron Limited | Method for double patterning a thin film |
| US7858293B2 (en) * | 2006-09-22 | 2010-12-28 | Tokyo Electron Limited | Method for double imaging a developable anti-reflective coating |
| US7811747B2 (en) * | 2006-09-22 | 2010-10-12 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial developing |
| US20080073321A1 (en) * | 2006-09-22 | 2008-03-27 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial etching |
| US7862985B2 (en) * | 2006-09-22 | 2011-01-04 | Tokyo Electron Limited | Method for double patterning a developable anti-reflective coating |
| US7767386B2 (en) * | 2007-01-15 | 2010-08-03 | Tokyo Electron Limited | Method of patterning an organic planarization layer |
| US7932017B2 (en) * | 2007-01-15 | 2011-04-26 | Tokyo Electron Limited | Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer |
| US20080318153A1 (en) * | 2007-06-19 | 2008-12-25 | Qimonda Ag | Photosensitive layer stack |
| US8906597B2 (en) * | 2008-12-19 | 2014-12-09 | GM Global Technology Operations LLC | Layered radiation-sensitive materials with varying sensitivity |
| US8492079B2 (en) * | 2009-04-28 | 2013-07-23 | International Business Machines Corporation | Method of forming a pattern of an array of shapes including a blocked region |
| US20110031650A1 (en) * | 2009-08-04 | 2011-02-10 | Molecular Imprints, Inc. | Adjacent Field Alignment |
| EP2284610A1 (en) * | 2009-08-14 | 2011-02-16 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | A method of fabricating an imprinted substrate having regions with modified wettability |
| US8536031B2 (en) * | 2010-02-19 | 2013-09-17 | International Business Machines Corporation | Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme |
| JP5561192B2 (ja) * | 2010-02-26 | 2014-07-30 | 信越化学工業株式会社 | 高分子化合物及びこれを用いた化学増幅ポジ型レジスト組成物並びにパターン形成方法 |
| JP5505371B2 (ja) | 2010-06-01 | 2014-05-28 | 信越化学工業株式会社 | 高分子化合物、化学増幅ポジ型レジスト材料、及びパターン形成方法 |
| JP5278406B2 (ja) * | 2010-11-02 | 2013-09-04 | 信越化学工業株式会社 | パターン形成方法 |
| JP5601309B2 (ja) | 2010-11-29 | 2014-10-08 | 信越化学工業株式会社 | ポジ型レジスト材料並びにこれを用いたパターン形成方法 |
| JP5601286B2 (ja) | 2011-07-25 | 2014-10-08 | 信越化学工業株式会社 | レジスト材料及びこれを用いたパターン形成方法 |
| US8647796B2 (en) | 2011-07-27 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoactive compound gradient photoresist |
| US8455312B2 (en) * | 2011-09-12 | 2013-06-04 | Cindy X. Qiu | Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits |
| US8647991B1 (en) * | 2012-07-30 | 2014-02-11 | United Microelectronics Corp. | Method for forming dual damascene opening |
| US9535316B2 (en) * | 2013-05-14 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photomask with three states for forming multiple layer patterns with a single exposure |
| US8791024B1 (en) * | 2013-05-14 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to define multiple layer patterns using a single exposure |
| CN104671191B (zh) * | 2013-11-27 | 2017-09-29 | 北京嘉岳同乐极电子有限公司 | 微纳结构及其制作方法 |
| KR102215782B1 (ko) | 2013-12-16 | 2021-02-17 | 삼성디스플레이 주식회사 | 표시기판의 제조방법 및 이를 이용한 표시장치의 제조방법 |
| CN104752170B (zh) * | 2013-12-30 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的形成方法 |
| KR20150100046A (ko) * | 2014-02-24 | 2015-09-02 | 삼성전자주식회사 | 절연막 구조물 형성 방법 및 이를 이용한 금속 배선 제조 방법 |
| US9601348B2 (en) | 2014-03-13 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of forming same |
| US10007177B2 (en) * | 2015-08-21 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to define multiple layer patterns using double exposures |
| CN106887388A (zh) * | 2017-02-14 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构 |
| US11764062B2 (en) * | 2017-11-13 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| US10914954B2 (en) * | 2018-08-03 | 2021-02-09 | Facebook Technologies, Llc | Rainbow reduction for waveguide displays |
| US12044965B2 (en) * | 2020-02-12 | 2024-07-23 | Hutchinson Technology Incorporated | Method for forming components without adding tabs during etching |
| WO2023076222A1 (en) * | 2021-10-26 | 2023-05-04 | Geminatio Inc. | Local shadow masking for multi-color exposures |
| US20230298932A1 (en) * | 2022-03-18 | 2023-09-21 | Nanya Technology Corporation | Method for fabricating photomask and method for fabricating semiconductor device with damascene structure |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204532A (ja) * | 1982-05-24 | 1983-11-29 | Hitachi Ltd | パタ−ン形成方法 |
| JPS62276552A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Micro Comput Eng Ltd | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 |
| JPS6318351A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Micro Comput Eng Ltd | パタ−ン形成用マスク |
| JPH02124574A (ja) * | 1987-10-20 | 1990-05-11 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JPH02268416A (ja) * | 1989-04-11 | 1990-11-02 | Matsushita Electron Corp | 半導体装置の製造方法及びそれに使用するフオトマスク |
| JPH03223760A (ja) * | 1990-01-29 | 1991-10-02 | Mitsubishi Electric Corp | レジストパターン形成方法 |
| JPH0553322A (ja) * | 1991-08-22 | 1993-03-05 | Kawasaki Steel Corp | パターン形成方法 |
| JPH0566568A (ja) * | 1991-09-06 | 1993-03-19 | Kawasaki Steel Corp | 多重コントラストレジストパターンの製造方法、及び多層レジスト |
| JPH05275316A (ja) * | 1992-03-30 | 1993-10-22 | Oki Electric Ind Co Ltd | レジストパターン形成方法 |
| JPH07135170A (ja) * | 1994-04-20 | 1995-05-23 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH09146259A (ja) * | 1995-08-29 | 1997-06-06 | Ricoh Opt Ind Co Ltd | グラデーションマスクとその製造方法およびグラデーションマスクを用いた特殊表面形状の創成方法 |
| JP2000012541A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000199968A (ja) * | 1999-01-06 | 2000-07-18 | Sony Corp | 多層レジスト構造およびこれを用いた３次元微細構造の作製方法 |
| JP2000208521A (ja) * | 1999-01-08 | 2000-07-28 | Seiko Epson Corp | 半導体装置の配線形成方法 |
| JP2002156740A (ja) * | 2000-09-18 | 2002-05-31 | Sharp Corp | 位相変化したマルチレベルレチクルを含む、バイレベルレジストを用いたマルチレベルレチクルの製造方法 |
| JP2005217023A (ja) * | 2004-01-28 | 2005-08-11 | Sharp Corp | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723405B2 (ja) * | 1991-11-12 | 1998-03-09 | 松下電器産業株式会社 | 微細電極の形成方法 |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
-
2005
- 2005-12-24 US US11/317,089 patent/US7579137B2/en not_active Expired - Fee Related
-
2006
- 2006-11-08 CN CN200610144473A patent/CN100590842C/zh not_active Expired - Fee Related
- 2006-12-20 JP JP2006343493A patent/JP5379346B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-15 US US12/121,502 patent/US7727708B2/en not_active Expired - Fee Related
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204532A (ja) * | 1982-05-24 | 1983-11-29 | Hitachi Ltd | パタ−ン形成方法 |
| JPS62276552A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Micro Comput Eng Ltd | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 |
| JPS6318351A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Micro Comput Eng Ltd | パタ−ン形成用マスク |
| JPH02124574A (ja) * | 1987-10-20 | 1990-05-11 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JPH02268416A (ja) * | 1989-04-11 | 1990-11-02 | Matsushita Electron Corp | 半導体装置の製造方法及びそれに使用するフオトマスク |
| JPH03223760A (ja) * | 1990-01-29 | 1991-10-02 | Mitsubishi Electric Corp | レジストパターン形成方法 |
| JPH0553322A (ja) * | 1991-08-22 | 1993-03-05 | Kawasaki Steel Corp | パターン形成方法 |
| JPH0566568A (ja) * | 1991-09-06 | 1993-03-19 | Kawasaki Steel Corp | 多重コントラストレジストパターンの製造方法、及び多層レジスト |
| JPH05275316A (ja) * | 1992-03-30 | 1993-10-22 | Oki Electric Ind Co Ltd | レジストパターン形成方法 |
| JPH07135170A (ja) * | 1994-04-20 | 1995-05-23 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH09146259A (ja) * | 1995-08-29 | 1997-06-06 | Ricoh Opt Ind Co Ltd | グラデーションマスクとその製造方法およびグラデーションマスクを用いた特殊表面形状の創成方法 |
| JP2000012541A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000199968A (ja) * | 1999-01-06 | 2000-07-18 | Sony Corp | 多層レジスト構造およびこれを用いた３次元微細構造の作製方法 |
| JP2000208521A (ja) * | 1999-01-08 | 2000-07-28 | Seiko Epson Corp | 半導体装置の配線形成方法 |
| JP2002156740A (ja) * | 2000-09-18 | 2002-05-31 | Sharp Corp | 位相変化したマルチレベルレチクルを含む、バイレベルレジストを用いたマルチレベルレチクルの製造方法 |
| JP2005217023A (ja) * | 2004-01-28 | 2005-08-11 | Sharp Corp | 半導体装置の製造方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009166492A (ja) * | 2007-12-19 | 2009-07-30 | Canon Inc | 液体吐出ヘッドの製造方法 |
| JP2011071383A (ja) * | 2009-09-28 | 2011-04-07 | Toppan Printing Co Ltd | パターン形成方法、パターン形成体 |
| JP2011081326A (ja) * | 2009-10-10 | 2011-04-21 | Hoya Corp | 多階調フォトマスクの製造方法及び多階調フォトマスク用ブランク、並びに電子デバイスの製造方法 |
| KR101094540B1 (ko) | 2009-10-10 | 2011-12-19 | 호야 가부시키가이샤 | 다계조 포토마스크의 제조 방법 및 다계조 포토마스크용 블랭크, 및 전자 디바이스의 제조 방법 |
| JP2011249648A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | パターン形成方法 |
| JP2012208350A (ja) * | 2011-03-30 | 2012-10-25 | Lapis Semiconductor Co Ltd | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 |
| JP2014048508A (ja) * | 2012-08-31 | 2014-03-17 | Kanto Gakuin | ３次元多層構造体の製造方法及び３次元多層構造体 |
| KR102162913B1 (ko) * | 2013-03-19 | 2020-10-07 | 오쿠치 마테리얼스 가부시키가이샤 | 반도체 소자 탑재용 기판의 제조방법 |
| KR20150135203A (ko) * | 2013-03-19 | 2015-12-02 | 에스에이치 메테리얼스 코퍼레이션 리미티드 | 반도체 소자 탑재용 기판의 제조방법 |
| JP2013169001A (ja) * | 2013-05-02 | 2013-08-29 | Fujitsu Ltd | 線路導体の製造方法 |
| KR20160098517A (ko) | 2014-02-17 | 2016-08-18 | 후지필름 가부시키가이샤 | 패턴 형성 방법, 에칭 방법, 전자 디바이스의 제조 방법, 및 전자 디바이스 |
| US9810981B2 (en) | 2014-02-17 | 2017-11-07 | Fujifilm Corporation | Pattern formation method, etching method, electronic device manufacturing method, and electronic device |
| JP2021005739A (ja) * | 2014-12-27 | 2021-01-14 | マクセルホールディングス株式会社 | 半導体装置用基板及びその製造方法、半導体装置 |
| JP2016188926A (ja) * | 2015-03-30 | 2016-11-04 | 株式会社Ｓｃｒｅｅｎホールディングス | 露光データ生成方法、製造方法、露光データ生成装置、露光データ生成プログラム、および、製造システム |
| WO2016157611A1 (ja) * | 2015-03-30 | 2016-10-06 | 株式会社Ｓｃｒｅｅｎホールディングス | 露光データ生成方法、製造方法、露光データ生成装置、露光データ生成プログラム、および、製造システム |
| JP2019530024A (ja) * | 2016-09-20 | 2019-10-17 | カール・ツァイス・エスエムティー・ゲーエムベーハー | マイクロリソグラフィのための投影露光方法および投影露光装置 |
| KR20190051041A (ko) * | 2016-09-20 | 2019-05-14 | 칼 짜이스 에스엠티 게엠베하 | 마이크로리소그라피용 투영 노광 방법 및 투영 노광 장치 |
| JP7063908B2 (ja) | 2016-09-20 | 2022-05-09 | カール・ツァイス・エスエムティー・ゲーエムベーハー | マイクロリソグラフィのための投影露光方法および投影露光装置 |
| KR102427470B1 (ko) | 2016-09-20 | 2022-08-01 | 칼 짜이스 에스엠티 게엠베하 | 마이크로리소그라피용 투영 노광 방법 및 투영 노광 장치 |
| JP2020197693A (ja) * | 2019-05-14 | 2020-12-10 | 富士フイルム株式会社 | パターン形成方法、回路基板の製造方法、電子デバイス、転写材料、及び積層体 |
| JP7270506B2 (ja) | 2019-05-14 | 2023-05-10 | 富士フイルム株式会社 | パターン形成方法、回路基板の製造方法、電子デバイス、転写材料、及び積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7727708B2 (en) | 2010-06-01 |
| US7579137B2 (en) | 2009-08-25 |
| CN100590842C (zh) | 2010-02-17 |
| US20080214011A1 (en) | 2008-09-04 |
| US20070148598A1 (en) | 2007-06-28 |
| JP5379346B2 (ja) | 2013-12-25 |
| CN1988130A (zh) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5379346B2 (ja) | デュアル・ダマシン構造を製作する方法 | |
| US9685367B2 (en) | Photomask for forming multiple layer patterns with a single exposure | |
| JP5079012B2 (ja) | パターン化された材料層を形成する方法 | |
| US8536031B2 (en) | Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme | |
| US6509137B1 (en) | Multilayer photoresist process in photolithography | |
| KR100470181B1 (ko) | 단순화된홀인터커넥트공정 | |
| US6673524B2 (en) | Attenuating extreme ultraviolet (EUV) phase-shifting mask fabrication method | |
| US8187774B2 (en) | Mask for EUV lithography and method for exposure using the same | |
| US6764808B2 (en) | Self-aligned pattern formation using wavelenghts | |
| EP1536284A1 (en) | Phase shift mask and production method therefor and production method for semiconductor device | |
| US20220328304A1 (en) | Dual critical dimension patterning | |
| JPH1083065A (ja) | 位相シフトマスク及びその製造方法 | |
| US8067133B2 (en) | Phase shift mask with two-phase clear feature | |
| US9280046B2 (en) | Method of fabricating mask | |
| JP2009053575A (ja) | フォトマスク及びそれを用いたパターン形成方法 | |
| JP2004096063A (ja) | 極短紫外光の位相シフトマスクおよびその製造方法並びに半導体装置の製造方法 | |
| KR100846678B1 (ko) | 반도체 제조에서 포토리소그래피 시스템 및 방법 | |
| US20240053669A1 (en) | Euv photo masks and manufacturing method thereof | |
| KR100564589B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| CN117250822A (zh) | Euv光掩模及其制造方法 | |
| US6664030B1 (en) | System for and method of constructing an alternating phase-shifting mask | |
| WO2008116477A1 (en) | Microlithographic method | |
| JP2001102300A (ja) | パターニングの方法および半導体デバイス | |
| KR20070071628A (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20121206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20131007 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20140123 |
|
| LAPS | Cancellation because of no payment of annual fees |