KR102162913B1 - 반도체 소자 탑재용 기판의 제조방법 - Google Patents

반도체 소자 탑재용 기판의 제조방법 Download PDF

Info

Publication number
KR102162913B1
KR102162913B1 KR1020157019303A KR20157019303A KR102162913B1 KR 102162913 B1 KR102162913 B1 KR 102162913B1 KR 1020157019303 A KR1020157019303 A KR 1020157019303A KR 20157019303 A KR20157019303 A KR 20157019303A KR 102162913 B1 KR102162913 B1 KR 102162913B1
Authority
KR
South Korea
Prior art keywords
resist
substrate
layer
exposure
mask
Prior art date
Application number
KR1020157019303A
Other languages
English (en)
Other versions
KR20150135203A (ko
Inventor
시게루 호소모미
Original Assignee
오쿠치 마테리얼스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오쿠치 마테리얼스 가부시키가이샤 filed Critical 오쿠치 마테리얼스 가부시키가이샤
Publication of KR20150135203A publication Critical patent/KR20150135203A/ko
Application granted granted Critical
Publication of KR102162913B1 publication Critical patent/KR102162913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

전극층과 수지의 밀착성을 향상시키기 위해서, 전극층의 두께를 두껍게 하고, 수지에 들어가도록 전극층의 단면 형상을 요철을 갖는 형상으로 형성한 반도체 소자 탑재용 기판을 제공하는 것이다.
[해결수단]
메인 감광 파장이 다른 2 종류의 드라이 필름 레지스트를 사용하여 기판(1) 표면에 복수의 레지스트층(10, 11)을 형성하는 공정과, 복수의 레지스트층 위에서부터 제1 노광용 마스크(20)을 사용하고 복수의 레지스트층 중간에서 특정의 레지스트층(10)을 선택적으로 제1 패턴으로 감광하는 제1 노광 공정과, 복수의 레지스트층 위에서부터 제2 노광용 마스크(21)를 사용하여 복수의 레지스트층 중간에서 다른 레지스트층(11)을 제2 패턴으로 감광하는 제2 노광 공정과, 복수의 레지스트층의 미노광 부분(30, 31)을 제거하여 기판의 표면을 부분적으로 노출시켜 개구부(40, 41)를 가지는 레지스트 마스크(10, 11)를 형성하는 현상 공정과, 기판의 표면이 노출하고 있는 부분에 원하는 도금을 실시하여 도금층(2)을 형성하는 공정과, 레지스트 마스크를 제거하는 공정을 차례로 거치는 것이다.

Description

반도체 소자 탑재용 기판의 제조방법{METHOD FOR PRODUCING SUBSTRATE FOR SEMICONDUCTOR ELEMENT MOUNTING}
본 발명은 금속판 등 도전성을 가지는 기판의 표면에 단자 등이 되는 도금층을 구비한 반도체 소자 탑재용 기판의 제조 방법에 관한 것이다.
도전성을 가지는 기재의 일면 측에, 소정의 패턴으로 레지스트 마스크를 형성하고, 레지스트 마스크로부터 노출된 기재에 도전성 금속을 도금하여 반도체 소자 탑재용 금속층과, 외부와 접속하기 위한 전극층을 형성하고, 레지스트 마스크를 제거함으로써 반도체 소자 탑재용 기판을 형성한 다음 이 반도체 소자 탑재용 기판의 금속층 부분에 반도체 소자를 탑재하고, 반도체 소자와 전극층을 와이어 본딩 한 후 수지 봉지를 하고, 기재를 제거하여, 수지 측에 금속층 및 전극층을 노출시키도록 제작한 반도체 장치가 알려져 있다.
이러한 반도체 장치는, 종래 리드 프레임으로 불리는 0.1~0.25 mm의 두께의 금속기재로 형성되어 있었지만, 종래의 금속 기재 대신에 0.01~0.08 mm정도의 두께로 도금에 의해 형성한 금속층, 전극층을 사용하는 것에 의해 박형화를 실현하고 있다. 이 경우, 제작에 사용한 기재를 제거하지만 이때 도금에 의해 형성된 금속층이나 전극층이 봉지 수지와 확실하게 밀착하여 수지 측에 남는 것이 중요하다.
특허 문헌 1에는, 형성한 레지스트 마스크를 넘어 도전성 금속을 전착(도금) 시킴으로써, 금속층과 전극층의 상단부 둘레에 돌출부를 가지는 반도체 소자 탑재용 기판을 얻고, 수지 봉지 시에 금속층 및 전극층의 돌출부가 수지에 들어간 형태가 되어 확실히 수지 측에 남도록 하는 것이 기재되어 있다.
특허 문헌 2에는, 산란 자외광을 사용하여 레지스트 마스크를 사다리꼴로 형성하는 것에 의해 금속층 또는 전극층을 단면이 역사다리꼴의 형상으로 형성하는 것이 기재되어 있다.
[특허문헌 1] 일본특허공개 2002－9196호 공보 [특허문헌 2] 일본특허공개 2007－103450호 공보
특허 문헌 1에 기재된 레지스트 마스크를 넘어 도전성 금속을 전착시키는 방법은, 형성하는 금속층 및 전극층을 레지스트 마스크로부터 오버행시켜 도금을 실시하는 것에 의해 형성한다. 이 금속층 및 전극층의 오버행량은, 레지스트 마스크를 넘어서 부터의 도금 두께에 비례한다. 그러나, 레지스트 마스크의 패턴 형상이나 도금 조건에 따라서는, 도금 두께의 불규칙도 커지기 때문에, 금속층 및 전극층의 차양 길이도 마찬가지로 불규칙해진다. 따라서, 반도체 탑재용 기판의 금속층 및 전극층의 치수나 간격 등을 설정하는 경우, 이 차양 길이의 격차를 고려하지 않으면 안되며, 금속층 및 전극층의 치수나 간격을 작게 하기 어려운 문제가 있다.
또, 특허 문헌 2에 기재된 산란 자외광을 사용하여 레지스트층의 개구부의 단면 형상을 역사다리꼴로 형성하는 방법은, 사용하는 레지스트층의 두께가 25μm정도까지이면 효과적이다. 따라서, 특허 문헌 2에 기재된 방법은 형성되는 금속층 또는 전극층의 두께가 약 20μm정도까지이면 효과적인 방법이라고 말할 수 있다.
그러나, 예를 들면 레지스트층을 두껍게 하여 50μm정도로 한 경우, 자외광이 레지스트에 흡수되고 금속판 방향으로 향할 수록 빛이 감쇠하기 때문에, 레지스트 마스트의 개구부 단면 형상의 사다리꼴의 밑각이 90도(즉 장방형)에 가깝게 되거나, 또는 이것 보다 더 작아져 금속판측이 장변이 되는 사다리꼴 형상이 된다. 그리하여 개구부 내에 도금이 형성된 금속층 또는 전극층의 형상이 역사다리꼴을 이루지 않게 되기 때문에, 금속층 또는 전극층과 수지와의 밀착성이 저하하게 된다.
반도체 소자 탑재용 기판의 금속층 및 전극층과 수지의 밀착성을 보다 향상시키기 위해서는, 금속층 및 전극층의 두께를 보다 두껍게 하는 것이 효과적이다. 또는 수지에 들어가게 하기 위해, 금속층 및 전극층의 단면 형상을 역사다리꼴 형상 또는 요철이 있는 윤곽을 갖도록 형성하는 것이 효과적이다.
따라서, 레지스트층을 두껍게 하여, 금속층이나 전극층의 두께를 두껍게 하는 것이 바람직하다. 또, 단면이 역사다리꼴 형상이나 요철이 있는 윤곽을 갖는 도금층이 형성되는 레지스트 마스크를 형성하고, 이 레지스트 마스크를 사용하여 단면이 역사다리꼴 형상이나 요철이 있는 윤곽을 갖는 도금층을 형성하는 것이 보다 바람직하다. 또, 역사다리꼴의 형상이나 요철의 형상에 따라 다르지만, 기본적으로는 도금층에 의해 형성되는 금속층이나 전극층의 두께가 30~100μm정도가 되도록 반도체 소자 탑재용 기판을 제조하는 것이 필요하다.
본 발명의 반도체 소자 탑재용 기판의 제조 방법은 상술한 과제를 해결하기 위해서 고안 된 것이다. 본 발명의 일실시형태에 의하면, 금속층이나 전극층이 두꺼우면서 금속층이나 전극층의 단면 형상이 요철을 가지도록 형성되는 것에 의해, 금속층이나 전극층과 수지의 밀착성이 보다 높아지는 반도체 소자 탑재용 기판을 제공할 수 있다.
상기 목적을 달성하기 위해서, 본 발명의 일실시형태에 따른 도전성을 가지는 기판의 표면에 단자 등이 되는 도금층을 구비한 반도체 소자 탑재용 기판의 제조 방법은, 메인 감광 파장이 다른 제1 드라이 필름 레지스트와 제2 드라이 필름 레지스트로 상기 기판의 표면에 복수의 레지스트층을 형성하는 공정과, 상기 복수의 레지스트층 위에서부터 제1 노광용 마스크를 사용하고 상기 복수의 레지스트층 중간에서 상기 제1 드라이 필름 레지스트로 이루어진 적어도 하나의 레지스트층을 선택적으로 제1 패턴으로 감광하는 제1 노광 공정과, 상기 복수의 레지스트층 위에서부터 제2 노광용 마스크를 사용하여 상기 복수의 레지스트층 중간에서 상기 제2 드라이 필름 레지스트로 이루어진 적어도 하나의 레지스트층을 제2 패턴으로 감광하는 제2 노광 공정과, 상기 복수의 레지스트층의 미노광 부분을 제거하여 상기 기판의 표면을 부분적으로 노출시켜 개구부를 가지는 레지스트 마스크를 형성하는 현상 공정과, 상기 기판의 표면이 노출하고 있는 부분에 소망한 도금을 실시하여 도금층을 형성하는 공정과, 상기 레지스트 마스크를 제거하는 공정을 차례로 거치는 것을 특징으로 한다.
또, 본 발명의 일실시형태에 있어서는, 상기 제1 노광용 마스크와 상기 제2 노광용 마스크는 그려져 있는 패턴이 다른 것이 바람직하다. 제1 노광용 마스크와 제2 노광용 마스크를 사용하여 상기 2종류의 드라이 필름 레지스트로 이루어지는 상기 복수의 레지스트층을 노광하여 현상하는 것에 의해, 상기 기판 표면이 노출하고 있는 도금용 레지스트 마스크가 작성되지만, 이 제1 노광용 마스크와 제2 노광용 마스크에 그려져있는 패턴이 다른 것에 의해 레지스트 마스크의 상기 개구부의 단면에 단차가 형성되는 것이 바람직하다.
또, 본 발명의 일실시형태에 있어서는, 노광 시에, 밴드패스필터를 사용하여 소정의 파장의 자외선을 선택하여 상기 제1 노광 공정 또는 제2 노광 공정을 실시하는 것이 바람직하다.
또, 본 발명의 일실시형태에 있어서는, 노광 시에, 선택된 레지스트층만을 노광할 수 있는 파장의 자외선을 사용하여 상기 제 1 노광 공정 또는 제2 노광 공정을 실시하는 것이 바람직하다.
반도체 기판 재료가 되는 도전성 재료에 메인 감광 파장이 다른 2 종류의 드라이 필름 레지스트를 2층, 3층으로 접착하고, 노광 마스크를 개입시켜, 원하는 층이 감광하는 단선 자외광으로 노광하는 것에 의해, 접착시킨 다층 드라이 필름 레지스트 중의 원하는 층에만 패터닝 노광을 실시하고, 이것을 각층에 실시하여 드라이 필름 레지스트를 현상하는 것에 의해, 단면이 역사다리꼴 형상이나 단면 T형상 또는 단면 윤곽이 요철 형상인 개구부를 제작할 수 있다. 그 다음, 도금을 전착적층하는 것에 의해, 드라이 필름 레지스트의 개구부를 주형으로서 도금 금속을 상기 개구부와 같은 형상으로 형성할 수 있기 때문에, 금속층이나 전극층의 단면 형상이 요철을 가지게 형성함으로써, 금속층이나 전극층과 수지의 밀착성을 높이는 반도체 소자 탑재용 기판을 제공할 수 있다.
도 1(a)는, 본 발명의 일실시형태의 제조 방법에 의해, 도전성을 가지는 기판에 메인의 감광 파장이 다른 2 종류의 드라이 필름 레지스트를 사용하여 2층으로 이루어진 레지스트 마스크를 형성하여 처리를 하여, 원하는 도금을 실시했을 때의 단면도이며, (b) 및 (c)는, 감광 파장이 다른 2 종류의 드라이 필름 레지스트를 사용하여 3층으로 이루어지는 레지스트 마스크를 형성하여, 원하는 도금을 실시했을 때의 단면도이다.
도 2(a) 내지 (e)는, 실시예 1에 나타내는 레지스트층이 2층인 경우의 제조 방법의 제조 흐름에 따른 각각의 공정에 있어서의 처리를 단면도로 나타낸 것이다.
도 3(a) 내지 (e)는, 실시예 2에 나타내는 레지스트층이 3층인 경우의 제조 방법의 제조 흐름에 따른 각각의 공정에 있어서의 처리를 단면도로 나타낸 것이다.
도 4(a) 내지 (e)는, 실시예 3에 나타내는 레지스트층이 3층인 경우의 제조 방법의 제조 흐름에 따른 각각의 공정에 있어서의 처리를 단면도로 나타낸 것이다.
우선, 도전성을 가지는 기판의 표면에 감광 파장이 다른 드라이 필름 레지스트를 사용하여 2층 또는 3층의 레지스트층을 형성한다. 4층 이상으로 형성하는 것도 가능하지만, 비용이 상승하기 때문에 2층 또는 3층이 바람직하다.
다음에, 제1 노광용 마스크를 사용하여 원하는 레지스트층이 감광하는 자외광에 의해 제1 노광을 실시하고, 다음에 제2 노광용 마스크를 사용하여, 다른 레지스트층이 감광하는 자외광에 의해 제2 노광을 실시하며, 현상하여 복수의 레지스트층에 개구부를 형성하여 레지스트 마스크를 형성한다. 이때, 개구부 단면의 윤곽에는 복수의 레지스트층에 의해 요철이 형성되도록 노광용 마스크는 형성되어 있다. 이 개구부가 형성된 레지스트 마스크는, 도금용 마스크로서 사용한다.
그리고 형성된 개구부에는, 기판 표면이 노출하고 있고, 필요한 전기 도금 처리를 하여 단면의 윤곽이 요철을 가지는 도금층을 형성한 후, 레지스트 마스크를 박리함으로써 반도체 소자 탑재용 기판을 얻을 수 있다.
보다 구체적으로는, 예를 들면 도 1에 나타내는 바와 같이, 반도체 기판 재료가 되는 도전성 재료(1)에 메인 감광 파장이 다른 드라이 필름 레지스트(예：DI용 DFR(h선), 범용 DFR(메인 파장 i선)등)를 2층, 3층으로 접착하고, 노광 마스크를 개입시켜, 원하는 레지스트층이 감광하는 단선 자외광(예：h선만, i선만)으로 노광하는 것에 의해, 접착된 다층 레지스트층 중간에서 원하는 층에만 패터닝 노광을 실시한다. 이것을 각층에 실시하고, 레지스트층을 현상하는 것에 의해 2층 또는 3층으로 이루어지는 레지스트 마스크(10, 11, 12)를 형성하고, 단면 T형 형상(도 1(a)) 또는 단면 요철 형상(도 1의(b), (c))의 개구부를 제작한다. 그 후, 도금을 전착 적층하는 것에 의해, 레지스트 마스크(10, 11, 12)의 개구부를 주형으로서 도금 금속을 상기 개구부와 같은 형상으로 형성하여 도금층(2)을 형성한다.
[실시예]
(실시예 1)
다음에, 본 발명자가 행한 일실험을 본 발명의 반도체 소자 탑재용 기판의 제조 방법의 일실시예로서 도 2에 근거해 설명한다. 도 2(a)에 나타내는 바와 같이, 도전성을 가지는 기판(1)으로서 두께 0.15 mm의 SUS430의 양면에 두께 25μm의 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：ADH－252)를 래미네이트하여 레지스트층(10)을 형성했다(이면측은 도시하지 않음). 이때의 래미네이트 조건은, 롤 온도 105℃, 롤 압력 0.5MPa, 전송 속도 2.5 m/min로 실시했다. 또, 래미네이트한 드라이 필름 레지스트는 네가티브형 레지스트이며, h선 조사(감광 파장：405 nm)에 의한 노광이 가능한 드라이 필름 레지스트이다.
다음에, 일면측(표면측)의 상기 레지스트층(10)에 중첩하여, 상기 레지스트층(10)과 감광 파장이 다른 두께 50μm의 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：AQ－5038)을 상기와 같은 조건으로 래미네이트하는 것에 의해, 상층의 레지스트층(11)을 형성했다. 이 드라이 필름 레지스트도 네가티브형 레지스트이지만, i선 조사(감광 파장：365 nm)에 의한 노광이 가능한 드라이 필름 레지스트이다.
이렇게, 도 2(a)에 나타내는 바와 같이, 기판(1)의 표면 측에는, 감광 파장이 다른 2 종류의 드라이 필름 레지스트에 의해 레지스트층(10, 11)이 형성되고, 이면측(도시하지 않음)에는, 표면측의 하층과 같은 레지스트층이 형성된다.
다음에, 도 2(b)에 나타내는 바와 같이, 표면측의 레지스트층(10, 11) 위에 소정의 패턴이 형성된 노광용 마스크(20)를 씌워고, 그 마스크(20)와 노광용 광원(4)과의 사이에 405 nm의 밴드패스필터(3)를 설치했다.
그리고, 광원(4)으로서 메인 파장이 i선이고, h선과 g선을 포함하는 혼선의 수은 램프(오크 제조：쇼트아크램프)를 사용하여 노광을 실시함으로써, 표면측의 하층의 레지스트층(10)을 파장 405 nm의 자외광에 의해 마스크(20)에 그려진 패턴으로 감광해 경화시키고, 이면측은 같은 광원에 의해 직접 레지스트층(10)을 전면 감광시켜 경화시켰다(이면측은 도시하지 않음). 이때의 노광량은, 표면측이 파장 405 nm의 검출기로 18 mJ/cm2, 이면측이 파장 365 nm의 검출기로 80 mJ/cm2였다.
이때, 표면측은, 405 nm의 밴드패스필터(3)에 의해 h선 조사에 의한 노광을 실시하게 되고, 상층의 레지스트층(11)은, 미노광 상태이다. 이면측은, 혼선에 의한 노광에 의해 전면이 경화한 레지스트 마스크가 된다.
다음에, 도 2(c)에 나타내는 바와 같이, 표면측의 레지스트층(10, 11) 위에 노광용 상기 마스크(20)와 다른 소정의 패턴이 형성된 마스크(21)를 씌워고, 상기 광원(4)(혼선의 수은 램프)에 의해 노광을 행함으로써, 레지스트층(11)을 노광용 마스크(21)의 패턴으로 감광하여 경화시켰다. 이때, 마스크(20)와 마스크(21)는, 경화시키는 평면 면적이, 나중에 노광하는 마스크(21) 쪽이 더 작은 노광 면적으로 함으로써, 먼저 노광한 레지스트층(10)의 미노광 부분(30)을 경화시키지 않는다. 이때의 노광량은, 파장 365 nm의 검출기로 70 mJ/cm2였다.
다음에, 도 2(d)에 나타내는 바와 같이, 현상을 행함으로써, 표면측 상층의 레지스트층(11)은 소정의 패턴으로 형성되고, 미노광 부분(31)에 개구부(41)가 형성된 레지스트 마스크의 일부(11)가 되고, 또 하층의 레지스트층(10)도 미노광 부분(30)과 마찬가지로 개구부(40)가 형성되어 레지스트 마스크의 일부(10)가 되고, 기판(1)이 노출하게 된다. 이 현상 처리는, 1%탄산나트륨액을 액체의 온도 30℃, 스프레이 압력 0.08 MPa로 약 80초간 가공했다. 개구부(40)와 개구부(41)에 의해 단면이 대략 T형상의 개구부가 형성된다.
그리고, 도 2(e)에 나타내는 바와 같이, 기판(1)이 노출한 개구부(40, 41)에 대해, 표면 산화 피막 제거 및 일반적인 도금 전처리에 의한 표면의 활성화 처리를 행한 후, 니켈 도금을 하여 45μm의 두께의 도금층(금속층, 전극층)(2)을 형성했다.
그 후, 알칼리 용액에 의해 기판(1)의 양면에 형성되어 있는 레지스트 마스크(10, 11)를 모두 박리함으로써 단면 형상이 대략 T형상의 도금층(금속층, 전극층)(2)이 형성된 반도체 소자 탑재용 기판을 얻었다.
또한, 광원에 수은 램프를 사용하지 않고, 특정 파장의 자외선 LED 램프를 사용함으로써, 밴드패스필터를 사용하지 않고 원하는 레지스트층을 노광하는 것도 가능하다.
또, 이면 측에 형성하는 레지스트층은, 전면을 경화시키기 때문에, 어떤 타입의 드라이 필름 레지스트를 사용해도 문제는 없다. 더욱이, 형성하는 도금층(2)은, 복수의 도금을 적층해도 좋고, 필요에 따라서 금, 팔라듐, 니켈, 구리, 코발트 등 및 이들 합금에 의한 도금을 선택하고 차례로 적층하여 형성할 수도 있다.
(실시예 2)
다음에, 본 발명자가 실시한 3층의 드라이 필름 레지스트를 사용한 경우의 실험을 실시예 2로서 도 3에 근거해 설명한다. 도 3(a)에 나타내는 바와 같이, 기판(1)으로서 두께 0.15 mm의 Cu판을 사용하고, 기판(1)의 양면에 두께 25μm의 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：ADH－252)를 래미네이트하여 레지스트층(10)을 형성했다(이면측은 도시하지 않음). 이때의 래미네이트 조건은, 롤 온도 105℃, 롤 압력 0.5 MPa, 전송 속도 2.5 m/min로 행했다. 또, 래미네이트한 드라이 필름 레지스트는 네가티브형 레지스트이며, h선 조사(감광 파장：405 nm)에 의한 노광이 가능한 레지스트이다.
다음에, 일면측(표면측)의 상기 레지스트층(10)에 중첩하여, 상기 레지스트층(10)과 감광 파장이 다른 두께 25μm의 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：AQ－2558)를 상기와 같은 조건으로 래미네이트함으로써, 두번째 층의 레지스트층(11)을 형성했다. 이 드라이 필름 레지스트도 네가티브형 레지스트이지만, i선 조사(감광 파장：365 nm)에 의한 노광이 가능한 레지스트이다.
다음에, 일면측(표면측)의 상기 레지스트층(10, 11)에 중첩하여, 상기 레지스트층(10)과 같은 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：ADH－252)를 상기와 같은 조건으로 래미네이트하여, 최상층의 레지스트층(12)을 형성했다.
이렇게, 도 3(a)에 나타내는 바와 같이, 기판(1)의 표면 측에는, 감광 파장이 다른 2 종류의 드라이 필름에 의해 3층의 레지스트층(10, 11, 12)이 차례로 형성되고, 이면측(도시하지 않음)에는, 표면측의 최하층과 같은 레지스트층이 형성된다.
다음에, 도 3(b)에 나타내는 바와 같이, 표면측의 레지스트층(10, 11, 12) 위에 소정의 패턴이 형성된 노광용 마스크(20)을 씌우고, 그 마스크(20)와 노광용 광원(4) 사이에 405 nm의 밴드패스필터(3)를 설치했다.
그리고, 광원(4)으로서 메인 파장이 i선에서 h선과 g선을 포함하는 혼선의 수은 램프(오크 제조：쇼트 아크 램프)를 사용하여 노광을 실시함으로써, 표면측의 최상층의 레지스트층(12)과 최하층의 레지스트층(10)을 파장 405 nm의 자외광에 의해 마스크(20)에 그려진 패턴으로 감광하여 경화시키고, 이면측은 같은 광원에 의해 직접 레지스트층(10)을 전면 감광시켜 경화시켰다(이면측은 도시하지 않음). 이때의 노광량은, 표면측이 파장 405 nm의 검출기로 30 mJ/cm2, 이면측이 파장 365 nm의 검출기로 80 mJ/cm2였다.
이때, 표면측은, 405 nm의 밴드패스필터(3)에 의해 h선 조사에 의한 노광을 실시하게 되고, 최상층과 최하층에 끼워진 중간의 레지스트층(11)은, 미노광 상태이다. 이면측은, 혼선에 의한 노광에 의해 전면이 경화한 레지스트층이 된다.
다음에, 도 3(c)에 나타내는 바와 같이, 표면측의 레지스트층(10, 11, 12) 위에 노광용 상기 마스크(20)와 다른 소정의 패턴이 형성된 마스크(21)를 씌우고 상기 광원(4)(혼선의 수은 램프)에 의해 노광을 행함으로써, 레지스트층(11)을 노광용 마스크(21)의 패턴으로 감광하여 경화시켰다. 이때, 마스크(20)와 마스크(21)는, 경화시키는 평면 면적이, 나중에 노광하는 마스크(21) 쪽이 더 작은 노광 면적으로 함으로써, 먼저 노광한 레지스트층(10)의 미노광 부분(30)과 레지스트층(12)의 미노광 부분(32)을 경화시키지 않는다. 이때의 노광량은, 파장 365 nm의 검출기로 70 mJ/cm2였다.
다음에, 도 3(d)에 나타내는 바와 같이, 현상을 함으로써, 표면측의 최상층의 레지스트층(12)과 최하층의 레지스트층(10)은 소정의 패턴으로 형성되고, 미노광 부분(32)에 개구부(42)가 형성된 레지스트 마스크의 일부(12)가 되고, 또 미노광 부분(30)에 개구부(40)가 형성된 레지스트 마스크의 일부(10)가 된다. 또 최상층과 최하층에 끼워진 중간의 레지스트층(11)도 미노광 부분(31)과 마찬가지로 개구부(41)가 형성되어 레지스트 마스크의 일부(11)가 되고, 그리고 기판(1)이 노출하게 된다. 이 현상 처리는, 1%탄산나트륨액을 액체의 온도 30℃, 스프레이 압력 0.08MPa로 약 120초간 가공했다. 개구부(40)와 개구부(41) 및 개구부(42)에 의해 양측으로 오목형상을 가진 레지스트 마스크의 단면 형상이 형성된다.
그리고, 도 3(e)에 나타내는 바와 같이, 기판(1)이 노출한 개구부(40, 41, 42)에 대해, 표면 산화 피막 제거 및 일반적인 도금 전처리에 의한 표면의 활성화 처리를 행한 후, 니켈 도금을 행하여 70μm의 두께의 도금층(금속층, 전극층)(2)을 형성했다.
그 후, 알칼리 용액에 의해 기판(1)의 양면에 형성되어 있는 레지스트 마스크(10, 11, 12)를 모두 박리함으로써 단면 형상이 양측으로 볼록 형상을 갖는 도금층(금속층, 전극층)(2)이 형성된 반도체 소자 탑재용 기판을 얻었다.
또, 광원에 수은 램프를 사용하지 않고, 특정 파장의 자외선 LED 램프를 사용함으로써, 밴드패스필터를 사용하지 않고, 필요한 레지스트층을 노광하는 것도 가능하다.
또, 이면 측에 형성하는 레지스트층은, 전면을 경화시키기 때문에, 어떤 타입의 드라이 필름 레지스트를 사용해도 문제는 없다. 더욱이, 형성하는 도금층(2)은, 복수의 도금을 적층해도 좋고, 필요에 따라서 금, 팔라듐, 니켈, 구리, 코발트 등 및 이들 합금에 의한 도금을 선택하여 차례로 적층하여 형성할 수도 있다.
(실시예 3)
본 발명자가 실시한 마찬가지로 3층의 드라이 필름 레지스트를 사용한 경우의 다른 실시예를 실시예 3으로서 도 4에 근거해 설명한다. 도 4(a)에 나타내는 바와 같이, 기판(1)으로서 두께 0.15 mm의 Cu판을 사용하여, 기판(1)의 양면에 두께 25μm의 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：AQ－2558)을 래미네이트하여 레지스트층(10)을 형성했다(이면측은 도시하지 않음). 이때의 래미네이트 조건은, 롤 온도 105℃, 롤 압력 0.5 MPa, 전송 속도 2.5 m/min로 행했다. 또, 래미네이트한 드라이 필름 레지스트는 네가티브형 레지스트이며, i선 조사(감광 파장：365 nm)에 의한 노광이 가능한 레지스트이다.
다음에, 일면측(표면측)의 상기 레지스트층(10)에 중첩하여, 상기 레지스트층(10)과 감광 파장이 다른 두께 25μm의 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：ADH－252)를 상기와 같은 조건으로 래미네이트함으로써, 상층의 레지스트층(11)을 형성했다. 이 드라이 필름 레지스트도 네가티브형 레지스트이지만, h선 조사(감광 파장：405 nm)에 의한 노광이 가능한 레지스트이다.
다음에, 일면측(표면측)의 상기 레지스트층(10, 11)에 중첩하여, 상기 레지스트층(10)과 같은 드라이 필름 레지스트(Asahi Kasei E-materials Corporation 제조：AQ－2558)를 상기와 같은 조건으로 래미네이트하여, 최상층의 레지스트층(12)을 형성했다.
이와 같이, 도 4(a)에 나타내는 바와 같이, 기판(1)의 표면 측에는, 감광 파장이 다른 2 종류의 드라이 필름에 의해 3층의 레지스트층(10, 11, 12)이 차례로 형성되고, 이면측(도시하지 않음)에는, 표면측의 최하층과 같은 레지스트층이 형성된다.
다음에, 도 4(b)에 나타내는 바와 같이, 표면측의 레지스트층(10, 11, 12) 위에 소정의 패턴이 형성된 노광용 마스크(20)을 씌우고, 그 마스크(20)와 노광용 광원(4) 사이에 405 nm의 밴드패스필터(3)를 설치했다.
그리고, 광원(4)으로서 메인 파장이 i선에서 h선과 g선을 포함하는 혼선의 수은 램프(오크 제조：쇼트아크램프)를 사용하여 노광을 실시함으로써, 표면측의 중간의 레지스트층(11)을 파장 405 nm의 자외광에 의해 마스크(20)에 그려진 패턴으로 감광하여 경화시키고, 이면측은 같은 광원에 의해 직접 레지스트층을 전면 감광시켜 경화시켰다(이면측은 도시하지 않음). 이때의 노광량은, 표면측이 파장 405 nm의 검출기로 16 mJ/cm2, 이면측이 파장 365 nm의 검출기로 80 mJ/cm2였다.
이때, 표면측은, 405 nm의 밴드패스필터(3)에 의해 h선 조사에 의한 노광을 하게 되고, 최상층의 레지스트층(12)과 최하층의 레지스트층(10)은, 미노광 상태이다. 이면측은, 혼선에 의한 노광에 의해 전면이 경화한 레지스트층으로 된다.
다음에, 도 4(c)에 나타내는 바와 같이, 표면측의 레지스트층(10, 11, 12) 위에 노광용 상기 마스크(20)와 다른 소정의 패턴이 형성된 마스크(21)를 씌우고 상기 광원(4)(혼선의 수은 램프)에 의해 노광을 행함으로써, 최상층의 레지스트층(12)과 최하층의 레지스트층(10)을 노광용 마스크(21)의 패턴으로 감광하여 경화시켰다. 이때, 마스크(20)와 마스크(21)는, 경화시키는 평면 면적이, 나중에 노광하는 마스크(21) 쪽이 더 작은 노광 면적으로 함으로써, 먼저 노광한 레지스트층(11)의 미노광 부분(31)을 경화시키지 않는다. 이때의 노광량은, 파장 365 nm의 검출기로 100 mJ/cm2였다.
다음에, 도 4(d)에 나타내는 바와 같이, 현상을 행함으로써, 표면측의 최상층의 레지스트층(12)과 최하층의 레지스트층(10)은 소정의 패턴으로 형성되고, 미노광 부분(32)에 개구부(42)가 형성된 레지스트 마스크의 일부(12)가 되고, 또 미노광 부분(30)에 개구부(40)가 형성된 레지스트 마스크의 일부(10)가 되고, 또 최상층과 최하층에 끼워진 중간의 레지스트층(11)도 미노광 부분(31)과 마찬가지로 개구부(41)가 형성되어 레지스트 마스크의 일부(11)가 되고, 그리고 기판(1)이 노출하게 된다. 이 현상 처리는, 1%탄산나트륨액을 액체의 온도 30℃, 스프레이 압력 0.08 MPa에서 약 120초간 가공했다. 개구부(40)와 개구부(41) 및 개구부(42)에 의해 양측으로 오목한 형상을 가진 레지스트 마스크의 단면 형상이 형성된다.
그리고, 도 4(e)에 나타내는 바와 같이, 기판(1)이 노출한 개구부(40, 41, 42)에 대해, 표면 산화 피막 제거 및 일반적인 도금 전처리에 의한 표면의 활성화 처리를 한 후, 니켈 도금을 하여 70μm의 두께의 도금층(금속층, 전극층)(2)을 형성했다.
그 후, 알칼리 용액에 의해 기판(1)의 양면에 형성되어 있는 레지스트 마스크(10, 11, 12)를 모두 박리함으로써 단면 형상이 양측으로 오목한 형상을 가진 도금층(금속층, 전극층)(2)이 형성된 반도체 소자 탑재용 기판을 얻었다.
또, 광원에 수은 램프를 사용하지 않고, 특정 파장의 자외선 LED 램프를 사용함으로써, 밴드패스필터를 사용하지 않고, 필요한 레지스트층을 노광하는 것도 가능하다.
또, 이면측에 형성하는 레지스트층은, 전면을 경화시키기 때문에, 어떤 타입의 드라이 필름 레지스트를 사용해도 문제는 없다. 더욱이, 형성하는 도금층(2)은, 복수의 도금을 적층해도 좋고, 필요에 따라서 금, 팔라듐, 니켈, 구리, 코발트 등 및 이들 합금에 의한 도금을 선택하여 차례로 적층해 형성할 수도 있다.
1 기판
2 도금층(금속층, 전극층)
3 밴드패스필터
4 광원
10, 11, 12 레지스트층(레지스트 마스크)
20, 21 노광용 마스크
30, 31, 32 미노광 부분
40, 41, 42 개구부

Claims (8)

  1. 도전성을 가지는 기판의 표면에 단자 등이 되는 도금층을 구비한 반도체 소자 탑재용 기판의 제조 방법으로서,
    메인 감광 파장이 다른 제1 드라이 필름 레지스트와 제2 드라이 필름 레지스트로 이루어진 적층된 복수의 레지스트층을 상기 기판의 표면에 형성하는 공정과,
    상기 복수의 레지스트층 위에서부터 제1 노광용 마스크를 사용하여 상기 복수의 레지스트층 중간에서 상기 제1 드라이 필름 레지스트로 이루어진 적어도 하나의 레지스트층을 선택적으로 제1 패턴으로 감광하는 제1 노광 공정과,
    상기 복수의 레지스트층 위에서부터 제2 노광용 마스크를 사용하여 상기 복수의 레지스트층 중간에서 상기 제2 드라이 필름 레지스트로 이루어진 적어도 하나의 레지스트층을 제2 패턴으로 감광하는 제2 노광 공정과,
    상기 복수의 레지스트층의 미노광 부분을 제거하여 상기 기판의 표면을 부분적으로 노출시켜 개구부를 갖는 레지스트 마스크를 형성하는 현상 공정과,
    상기 기판의 표면이 노출하고 있는 부분에 도금을 실시하여 도금층을 형성하는 공정과,
    상기 레지스트 마스크를 제거하는 공정을 차례로 거치는 반도체 소자 탑재용 기판의 제조 방법에 있어서,
    상기 제1 노광용 마스크와 상기 제2 노광용 마스크는 그려져 있는 패턴이 다르고, 이 그려져 있는 패턴이 다른 제1 노광용 마스크와 제2 노광용 마스크를 사용하여 상기 제1 드라이 필름 레지스트와 상기 제2 드라이 필름 레지스트로 이루어진 상기 복수의 레지스트층을 노광하여 현상하는 것에 의해, 상기 기판 표면이 노출하고 있는 도금용 레지스트 마스크의 상기 개구부의 단면에 단차가 형성되는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  2. 제 1 항에 있어서,
    밴드패스필터를 사용하여 소정의 파장의 자외선을 선택하여 상기 제1 노광 공정 또는 상기 제2 노광 공정을 실시하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  3. 제 1 항에 있어서,
    선택된 레지스트층만 노광할 수 있는 파장의 자외선을 사용하여 상기 제1 노광 공정 또는 상기 제2 노광 공정을 실시하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제2 노광용 마스크는 상기 제1 노광용 마스크에서 노광시키는 면적이 작은 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기판의 표면에 복수의 레지스트층을 형성하는 공정은, 상기 제1 드라이 필름 레지스트로 하측의 레지스트층을 형성하고, 상기 제2 드라이 필름 레지스트로 상측의 레지스트층을 형성하여 2층 구조를 형성하는 공정을 포함하고, 상기 제1 노광 공정에서는 상기 하측의 레지스트층이 노광되고, 상기 제2 노광 공정에서는 상기 상측의 레지스트층이 노광되는 것에 의해 상기 현상 공정에서 형성한, 기판 표면이 노출하고 있는 도금용 레지스트 마스크의 상기 개구부의 단면이 T형상인 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 기판의 표면에 복수의 레지스트층을 형성하는 공정은, 상기 제1 드라이 필름 레지스트로 하측의 레지스트층을 형성하고, 상기 제2 드라이 필름 레지스트로 중간의 레지스트층을 형성하고 상기 제1 드라이 필름 레지스트로 상측의 레지스트츠을 형성함으로써 3층 구조를 형성하는 공정을 포함하고, 상기 제1 노광 공정에서는 상기 하측의 레지스트층과 상기 상측의 레지스트층이 노광되고, 상기 제2 노광 공정에서는 상기 중간의 레지스트층이 노광되는 것에 의해 상기 현상 공정에서 형성한, 기판 표면이 노출하고 있는 도금용 레지스트 마스크의 상기 개구부의 단면이 양측으로 볼록 형상을 가지는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  7. 제 4 항에 있어서,
    상기 기판의 표면에 복수의 레지스트층을 형성하는 공정은, 상기 제2 드라이 필름 레지스트로 하측의 레지스트층을 형성하고, 상기 제1 드라이 필름 레지스트로 중간의 레지스트층을 형성하고, 상기 제2 드라이 필름 레지스트로 상측의 레지스트층을 형성함으로써 3층 구조를 형성하는 공정을 포함하고, 상기 제1 노광 공정에서는 상기 중간의 레지스트층이 노광되고, 상기 제2 노광 공정에서는 상기 하측의 레지스트층과 상기 상측의 레지스트층이 노광되는 것에 의해 상기 현상 공정에서 형성한, 기판 표면이 노출하고 있는 도금용 레지스트 마스크의 상기 개구부의 단면이 양측으로 오목 형상을 가지는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  8. 삭제
KR1020157019303A 2013-03-19 2014-03-11 반도체 소자 탑재용 기판의 제조방법 KR102162913B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-056466 2013-03-19
JP2013056466A JP5979495B2 (ja) 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法
PCT/JP2014/056304 WO2014148308A1 (ja) 2013-03-19 2014-03-11 半導体素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
KR20150135203A KR20150135203A (ko) 2015-12-02
KR102162913B1 true KR102162913B1 (ko) 2020-10-07

Family

ID=51579995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019303A KR102162913B1 (ko) 2013-03-19 2014-03-11 반도체 소자 탑재용 기판의 제조방법

Country Status (6)

Country Link
US (1) US10204801B2 (ko)
JP (1) JP5979495B2 (ko)
KR (1) KR102162913B1 (ko)
CN (1) CN105190870B (ko)
TW (1) TWI588947B (ko)
WO (1) WO2014148308A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
CN105404418B (zh) * 2015-11-03 2018-09-04 京东方科技集团股份有限公司 触控屏及其制备方法、显示面板和显示装置
JP6327427B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP6867080B2 (ja) * 2017-06-30 2021-04-28 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
CN117998973A (zh) 2017-09-18 2024-05-07 谷歌有限责任公司 制造约瑟夫森结的方法
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
JP7059139B2 (ja) * 2018-07-13 2022-04-25 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
CN113140448B (zh) * 2020-01-16 2022-10-28 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173826A (ja) * 2005-12-24 2007-07-05 Internatl Business Mach Corp <Ibm> デュアル・ダマシン構造を製作する方法
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
US20130026639A1 (en) 2010-02-19 2013-01-31 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP4015756B2 (ja) * 1998-06-30 2007-11-28 ユーディナデバイス株式会社 半導体装置の製造方法
CN1110065C (zh) * 2000-04-05 2003-05-28 信息产业部电子第十三研究所 半导体器件栅帽与栅足自对准的t形栅加工方法
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4508064B2 (ja) 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
US7476980B2 (en) * 2006-06-27 2009-01-13 Infineon Technologies Ag Die configurations and methods of manufacture
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173826A (ja) * 2005-12-24 2007-07-05 Internatl Business Mach Corp <Ibm> デュアル・ダマシン構造を製作する方法
US20130026639A1 (en) 2010-02-19 2013-01-31 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法

Also Published As

Publication number Publication date
JP5979495B2 (ja) 2016-08-24
US10204801B2 (en) 2019-02-12
CN105190870B (zh) 2018-02-27
TWI588947B (zh) 2017-06-21
WO2014148308A1 (ja) 2014-09-25
US20160300732A1 (en) 2016-10-13
CN105190870A (zh) 2015-12-23
KR20150135203A (ko) 2015-12-02
JP2014183172A (ja) 2014-09-29
TW201508869A (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
KR102162913B1 (ko) 반도체 소자 탑재용 기판의 제조방법
KR101671037B1 (ko) 반도체소자 탑재용 기판의 제조 방법
WO2015110003A1 (zh) 一种阶梯阻焊的封装产品制作方法
JP2007103450A (ja) 配線基板およびその製造方法
KR101691762B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP2010129575A (ja) プリント配線板およびその製造方法
JP6603837B1 (ja) スクリーン印刷版及びその製造方法
KR101691763B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP4892835B2 (ja) フォトマスク及びそれを用いた配線基板の製造方法
KR102570204B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP2009141180A (ja) 半導体装置製造用基板とその製造方法
TW201824487A (zh) 導線框
CN112519392B (zh) 丝网印刷版及其制造方法
JP6121934B2 (ja) 配線基板の製造方法
JP6867080B2 (ja) 半導体素子搭載用基板及びその製造方法
KR102059823B1 (ko) 기판 제조 방법 및 빌드-업 기판 적층체
TWI503996B (zh) 網版及網版與太陽能電池之電極之製作方法
KR102570205B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP2017216365A (ja) 多列型半導体装置用配線部材及びその製造方法
JP6432943B2 (ja) リードフレームの製造方法
JP5787319B2 (ja) リードフレーム製造用マスク、および、これを用いたリードフレームの製造方法
JP2017034095A (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant