JPH065631A - 金属電極の形成方法 - Google Patents
金属電極の形成方法Info
- Publication number
- JPH065631A JPH065631A JP16321292A JP16321292A JPH065631A JP H065631 A JPH065631 A JP H065631A JP 16321292 A JP16321292 A JP 16321292A JP 16321292 A JP16321292 A JP 16321292A JP H065631 A JPH065631 A JP H065631A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist layer
- opening
- layer
- exposure
- ultraviolet ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】レジストリフトオフ法によるＴ型金属電極の形
成を、電子線リソグラフィからフォトリソグラフィ化す
ることにより、露光時間の短縮を図る。 【構成】半導体基板上１に、ｇ線に感度を有せずｉ線に
感度を有する第１のフォトレジスト層２、中間層３、ｇ
線に感度を有する第２のフォトレジスト層４を形成し、
ｇ線ステッパーによる露光及び現像により第２のフォト
レジスト層に第１の開口部５を形成し、次で第１の開口
部５内の中間層３を選択的に除去し、ｉ線ステッパーに
よる露光及び現像を行ない第１のフォトレジスト層２に
第２の開口部６を形成する。その後、リセス部７を形成
し、金属層８を堆積させ、第２のフォトレジスト層４，
中間層３，第１のフォトレジスト層２を除去し、Ｔ型金
属電極８Ａを得る。
成を、電子線リソグラフィからフォトリソグラフィ化す
ることにより、露光時間の短縮を図る。 【構成】半導体基板上１に、ｇ線に感度を有せずｉ線に
感度を有する第１のフォトレジスト層２、中間層３、ｇ
線に感度を有する第２のフォトレジスト層４を形成し、
ｇ線ステッパーによる露光及び現像により第２のフォト
レジスト層に第１の開口部５を形成し、次で第１の開口
部５内の中間層３を選択的に除去し、ｉ線ステッパーに
よる露光及び現像を行ない第１のフォトレジスト層２に
第２の開口部６を形成する。その後、リセス部７を形成
し、金属層８を堆積させ、第２のフォトレジスト層４，
中間層３，第１のフォトレジスト層２を除去し、Ｔ型金
属電極８Ａを得る。
Description
【０００１】
【産業上の利用分野】本発明は金属電極の形成方法に関
し、特に電気抵抗が低くかつ、微細な線幅を有するＴ型
金属電極の形成方法に関する。
し、特に電気抵抗が低くかつ、微細な線幅を有するＴ型
金属電極の形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程における最も簡便
な金属電極の形成方法のひとつとして、レジストリフト
オフ法が用いられている。この方法について、図５を参
照して説明する。
な金属電極の形成方法のひとつとして、レジストリフト
オフ法が用いられている。この方法について、図５を参
照して説明する。
【０００３】はじめに図５（ａ）に示すように、半導体
基板１上に、フォトレジスト層２Ａを形成し、紫外線で
露光し、現像して開口部５Ａを形成する。次に図５
（ｂ）に示すように、Ａｌ等の金属層８を堆積させたの
ち、フォトレジスト層２Ａを除去し、図５（ｃ）に示す
ような金属電極１８Ａを得ていた。
基板１上に、フォトレジスト層２Ａを形成し、紫外線で
露光し、現像して開口部５Ａを形成する。次に図５
（ｂ）に示すように、Ａｌ等の金属層８を堆積させたの
ち、フォトレジスト層２Ａを除去し、図５（ｃ）に示す
ような金属電極１８Ａを得ていた。
【０００４】近年、金属電極の微細化、及び、電気抵抗
の低減のために、電子線リソグラフィによる、マッシュ
レーム型と呼ばれるＴ型金属電極の形成が行われてい
る。この方法について、図６を参照して説明する。
の低減のために、電子線リソグラフィによる、マッシュ
レーム型と呼ばれるＴ型金属電極の形成が行われてい
る。この方法について、図６を参照して説明する。
【０００５】はじめに図６（ａ）に示すように、半導体
基板１上に、第１の電子線レジスト層１１を形成したの
ち、第２の電子線レジスト層１２を形成する。次に、第
１の露光量で第１の電子線露光を行い、現像して第１の
開口部１５を形成する。
基板１上に、第１の電子線レジスト層１１を形成したの
ち、第２の電子線レジスト層１２を形成する。次に、第
１の露光量で第１の電子線露光を行い、現像して第１の
開口部１５を形成する。
【０００６】次に図６（ｂ）に示すように、第２の露光
量で第２の電子線露光を行い、現像して第１の開口部１
５内に第２の開口部６を得る。次に、この第１の電子線
レジスト層１１をマスクに、半導体基板１をエッチング
し、リセス部７を形成する。
量で第２の電子線露光を行い、現像して第１の開口部１
５内に第２の開口部６を得る。次に、この第１の電子線
レジスト層１１をマスクに、半導体基板１をエッチング
し、リセス部７を形成する。
【０００７】次に図６（ｃ）に示すように、全面に金属
層８を堆積させたのち、第２の電子線レジスト層１２及
び第１の電子線レジスト層１１を除去し、図６（ｄ）に
示すようなマッシュレーム型と呼ばれるＴ型金属電極８
Ａを得ていた。
層８を堆積させたのち、第２の電子線レジスト層１２及
び第１の電子線レジスト層１１を除去し、図６（ｄ）に
示すようなマッシュレーム型と呼ばれるＴ型金属電極８
Ａを得ていた。
【０００８】
【発明が解決しようとする課題】従来のリソグラフィ技
術においては、微細パターンの形成は電子線リソグラフ
ィ技術で行われていた。しかし、電子線リソグラフィ露
光は、露光（描画）時間が長いという欠点がある。
術においては、微細パターンの形成は電子線リソグラフ
ィ技術で行われていた。しかし、電子線リソグラフィ露
光は、露光（描画）時間が長いという欠点がある。
【０００９】一方、近年、０．５μｍ以下のパターン形
成が、ステップアンドリピーター露光における露光波長
の短波長化・高ＮＡ化・位相シフト法の開発等によっ
て、フォトリソグラフィ技術で可能となり、通常の微細
パターンの形成は電子線リソグラフィからフォトリソグ
ラフィ化され、露光時間の短縮化が行われている。
成が、ステップアンドリピーター露光における露光波長
の短波長化・高ＮＡ化・位相シフト法の開発等によっ
て、フォトリソグラフィ技術で可能となり、通常の微細
パターンの形成は電子線リソグラフィからフォトリソグ
ラフィ化され、露光時間の短縮化が行われている。
【００１０】しかし、図５で示したように従来技術のレ
ジストリフトオフ法による金属電極の形成方法では、開
口部５Ａの微細化に伴い、図５（ｂ）で示したように、
金属層１８の堆積時に、開口部５Ａの上部が閉じてしま
うため、図５（ｃ）で示したように、金属電極１８Ａは
三角形となり、電気抵抗が増大するという問題点があっ
た。
ジストリフトオフ法による金属電極の形成方法では、開
口部５Ａの微細化に伴い、図５（ｂ）で示したように、
金属層１８の堆積時に、開口部５Ａの上部が閉じてしま
うため、図５（ｃ）で示したように、金属電極１８Ａは
三角形となり、電気抵抗が増大するという問題点があっ
た。
【００１１】
【課題を解決するための手段】第１の発明の金属電極の
形成方法は、半導体基板上に第１の紫外線に感度を有さ
ない第１のフォトレジスト層と有機物からなる中間層と
第１の紫外線に感度を有する第２のフォトレジスト層と
を順次形成する工程と、第１の紫外線で露光を行い現像
して第２のフォトレジスト層に第１の開口部を形成する
工程と、この第１の開口部内に露出した前記中間層を選
択的に除去する工程と、第２の紫外線で露光を行い現像
して前記第１の開口部内に露出した前記第１のフォトレ
ジスト層に第１の開口部より径の小さい第２の開口部を
形成する工程と、この第２の開口部を含む全面に金属層
を堆積させたのち前記第２のフォトレジスト層と前記中
間層と前記第１のフォトレジスト層とを除去する工程と
を有するものである。
形成方法は、半導体基板上に第１の紫外線に感度を有さ
ない第１のフォトレジスト層と有機物からなる中間層と
第１の紫外線に感度を有する第２のフォトレジスト層と
を順次形成する工程と、第１の紫外線で露光を行い現像
して第２のフォトレジスト層に第１の開口部を形成する
工程と、この第１の開口部内に露出した前記中間層を選
択的に除去する工程と、第２の紫外線で露光を行い現像
して前記第１の開口部内に露出した前記第１のフォトレ
ジスト層に第１の開口部より径の小さい第２の開口部を
形成する工程と、この第２の開口部を含む全面に金属層
を堆積させたのち前記第２のフォトレジスト層と前記中
間層と前記第１のフォトレジスト層とを除去する工程と
を有するものである。
【００１２】第２の発明の金属電極の形成方法は、半導
体基板上に第１の紫外線に感度を有さない第１のフォト
レジスト層と第１の紫外線に感度を有する第２のフォト
レジスト層とを順次形成する工程と、第１の紫外線で露
光を行い現像して第２のフォトレジスト層に第１の開口
部を形成する工程と、第２の紫外線で露光を行い現像し
て前記第１の開口部内に露出した前記第２のフォトレジ
スト層に第１の開口部より径の小さい第２の開口部を形
成する工程と、この第２の開口部を含む全面に金属層を
堆積させたのち前記第２のフォトレジスト層と前記第１
のフォトレジスト層とを除去する工程とを有するもので
ある。
体基板上に第１の紫外線に感度を有さない第１のフォト
レジスト層と第１の紫外線に感度を有する第２のフォト
レジスト層とを順次形成する工程と、第１の紫外線で露
光を行い現像して第２のフォトレジスト層に第１の開口
部を形成する工程と、第２の紫外線で露光を行い現像し
て前記第１の開口部内に露出した前記第２のフォトレジ
スト層に第１の開口部より径の小さい第２の開口部を形
成する工程と、この第２の開口部を含む全面に金属層を
堆積させたのち前記第２のフォトレジスト層と前記第１
のフォトレジスト層とを除去する工程とを有するもので
ある。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１実施例を説明す
るための半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の第１実施例を説明す
るための半導体チップの断面図である。
【００１４】はじめに図１（ａ）に示すように、半導体
基板１上に、第１の紫外線（ｇ線、波長４３５ｎｍ）に
感度を有さない第１のフォトレジスト層２と有機化合物
からなる中間層３（例えば、東京応化製、ＳＷＫ４３
６、膜厚０．２μｍ）と第２のフォトレジスト層４（例
えば、住友化学製、ＰＦＸ−１５，膜厚１．３μｍ）を
形成する。次に、ステップアンドリピーター（以下ステ
ッパーと呼ぶ）を用いて、第１の紫外線で、本実施例で
は第２のフォトレジスト層４がポジ型であるので、第１
の開口部５以外（ネガ像）に第１の露光を行い、アミン
系ガス雰囲気中に放置し、再び第１の紫外線で第２の露
光をおこない、アルカリ現像液で現像して、０．８μｍ
程度の開口寸法の第１の開口部５を形成する。
基板１上に、第１の紫外線（ｇ線、波長４３５ｎｍ）に
感度を有さない第１のフォトレジスト層２と有機化合物
からなる中間層３（例えば、東京応化製、ＳＷＫ４３
６、膜厚０．２μｍ）と第２のフォトレジスト層４（例
えば、住友化学製、ＰＦＸ−１５，膜厚１．３μｍ）を
形成する。次に、ステップアンドリピーター（以下ステ
ッパーと呼ぶ）を用いて、第１の紫外線で、本実施例で
は第２のフォトレジスト層４がポジ型であるので、第１
の開口部５以外（ネガ像）に第１の露光を行い、アミン
系ガス雰囲気中に放置し、再び第１の紫外線で第２の露
光をおこない、アルカリ現像液で現像して、０．８μｍ
程度の開口寸法の第１の開口部５を形成する。
【００１５】この第１の露光から現像までの工程は、イ
メージリバースプロセスと呼ばれる工程であり、ネガ型
像・ポジ型像を反転でき、また、図１（ａ）に示したよ
うに、逆テーパー断面形状が得られるという特徴をも
つ。本工程を行う理由は、第１の開口部５を逆テーパー
の断面形状にし、後工程の第２のフォトレジスト層４と
中間層３と第１のフォトレジスト層２とを除去する工程
を容易にするためである。なお、通常のイメージリバー
スプロセスにおいて、第２の露光に用いる光源は以下の
第２の紫外線（ｉ線、波長３６５ｎｍ）を有しており、
本発明においては第１のフォトレジスト層２が感光しな
いような波長で全面露光を行う必要が有る。
メージリバースプロセスと呼ばれる工程であり、ネガ型
像・ポジ型像を反転でき、また、図１（ａ）に示したよ
うに、逆テーパー断面形状が得られるという特徴をも
つ。本工程を行う理由は、第１の開口部５を逆テーパー
の断面形状にし、後工程の第２のフォトレジスト層４と
中間層３と第１のフォトレジスト層２とを除去する工程
を容易にするためである。なお、通常のイメージリバー
スプロセスにおいて、第２の露光に用いる光源は以下の
第２の紫外線（ｉ線、波長３６５ｎｍ）を有しており、
本発明においては第１のフォトレジスト層２が感光しな
いような波長で全面露光を行う必要が有る。
【００１６】又、本実施例において、中間層３を用いる
理由は、第２のフォトレジスト層４と第１のフォトレジ
スト層２との間に、ミキシング層を形成させないためで
ある。本実施例において用いた中間層３（ＳＷＫ４３
６）は、アルカリ現像液に可溶なため、第２のフォトレ
ジスト層４の現像工程において、第１の開口部５のみが
選択的に除去される。
理由は、第２のフォトレジスト層４と第１のフォトレジ
スト層２との間に、ミキシング層を形成させないためで
ある。本実施例において用いた中間層３（ＳＷＫ４３
６）は、アルカリ現像液に可溶なため、第２のフォトレ
ジスト層４の現像工程において、第１の開口部５のみが
選択的に除去される。
【００１７】次に、ステッパーを用いて、第２の紫外線
（ｉ線、波長３６５ｎｍ）で第２の露光を行い、アルカ
リ現像液で現像して、図１（ｂ）に示すように、第１の
開口部５内の第１のフォトレジスト層２に０．４μｍ程
度の開口寸法の第２の開口部６を得る。次にこの第１の
フォトレジスト層２をマスクに、半導体基板１をエッチ
ングし、リセス部７を形成する。次に、図１（ｃ）に示
すように、Ａｌ等の金属層８を堆積する。
（ｉ線、波長３６５ｎｍ）で第２の露光を行い、アルカ
リ現像液で現像して、図１（ｂ）に示すように、第１の
開口部５内の第１のフォトレジスト層２に０．４μｍ程
度の開口寸法の第２の開口部６を得る。次にこの第１の
フォトレジスト層２をマスクに、半導体基板１をエッチ
ングし、リセス部７を形成する。次に、図１（ｃ）に示
すように、Ａｌ等の金属層８を堆積する。
【００１８】次に図１（ｄ）に示すように、第２のフォ
トレジスト層４と中間層３と第１のフォトレジスト層２
とを除去することにより、マッシュルーム型と呼ばれる
Ｔ型金属電極８Ａを得る。
トレジスト層４と中間層３と第１のフォトレジスト層２
とを除去することにより、マッシュルーム型と呼ばれる
Ｔ型金属電極８Ａを得る。
【００１９】本実施例における、第１の紫外線に感度を
有さず第２の紫外線に感度を有する第１のフォトレジス
トとしては、例えば、Ｙ．タニ（Ｔａｎｉ）等により、
ダイジェスト オブ ペーパーズ １９９１ フォース
マイクロプロセス コンファレンス（Ｄｉｇｅｓｔ
ｏｆ Ｐａｐｅｒｓ １９９１ ４ｔｈ ＭｉｃｒｏＰ
ｒｏｃｅｓｓ Ｃｏｎｆｅｒｅｎｃｅ）９０−９１頁に
報告されているｔ−ＢＯＣスチレン（Ｐｏｌｙ ｔｅｒ
ｔ−ｂｕｔｏｘｙ ｃａｒｂｏｎｙｌ ｓｔｙｒｅｎ）
系のポリマーと酸発生剤等から成る、化学増幅型ポジ型
レジストを用いることができる。このレジスト膜は図２
にその感度曲線を示すように、第１の紫外線（ｇ線）に
感度を有さず第２の紫外線（ｉ線）に感度を有してい
る。
有さず第２の紫外線に感度を有する第１のフォトレジス
トとしては、例えば、Ｙ．タニ（Ｔａｎｉ）等により、
ダイジェスト オブ ペーパーズ １９９１ フォース
マイクロプロセス コンファレンス（Ｄｉｇｅｓｔ
ｏｆ Ｐａｐｅｒｓ １９９１ ４ｔｈ ＭｉｃｒｏＰ
ｒｏｃｅｓｓ Ｃｏｎｆｅｒｅｎｃｅ）９０−９１頁に
報告されているｔ−ＢＯＣスチレン（Ｐｏｌｙ ｔｅｒ
ｔ−ｂｕｔｏｘｙ ｃａｒｂｏｎｙｌ ｓｔｙｒｅｎ）
系のポリマーと酸発生剤等から成る、化学増幅型ポジ型
レジストを用いることができる。このレジスト膜は図２
にその感度曲線を示すように、第１の紫外線（ｇ線）に
感度を有さず第２の紫外線（ｉ線）に感度を有してい
る。
【００２０】マッシュルーム型と呼ばれるＴ型金属電極
形成工程において、従来の電子線露光では、露光時間が
３インチウェハーで３時間であったのに対し、本第１実
施例においてはフォトリソグラフィ化したことにより、
露光時間を５分間と短縮できた。
形成工程において、従来の電子線露光では、露光時間が
３インチウェハーで３時間であったのに対し、本第１実
施例においてはフォトリソグラフィ化したことにより、
露光時間を５分間と短縮できた。
【００２１】図３は本発明の第２実施例を説明するため
の半導体チップの断面図である。
の半導体チップの断面図である。
【００２２】第１実施例においては、図１（ａ）に示し
たように、第１のフォトレジスト層２と第２のフォトレ
ジスト層４との間に、ミキシング層を形成させないため
に、中間層３を用いている。しかし、第１のフォトレジ
スト層２と第２のフォトレジスト層４との間にミキシン
グ層の形成があっても、ミキシング層により第１のフォ
トレジストの感度が低下し、第２の紫外線での第２の露
光時間が増加するだけで解像度において問題にならない
ときには、中間層３を省略することも可能である。
たように、第１のフォトレジスト層２と第２のフォトレ
ジスト層４との間に、ミキシング層を形成させないため
に、中間層３を用いている。しかし、第１のフォトレジ
スト層２と第２のフォトレジスト層４との間にミキシン
グ層の形成があっても、ミキシング層により第１のフォ
トレジストの感度が低下し、第２の紫外線での第２の露
光時間が増加するだけで解像度において問題にならない
ときには、中間層３を省略することも可能である。
【００２３】この場合、図３に示したように、半導体基
板１上に、第１の紫外線に感度を有さない第１のフォト
レジスト層２Ａと第２のフォトレジスト層４Ａを順次形
成する。次に、ステッパーを用いて、第１の紫外線で第
１の露光を行い、アミン系ガス雰囲気中に放置し、次で
再び第１の紫外線で全面露光をおこない、アルカリ現像
液で現像して、第１の開口部５を得る。次に、ステッパ
ーを用いて、第２の紫外線で第２の露光を行い、アルカ
リ現像液で現像して、第１の開口部５内に第２の開口部
６を得る。以下第１の実施例と同様に操作し、半導体基
板１をエッチングしてリセス部７を形成する。更に、金
属層を堆積させ、第２のフォトレジスト層４Ａと第１の
フォトレジスト層２Ａとを除去し、マッシュルーム型と
呼ばれるＴ型金属電極を得ることができる。
板１上に、第１の紫外線に感度を有さない第１のフォト
レジスト層２Ａと第２のフォトレジスト層４Ａを順次形
成する。次に、ステッパーを用いて、第１の紫外線で第
１の露光を行い、アミン系ガス雰囲気中に放置し、次で
再び第１の紫外線で全面露光をおこない、アルカリ現像
液で現像して、第１の開口部５を得る。次に、ステッパ
ーを用いて、第２の紫外線で第２の露光を行い、アルカ
リ現像液で現像して、第１の開口部５内に第２の開口部
６を得る。以下第１の実施例と同様に操作し、半導体基
板１をエッチングしてリセス部７を形成する。更に、金
属層を堆積させ、第２のフォトレジスト層４Ａと第１の
フォトレジスト層２Ａとを除去し、マッシュルーム型と
呼ばれるＴ型金属電極を得ることができる。
【００２４】本第２実施例においては、中間層３がない
ためミキシング層が形成され、ミキシング層により第１
のフォトレジストの感度が低下し、第２の紫外線での第
２の露光時間が増加する等の欠点があるが、Ｔ型金属電
極形成工程で考えた場合は、中間層３がないため工程の
簡略化が行えるという利点がある。
ためミキシング層が形成され、ミキシング層により第１
のフォトレジストの感度が低下し、第２の紫外線での第
２の露光時間が増加する等の欠点があるが、Ｔ型金属電
極形成工程で考えた場合は、中間層３がないため工程の
簡略化が行えるという利点がある。
【００２５】図４（ａ）〜（ｂ）は本発明の第３実施例
を説明するための半導体チップの断面図である。
を説明するための半導体チップの断面図である。
【００２６】第１実施例においては、第１のフォトレジ
スト層２と中間層３と第２のフォトレジスト層４とを除
去する工程を容易にするために、イメージリバースプロ
セス工程を用い、開口形状を逆テーパー断面形状にする
方法について説明した。しかし、第１開口部５を逆テー
パー断面形状にする必要がない場合がある。電子線リソ
グラフィ露光においては、電子線レジスト層の膜厚が量
産上では１μｍ程度にしか厚膜化できないのに対し、第
１の紫外線による第２のフォトレジスト層４の露光にお
いては、第２のフォトレジスト層４の厚膜化（例えば、
２μｍ程度）が可能であり、これにより第１の開口部５
が高アスペクト比化でき、第２のフォトレジスト層４と
中間層３と第１のフォトレジスト層２とを除去する工程
が容易になる場合である。
スト層２と中間層３と第２のフォトレジスト層４とを除
去する工程を容易にするために、イメージリバースプロ
セス工程を用い、開口形状を逆テーパー断面形状にする
方法について説明した。しかし、第１開口部５を逆テー
パー断面形状にする必要がない場合がある。電子線リソ
グラフィ露光においては、電子線レジスト層の膜厚が量
産上では１μｍ程度にしか厚膜化できないのに対し、第
１の紫外線による第２のフォトレジスト層４の露光にお
いては、第２のフォトレジスト層４の厚膜化（例えば、
２μｍ程度）が可能であり、これにより第１の開口部５
が高アスペクト比化でき、第２のフォトレジスト層４と
中間層３と第１のフォトレジスト層２とを除去する工程
が容易になる場合である。
【００２７】この場合、図４（ａ）に示すように、半導
体基板１上に、第１の紫外線に感度を有さない第１のフ
ォトレジスト層２と中間層３と第２のフォトレジスト層
４とを順次形成する。次に、ステッパーを用いて、第１
の紫外線で、第２のフォトレジスト層４がポジ型である
場合、ポジ型像の第１の露光を行い、アルカリ現像液で
現像して、０．８μｍ程度の開口寸法の第１の開口部５
を得る。次に、ステッパーを用いて、第２の紫外線で第
２の露光を行い、アルカリ現像液で現像して、図４
（ｂ）に示すように、第１の開口部５内に第２の開口部
６を得る。
体基板１上に、第１の紫外線に感度を有さない第１のフ
ォトレジスト層２と中間層３と第２のフォトレジスト層
４とを順次形成する。次に、ステッパーを用いて、第１
の紫外線で、第２のフォトレジスト層４がポジ型である
場合、ポジ型像の第１の露光を行い、アルカリ現像液で
現像して、０．８μｍ程度の開口寸法の第１の開口部５
を得る。次に、ステッパーを用いて、第２の紫外線で第
２の露光を行い、アルカリ現像液で現像して、図４
（ｂ）に示すように、第１の開口部５内に第２の開口部
６を得る。
【００２８】以下、第１の実施例と同様に操作し、半導
体基板１をエッチングしてリセス部７を形成する。以
下、金属層を堆積させたのち第２のフォトレジスト層４
と中間層３と第１のフォトレジスト層２とを除去し、図
１（ｄ）に示したような、マッシュレーム型と呼ばれる
Ｔ型金属電極を得る。本第３実施例においても、第１実
施例と同様に、第２のフォトレジスト層４の現像で可溶
な中間層３を用いることにより、第２のフォトレジスト
層４の現像で、中間層３を選択的に除去する。
体基板１をエッチングしてリセス部７を形成する。以
下、金属層を堆積させたのち第２のフォトレジスト層４
と中間層３と第１のフォトレジスト層２とを除去し、図
１（ｄ）に示したような、マッシュレーム型と呼ばれる
Ｔ型金属電極を得る。本第３実施例においても、第１実
施例と同様に、第２のフォトレジスト層４の現像で可溶
な中間層３を用いることにより、第２のフォトレジスト
層４の現像で、中間層３を選択的に除去する。
【００２９】本第３実施例においては、イメージリバー
スプロセス工程を行わないため、工程の簡略化が行える
という利点がある。又、第２実施例と同様の理由より中
間層３を用いないことが可能な場合には、第２実施例と
同様に中間層３を用いず、更に、工程の簡略化が行える
という利点がある。
スプロセス工程を行わないため、工程の簡略化が行える
という利点がある。又、第２実施例と同様の理由より中
間層３を用いないことが可能な場合には、第２実施例と
同様に中間層３を用いず、更に、工程の簡略化が行える
という利点がある。
【００３０】
【発明の効果】以上説明したように本発明によれば、微
細な線幅で抵抗の低いマッシュレーム型と呼ばれるＴ型
金属電極を、従来の電子線リソグラフィ露光に変えてフ
ォトリソグラフィ露光で行なうことができるため、パタ
ーン形成の露光時間を短縮できるという効果がある。
細な線幅で抵抗の低いマッシュレーム型と呼ばれるＴ型
金属電極を、従来の電子線リソグラフィ露光に変えてフ
ォトリソグラフィ露光で行なうことができるため、パタ
ーン形成の露光時間を短縮できるという効果がある。
【図１】本発明の第１実施例を説明するための半導体チ
ップの断面図。
ップの断面図。
【図２】実施例に用いるポジ型レジストの感度曲線を示
す図。
す図。
【図３】本発明の第２実施例を説明するための半導体チ
ップの断面図。
ップの断面図。
【図４】本発明の第３実施例を説明するための半導体チ
ップの断面図。
ップの断面図。
【図５】従来例を説明するための半導体チップの断面
図。
図。
【図６】従来例を説明するための半導体チップの断面
図。
図。
１ 半導体基板 ２，２Ａ 第１のフォトレジスト層 ３ 中間層 ４，４Ａ 第２のフォトレジスト層 ５，１５ 第１の開口部 ５Ａ 開口部 ６ 第２の開口部 ７ リセス部 ８，１８ 金属層 ８Ａ，１８Ａ Ｔ型金属電極 １１ 第１の電子線レジスト １２ 第２の電子線レジスト
Claims (2)
- 【請求項１】 半導体基板上に第１の紫外線に感度を有
さない第１のフォトレジスト層と有機物からなる中間層
と第１の紫外線に感度を有する第２のフォトレジスト層
とを順次形成する工程と、第１の紫外線で露光を行い現
像して第２のフォトレジスト層に第１の開口部を形成す
る工程と、この第１の開口部内に露出した前記中間層を
選択的に除去する工程と、第２の紫外線で露光を行い現
像して前記第１の開口部内に露出した前記第１のフォト
レジスト層に第１の開口部より径の小さい第２の開口部
を形成する工程と、この第２の開口部を含む全面に金属
層を堆積させたのち前記第２のフォトレジスト層と前記
中間層と前記第１のフォトレジスト層とを除去する工程
とを有することを特徴とする金属電極の形成方法。 - 【請求項２】 半導体基板上に第１の紫外線に感度を有
さない第１のフォトレジスト層と第１の紫外線に感度を
有する第２のフォトレジスト層とを順次形成する工程
と、第１の紫外線で露光を行い現像して第２のフォトレ
ジスト層に第１の開口部を形成する工程と、第２の紫外
線で露光を行い現像して前記第１の開口部内に露出した
前記第２のフォトレジスト層に第１の開口部より径の小
さい第２の開口部を形成する工程と、この第２の開口部
を含む全面に金属層を堆積させたのち前記第２のフォト
レジスト層と前記第１のフォトレジスト層とを除去する
工程とを有することを特徴とする金属電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16321292A JPH065631A (ja) | 1992-06-23 | 1992-06-23 | 金属電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16321292A JPH065631A (ja) | 1992-06-23 | 1992-06-23 | 金属電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065631A true JPH065631A (ja) | 1994-01-14 |
Family
ID=15769433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16321292A Withdrawn JPH065631A (ja) | 1992-06-23 | 1992-06-23 | 金属電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319070B2 (en) | 2005-03-31 | 2008-01-15 | Fujitsu Limited | Semiconductor device fabrication method |
| WO2014148308A1 (ja) * | 2013-03-19 | 2014-09-25 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| CN113237932A (zh) * | 2021-05-07 | 2021-08-10 | 中国工程物理研究院电子工程研究所 | 一种对电极型纳米电学传感器的制备方法 |
-
1992
- 1992-06-23 JP JP16321292A patent/JPH065631A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319070B2 (en) | 2005-03-31 | 2008-01-15 | Fujitsu Limited | Semiconductor device fabrication method |
| WO2014148308A1 (ja) * | 2013-03-19 | 2014-09-25 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| JP2014183172A (ja) * | 2013-03-19 | 2014-09-29 | Sh Materials Co Ltd | 半導体素子搭載用基板の製造方法 |
| TWI588947B (zh) * | 2013-03-19 | 2017-06-21 | Sh Materials Co Ltd | A method of manufacturing a semiconductor element mounting substrate |
| US10204801B2 (en) | 2013-03-19 | 2019-02-12 | Ohkuchi Materials Co., Ltd. | Method for producing substrate for semiconductor element mounting |
| CN113237932A (zh) * | 2021-05-07 | 2021-08-10 | 中国工程物理研究院电子工程研究所 | 一种对电极型纳米电学传感器的制备方法 |
| CN113237932B (zh) * | 2021-05-07 | 2023-09-19 | 中国工程物理研究院电子工程研究所 | 一种对电极型纳米电学传感器的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4211834A (en) | Method of using a o-quinone diazide sensitized phenol-formaldehyde resist as a deep ultraviolet light exposure mask | |
| US5543253A (en) | Photomask for t-gate formation and process for fabricating the same | |
| US20040132290A1 (en) | Method for the manufacture of micro structures | |
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| JP2010528490A (ja) | 裏面紫外線照射を用いて半導体レーザの金属接触構造を作製する方法 | |
| JP2000331928A (ja) | リソグラフ方法 | |
| US4329410A (en) | Production of X-ray lithograph masks | |
| TW526536B (en) | Formation method of pattern | |
| JPH065631A (ja) | 金属電極の形成方法 | |
| EP0359342B1 (en) | Process for forming a layer of patterned photoresist | |
| EP0332680B1 (en) | Process of forming a t-gate metal structure on a substrate | |
| JPH07325382A (ja) | 位相シフトマスクの製造方法 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| US7303860B1 (en) | System and method for performing multi-resolution lithography | |
| JPH04216553A (ja) | 半導体製造用マスク | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPS59121841A (ja) | パタ−ン形成方法 | |
| GB2442030A (en) | Resist exposure and patterning process | |
| JPH06283813A (ja) | 回折格子の製造方法 | |
| JPH0236049B2 (ja) | ||
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPH0567566A (ja) | 多層レジスト及びそれを用いたレジストパターンの製造方法 | |
| JPH0253062A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |