JPH0697024A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH0697024A JPH0697024A JP24328492A JP24328492A JPH0697024A JP H0697024 A JPH0697024 A JP H0697024A JP 24328492 A JP24328492 A JP 24328492A JP 24328492 A JP24328492 A JP 24328492A JP H0697024 A JPH0697024 A JP H0697024A
- Authority
- JP
- Japan
- Prior art keywords
- light
- resist pattern
- exposed
- photoresist film
- recessed part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 簡単な工程で微細なレジストパターンを形成
する。 【構成】 半導体基板上にフォトレジスト膜を形成し、
これに閾値露光量より小さい量の所定パターンの光を露
光しエッチング深さを所定深さになるように制御して現
像処理を施すことによって上記光の解像限界に近い幅の
凹部又は凸部で構成される位相シフタのパターンを形成
し、この後全面に露光することによって位相シフタ下の
フォトレジスト膜に非露光領域を形成し、再び現象処理
を施すことによって上記凹部又は凸部の幅より狭い幅の
レジストパターンを形成する。
する。 【構成】 半導体基板上にフォトレジスト膜を形成し、
これに閾値露光量より小さい量の所定パターンの光を露
光しエッチング深さを所定深さになるように制御して現
像処理を施すことによって上記光の解像限界に近い幅の
凹部又は凸部で構成される位相シフタのパターンを形成
し、この後全面に露光することによって位相シフタ下の
フォトレジスト膜に非露光領域を形成し、再び現象処理
を施すことによって上記凹部又は凸部の幅より狭い幅の
レジストパターンを形成する。
Description
【0001】
【産業上の利用分野】この発明は、レジストパターンの
形成方法に関する。ことに、微細なレジストパターンの
形成に用いられる。
形成方法に関する。ことに、微細なレジストパターンの
形成に用いられる。
【0002】
【従来の技術】近年、解像度を向上させるための手段と
して、位相シフト法が提案されており、露光用マスクの
形成に利用されている。位相シフト法には、レベンソン
型、エッジ遮光型、シフタ遮光型、エッジ強調型などい
くつかの方式がある。位相シフトマスクの形成におい
て、レジストパターンの形成方法として、例えば図2
(a)に示すように、基板13上に、下層レジスト層1
2と上層レジスト層11を形成し、上層レジスト層11
で予備のレジストパターンを形成し、図2(b)に示す
ようにこの上に窒化膜19を積層した後図2(c)に示
すように全面エッチバッグを行って上層パターニング層
の側面に窒化膜を残してワク付部20を形成し、次に図
2(d)に示すように下層レジスト層12をd=λ/
{2(n−1)}(ただしλは波長、nは下層レジスト
層の屈折率)の深さだけエッチングして凹部21を形成
し、図2(e)に示すようにワク付部20を除去した
後、下層レジスト層を露光し、凹部21の下に露光部を
形成し現像することによって微細なレジストパターンを
形成するレジストパターンの形成方法が知られている
(特開平3−237458号公報)。
して、位相シフト法が提案されており、露光用マスクの
形成に利用されている。位相シフト法には、レベンソン
型、エッジ遮光型、シフタ遮光型、エッジ強調型などい
くつかの方式がある。位相シフトマスクの形成におい
て、レジストパターンの形成方法として、例えば図2
(a)に示すように、基板13上に、下層レジスト層1
2と上層レジスト層11を形成し、上層レジスト層11
で予備のレジストパターンを形成し、図2(b)に示す
ようにこの上に窒化膜19を積層した後図2(c)に示
すように全面エッチバッグを行って上層パターニング層
の側面に窒化膜を残してワク付部20を形成し、次に図
2(d)に示すように下層レジスト層12をd=λ/
{2(n−1)}(ただしλは波長、nは下層レジスト
層の屈折率)の深さだけエッチングして凹部21を形成
し、図2(e)に示すようにワク付部20を除去した
後、下層レジスト層を露光し、凹部21の下に露光部を
形成し現像することによって微細なレジストパターンを
形成するレジストパターンの形成方法が知られている
(特開平3−237458号公報)。
【0003】
【発明が解決しようとする課題】上記従来のレジストパ
ターンの形成方法は、工程が複雑という問題がある。ま
た、露光装置の解像限界より狭い幅のコンタクトホール
を形成するための微細なレジストパターンが形成できな
いという問題がある。この発明は、上記問題を解決する
ためになされたものであって、露光装置の解像限界より
も狭い幅のレジストパターンを近接した複数のエッジを
用いるシフタ遮光方式を用いて形成することのできるレ
ジストパターンの形成方法を提供しようとするものであ
る。
ターンの形成方法は、工程が複雑という問題がある。ま
た、露光装置の解像限界より狭い幅のコンタクトホール
を形成するための微細なレジストパターンが形成できな
いという問題がある。この発明は、上記問題を解決する
ためになされたものであって、露光装置の解像限界より
も狭い幅のレジストパターンを近接した複数のエッジを
用いるシフタ遮光方式を用いて形成することのできるレ
ジストパターンの形成方法を提供しようとするものであ
る。
【0004】
【課題を解決するための手段】この発明によれば、半導
体基板上にフォトレジスト膜を形成し、これに閾値露光
量より小さい量の所定パターンの光を露光し所定深さに
なるように制御して現像処理を施すことによって上記光
の解像限界に近い幅の凹部又は凸部で構成される位相シ
フタを形成し、この後全面に露光することによって位相
シフタの凹部に入射する光と凸部に入射する光との干渉
で非露光領域を形成し、再び現像処理を施すことによっ
て上記凹部又は凸部の幅より狭い幅のレジストパターン
を形成することを特徴とするレジストパターンの形成方
法が提供される。
体基板上にフォトレジスト膜を形成し、これに閾値露光
量より小さい量の所定パターンの光を露光し所定深さに
なるように制御して現像処理を施すことによって上記光
の解像限界に近い幅の凹部又は凸部で構成される位相シ
フタを形成し、この後全面に露光することによって位相
シフタの凹部に入射する光と凸部に入射する光との干渉
で非露光領域を形成し、再び現像処理を施すことによっ
て上記凹部又は凸部の幅より狭い幅のレジストパターン
を形成することを特徴とするレジストパターンの形成方
法が提供される。
【0005】この発明においては、半導体基板上にフォ
トレジスト膜を形成する。上記半導体基板は、例えばS
i、Ge、GaAs、GaP、InP、InSb等のウ
ェハを用いることができる。また、この半導体基板は、
通常形成するレジストパターンを用いてパターン化する
素子形成用の薄膜が予め形成されている。
トレジスト膜を形成する。上記半導体基板は、例えばS
i、Ge、GaAs、GaP、InP、InSb等のウ
ェハを用いることができる。また、この半導体基板は、
通常形成するレジストパターンを用いてパターン化する
素子形成用の薄膜が予め形成されている。
【0006】上記フォトレジスト膜は、ポジ型及びネガ
型のいずれも用いることができる。この中でもネガ型フ
ォトレジスト膜は、微細なコンタクトホールを形成する
ことができる。
型のいずれも用いることができる。この中でもネガ型フ
ォトレジスト膜は、微細なコンタクトホールを形成する
ことができる。
【0007】ポジ型フォトレジスト膜は、例えばノボラ
ックレジン−O−キノンジアド化合物をベースとするも
の等を用いて形成することができる。ネガ型フォトレジ
スト膜は、例えば環状ゴム系フォトレジスト、ポリ桂皮
酸ビニル系フォトレジスト等を用いて形成することがで
きる。この膜厚は、通常1.0〜1.2μmである。
ックレジン−O−キノンジアド化合物をベースとするも
の等を用いて形成することができる。ネガ型フォトレジ
スト膜は、例えば環状ゴム系フォトレジスト、ポリ桂皮
酸ビニル系フォトレジスト等を用いて形成することがで
きる。この膜厚は、通常1.0〜1.2μmである。
【0008】この発明においては、これに閾値露光量よ
り小さい量の所定パターンの光を露光しエッチング深さ
を所定深さになるように制御して現像処理を施すことに
よって上記光の解像限界に近い幅の凹部又は凸部で構成
される位相シフタを形成する。上記閾値露光量より小さ
い量の光は、フォトレジスト膜の上部のみを感光させる
ためのものであって、通常閾値露光量の60〜80%好
ましくは70%である。
り小さい量の所定パターンの光を露光しエッチング深さ
を所定深さになるように制御して現像処理を施すことに
よって上記光の解像限界に近い幅の凹部又は凸部で構成
される位相シフタを形成する。上記閾値露光量より小さ
い量の光は、フォトレジスト膜の上部のみを感光させる
ためのものであって、通常閾値露光量の60〜80%好
ましくは70%である。
【0009】上記所定パターンは、形成する位相シフタ
のパターンに対応するパターンであって、遮光部又は透
光部の幅が、通常用いる露光装置の解像限界程度であ
る。この幅は、i線(365nm)を用いた場合、半導体
基板上で通常0.3〜0.4μmである。
のパターンに対応するパターンであって、遮光部又は透
光部の幅が、通常用いる露光装置の解像限界程度であ
る。この幅は、i線(365nm)を用いた場合、半導体
基板上で通常0.3〜0.4μmである。
【0010】上記所定深さのエッチング深さは、位相シ
フタの凹部又は凸部の深さに相当し、用いる光の波長
(λ)とフォトレジスト膜の屈折率(n)とによって決
定され、λ/{2・(n−1)}に相当するのがよい。
フタの凹部又は凸部の深さに相当し、用いる光の波長
(λ)とフォトレジスト膜の屈折率(n)とによって決
定され、λ/{2・(n−1)}に相当するのがよい。
【0011】上記位相シフタのパターンは、上記所定深
さを有すると共に露光装置から照射される光の解像限界
に近い幅の凹部又は凸部で構成される。この凹部又は凸
部の幅は、、露光装置の解像度と光の波長によって決定
されるが、通常0.3〜0.4μmである。
さを有すると共に露光装置から照射される光の解像限界
に近い幅の凹部又は凸部で構成される。この凹部又は凸
部の幅は、、露光装置の解像度と光の波長によって決定
されるが、通常0.3〜0.4μmである。
【0012】この発明によれば、この後全面に露光する
ことによって位相シフタのパターンの凹部に入射する光
と凸部に入射する光との干渉で非露光領域を形成する。
上記非露光領域は、位相シフタの下のフォトレジスト膜
に凹部又は凸部の幅より狭い幅で形成される。この幅
は、通常0.2〜0.3μmである。
ことによって位相シフタのパターンの凹部に入射する光
と凸部に入射する光との干渉で非露光領域を形成する。
上記非露光領域は、位相シフタの下のフォトレジスト膜
に凹部又は凸部の幅より狭い幅で形成される。この幅
は、通常0.2〜0.3μmである。
【0013】この発明によれば、再び現像処理を施すこ
とによって上記凹部又は凸部の幅より狭い幅のレジスト
パターンを形成する。
とによって上記凹部又は凸部の幅より狭い幅のレジスト
パターンを形成する。
【0014】この発明によれば、このレジストパターン
を用いて、通常この下に予め形成される素子用の薄膜を
パターン化して、例えばコンタクトホール等が形成され
半導体装置が作製される。
を用いて、通常この下に予め形成される素子用の薄膜を
パターン化して、例えばコンタクトホール等が形成され
半導体装置が作製される。
【0015】
【作用】本発明では、半導体基板上のレジスト層上部に
位相シフタを設けることにより、位相シフトマスクとい
う特別なマスクを必要とせず、従来のマスク・光露光装
置・レジスト材料等を用いて、微細なレジストパターン
を形成することができる。
位相シフタを設けることにより、位相シフトマスクとい
う特別なマスクを必要とせず、従来のマスク・光露光装
置・レジスト材料等を用いて、微細なレジストパターン
を形成することができる。
【0016】
【実施例】この発明の実施例を図面に基づいて説明す
る。まず、図1(a)に示すように、導電領域とその上
に酸化膜が形成されたシリコン基板1の上に、膜厚1μ
mのネガ型フォトレジスト膜2を形成し、この上方に直
径(幅)1.5μmの遮光部3aを有するマスク板3を
配置し、1/5縮小投影露光装置を用いてこのマスク板
3の透光部3bを通して波長365nmの光4を照射しネ
ガ型フォトレジスト膜を35msec間(閾値露光量の70
%)露光する。
る。まず、図1(a)に示すように、導電領域とその上
に酸化膜が形成されたシリコン基板1の上に、膜厚1μ
mのネガ型フォトレジスト膜2を形成し、この上方に直
径(幅)1.5μmの遮光部3aを有するマスク板3を
配置し、1/5縮小投影露光装置を用いてこのマスク板
3の透光部3bを通して波長365nmの光4を照射しネ
ガ型フォトレジスト膜を35msec間(閾値露光量の70
%)露光する。
【0017】次に図1(b)に示すように、アルカリ現
像液によって現像処理を行い凹部が0.3μm(ただ
し、0.365/{2・(1.6−1)})の深さにな
ったとき現像を止めて直径0.3μm深さ0.3μmの
凹部6からなる位相シフタを形成する。次に、この上方
から波長365nmの光5を全面に露光しアルカリ現像液
によって現像処理して凹部6の中にネガ型フォトレジス
ト膜を貫通する直径(幅)0.2μmのレジストパター
ンの凹部7を形成しレジストパターンを完成させる。次
にこのレジストパターンを用いてこの下の酸化膜をエッ
チングして幅0.2μmのコンタクトホールを形成する
ことができる。
像液によって現像処理を行い凹部が0.3μm(ただ
し、0.365/{2・(1.6−1)})の深さにな
ったとき現像を止めて直径0.3μm深さ0.3μmの
凹部6からなる位相シフタを形成する。次に、この上方
から波長365nmの光5を全面に露光しアルカリ現像液
によって現像処理して凹部6の中にネガ型フォトレジス
ト膜を貫通する直径(幅)0.2μmのレジストパター
ンの凹部7を形成しレジストパターンを完成させる。次
にこのレジストパターンを用いてこの下の酸化膜をエッ
チングして幅0.2μmのコンタクトホールを形成する
ことができる。
【0018】
【発明の効果】この発明によれば、露光装置の解像限界
よりも狭い幅のレジストパターンを簡単な工程で形成す
ることのできるレジストパターンの形成方法を提供する
ことができる。
よりも狭い幅のレジストパターンを簡単な工程で形成す
ることのできるレジストパターンの形成方法を提供する
ことができる。
【図1】この発明の実施例で作製したレジストパターン
の工程説明図である。
の工程説明図である。
【図2】従来のレジストパターンの形成方法の説明図で
ある。
ある。
1 シリコン基板 2 ネガ型フォトレジスト膜 3 マスク板 4、5 光 5 光 6 位相シフタのパターンの凹部 7 レジストパターンの凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G03F 7/26 7124−2H H01L 21/302 J 9277−4M 7352−4M H01L 21/30 311 W (72)発明者 谷口 敬之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (1)
- 【請求項1】 半導体基板上にフォトレジスト膜を形成
し、これに閾値露光量より小さい量の所定パターンの光
を露光し所定深さになるように制御して現像処理を施す
ことによって上記光の解像限界に近い幅の凹部又は凸部
で構成される位相シフタを形成し、この後全面に露光す
ることによって位相シフタの凹部に入射する光と凸部に
入射する光との干渉で非露光領域を形成し、再び現像処
理を施すことによって上記凹部又は凸部の幅より狭い幅
のレジストパターンを形成することを特徴とするレジス
トパターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24328492A JPH0697024A (ja) | 1992-09-11 | 1992-09-11 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24328492A JPH0697024A (ja) | 1992-09-11 | 1992-09-11 | レジストパターンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0697024A true JPH0697024A (ja) | 1994-04-08 |
Family
ID=17101568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24328492A Pending JPH0697024A (ja) | 1992-09-11 | 1992-09-11 | レジストパターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0697024A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001016998A2 (en) * | 1999-08-31 | 2001-03-08 | National University Of Singapore | Ultra high resolution lithographic imaging and printing and defect reduction by exposure near the critical condition |
JP2009044076A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | パターン形成方法および半導体装置の製造方法 |
JP2012133163A (ja) * | 2010-12-22 | 2012-07-12 | Tokyo Electron Ltd | 局所露光方法 |
WO2023022996A1 (en) * | 2021-08-16 | 2023-02-23 | Tokyo Electron Limited | Methods of forming patterns |
-
1992
- 1992-09-11 JP JP24328492A patent/JPH0697024A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001016998A2 (en) * | 1999-08-31 | 2001-03-08 | National University Of Singapore | Ultra high resolution lithographic imaging and printing and defect reduction by exposure near the critical condition |
WO2001016998A3 (en) * | 1999-08-31 | 2001-09-20 | Univ Singapore | Ultra high resolution lithographic imaging and printing and defect reduction by exposure near the critical condition |
JP2009044076A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | パターン形成方法および半導体装置の製造方法 |
JP2012133163A (ja) * | 2010-12-22 | 2012-07-12 | Tokyo Electron Ltd | 局所露光方法 |
WO2023022996A1 (en) * | 2021-08-16 | 2023-02-23 | Tokyo Electron Limited | Methods of forming patterns |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960005864A (ko) | 미세패턴 형성방법 | |
JPH0521310A (ja) | 微細パタン形成方法 | |
JP2887773B2 (ja) | 位相反転マスクの製造方法 | |
JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
KR0127662B1 (ko) | 반도체 소자의 위상반전 마스크 제조방법 | |
US4368245A (en) | Method for making matt diffusion patterns | |
JPH0697024A (ja) | レジストパターンの形成方法 | |
JPH07287387A (ja) | ハーフトーン型位相シフトマスク及びその製造方法 | |
US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
JP2942818B2 (ja) | 位相シフトマスクの製造方法 | |
US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
JPS62245251A (ja) | レジストパタ−ン形成方法 | |
JPH05347244A (ja) | レジストパターン形成方法 | |
KR0127660B1 (ko) | 반도체 소자의 위상반전 마스크 제조방법 | |
JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
JPH0670954B2 (ja) | 半導体装置の製造方法 | |
JPH0567559A (ja) | 微細パターンの形成方法 | |
KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
JPH0471331B2 (ja) | ||
JPS62183449A (ja) | パタ−ン形成方法 | |
KR0127659B1 (ko) | 반도체 소자의 위상반전 마스크 제조방법 | |
JPH06148862A (ja) | 位相反転マスクの製造方法 | |
KR0126650B1 (ko) | 하프톤형 위상반전 마스크의 제조 방법 | |
KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
JPS6224941B2 (ja) |