TWI588947B - A method of manufacturing a semiconductor element mounting substrate - Google Patents

A method of manufacturing a semiconductor element mounting substrate Download PDF

Info

Publication number
TWI588947B
TWI588947B TW103109919A TW103109919A TWI588947B TW I588947 B TWI588947 B TW I588947B TW 103109919 A TW103109919 A TW 103109919A TW 103109919 A TW103109919 A TW 103109919A TW I588947 B TWI588947 B TW I588947B
Authority
TW
Taiwan
Prior art keywords
photoresist
layer
substrate
exposed
mask
Prior art date
Application number
TW103109919A
Other languages
English (en)
Other versions
TW201508869A (zh
Inventor
Shigeru Hosomomi
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201508869A publication Critical patent/TW201508869A/zh
Application granted granted Critical
Publication of TWI588947B publication Critical patent/TWI588947B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

半導體元件搭載用基板的製造方法
本發明是有關在金屬板等具有導電性的基板的表面具備成為端子等的電鍍層之半導體元件搭載用基板的製造方法。
在具有導電性的基材的一面側，以預定的圖案來形成光阻遮罩，在從光阻遮罩露出的基材電鍍導電性金屬，而形成用以連接半導體元件搭載用的金屬層與外部的電極層，除去光阻遮罩，藉此形成半導體元件搭載用基板，其次，在此半導體元件搭載用基板的金屬層部分搭載半導體元件，打線接合半導體元件與電極層之後進行樹脂密封，除去基材，藉此製作成使金屬層及電極層露出於樹脂側的半導體裝置為人所知。
如此的半導體裝置，以往是以被稱為導線架之0.1~0.25mm的厚度的金屬基材所形成，但取代以往的金屬基材，使用0.01~0.08mm程度的厚度藉由電鍍所形成的金屬層，電極層來實現薄化。此情況，使用在製作的基材是除去，但此時，藉由電鍍所形成的金屬層或電極層與 密封樹脂確實地密著留在樹脂側為重要。
在專利文獻1是記載超過所形成的光阻遮罩來使導電性金屬電著(電鍍)，藉此取得在金屬層及電極層的上端部周緣具有突出部的半導體元件搭載用基板，在樹脂密封時成為金屬層及電極層的突出部會吃進樹脂的形狀，確實地留在樹脂側。
在專利文獻2是記載利用散亂紫外光來將光阻遮罩形成梯形，藉此將金屬層或電極層形成剖面為頂邊側廣的梯形的形狀。
〔先行技術文獻〕
[專利文獻1]日本特開2002-9196號公報
[專利文獻2]日本特開2007-103450號公報
在專利文獻1所示之超過光阻遮罩來使導電性金屬電著(電鍍)的方法中是使形成的金屬層及電極層從光阻遮罩突出而施以電鍍來形成。該金屬層及電極層的突出量是與超過光阻遮罩之後的電鍍厚成比例。但，依光阻遮罩的圖案形狀或電鍍條件，電鍍厚的偏差也會變大，因此金屬層及電極層的庇蔭長度也同樣偏差會變大。因此，在設定半導體搭載用基板的金屬層及電極層的尺寸或間隔等時，必須考慮此庇蔭長度的偏差，難以縮小金屬層 及電極層的尺寸或間隔。
並且，在專利文獻2所示之利用散亂紫外光來將光阻遮罩的開口部的剖面形狀形成頂邊側廣的梯形之方法是所使用的光阻層的厚度至25μm程度為止具效果。因此，在專利文獻2所示之方法是所被形成的金屬層或電極層的厚度約至20μm程度為止可謂有效的方法。
但，例如將光阻層增厚成50μm程度時，紫外光會被光阻吸收，越是金屬板方向，光越減衰，因此光阻遮罩的開口部剖面形狀的梯形的底角接近90度(亦即長方形)，或更小，金屬板側成為長邊的梯形形狀。因此，在開口部內被電鍍形成的金屬層或電極層的形狀不會形成頂邊側廣的梯形，所以金屬層或電極層與樹脂的密著性會降低。
為了使半導體元件搭載用基板的金屬層及電極層與樹脂的密著性更為提升，使金屬層及電極層的厚度形成更厚為有效。或者為了形成吃進樹脂，將金屬層及電極層的剖面設為頂邊側廣的梯形形狀或形成持具有凹凸的輪廓，或除了設為頂邊側廣的梯形形狀以外還加上形成持具有凹凸的輪廓為有效。
因此，加厚光阻層，增厚金屬層或電極層的厚度為理想。並且，形成用以使剖面為頂邊側廣的梯形形狀或持具有凹凸的輪廓之電鍍層形成的光阻遮罩，然後利用此光阻遮罩來形成剖面為頂邊側廣的梯形形狀或持具有凹凸的輪廓之電鍍層更為理想。又，雖依梯形的形狀或凹 凸的形狀也有所不同，但基本上是需要以藉由電鍍層所形成的金屬層或電極層的厚度能夠成為30~100μm程度的方式製造半導體元件搭載用基板。
本發明的半導體元件搭載用基板的製造方法是為了解決上述的課題而研發者。若根據本發明之一實施形態，則可提供一種金屬層或電極層厚且金屬層或電極層的剖面形狀形成具有凹凸，藉此金屬層或電極層與樹脂的密著性會更提高之半導體元件搭載用基板。
為了達成上述目的，本發明之一實施形態，在具有導電性的基板的表面具備成為端子等的電鍍層之半導體元件搭載用基板的製造方法，其特徵係依序經過：以主要的感光波長為不同的第1乾膜光阻及第2乾膜光阻，在前述基板的表面形成複數的光阻層之工程；從前述複數的光阻層之上，利用第1曝光用遮罩，將從前述複數的光阻層之中以前述第1乾膜光阻形成的至少1個的光阻層選擇性地感光成第1圖案之第1曝光工程；從前述複數的光阻層之上，利用第2曝光用遮罩，將從前述複數的光阻層之中以前述第2乾膜光阻形成的至少1個的光阻層感光成第2圖案之第2曝光工程；除去前述複數的光阻層的未曝光部分，使前述基板的表面部分地露出而形成具有開口部的光阻遮罩之顯像工程； 對前述基板的表面露出的部分施以電鍍而形成電鍍層之工程；及除取前述光阻遮罩之工程。
並且，在本發明之一實施形態中，最好前述第1曝光用遮罩及前述第2曝光用遮罩係被描繪的圖案為不同。利用第1及第2曝光用遮罩來將由前述2種類的乾膜光阻所構成的前述複數的光阻層曝光顯像，藉此作成前述基板表面露出的電鍍用的光阻遮罩，但最好藉由描繪於此第1曝光用遮罩及第2曝光用遮罩的圖案不同，在光阻遮罩的前述開口部的剖面形成階差。
並且，在本發明之一實施形態中，最好在曝光時，利用帶通濾波器來選擇預定的波長的紫外線而進行前述第1曝光工程或第2曝光工程。
並且，在本發明之一實施形態中，最好在曝光時，使用只可將所被選擇的光阻層曝光的波長的紫外線，進行前述第1曝光工程或第2曝光工程。
將主要的感光波長為不同的2種類的乾膜光阻貼合2層，3層於成為半導體基板材料的導電性材料，經由曝光遮罩，以目標的層會感光的單線紫外光來曝光，藉此只在貼合的多層光阻層中的目標的層進行圖案化曝光，予以實施於各層，將光阻層顯像，藉此可製作剖面為頂邊側廣的梯形形狀或剖面為T形形狀或剖面的輪廓為凹 凸形狀的開口部。然後，電著層疊電鍍，藉此可以乾膜光阻的開口部作為鑄模來將電鍍金屬形成與前述開口部同形狀，因此金屬層或電極層的剖面形狀會具有凹凸而形成，藉此可提供一種能提高金屬層或電極層與樹脂的密著性之半導體元件搭載用基板。
1‧‧‧基板
2‧‧‧電鍍層(金屬層、電極層)
3‧‧‧帶通濾波器
4‧‧‧光源
10、11、12‧‧‧光阻層(光阻遮罩)
20、21‧‧‧曝光用遮罩
30、31、32‧‧‧未曝光部分
40、41、42‧‧‧開口部
圖1(a)是藉由本發明之一實施形態的製造方法，在具有導電性的基板，利用主要的感光波長為不同的2種類的乾膜光阻來形成由2層所構成的光阻遮罩而進一步處理，施以所望的電鍍時的剖面圖，(b)及(c)是利用感光波長不同的2種類的乾膜光阻來形成由3層所構成的光阻遮罩，施以所望的電鍍時的剖面圖。
圖2(a)~(e)是以剖面圖來表示按照實施例1所示的光阻層為2層時的製造方法的製造流程之各工程的處理。
圖3(a)~(e)是以剖面圖來表示按照實施例2所示的光阻層為3層時的製造方法的製造流程之各工程的處理。
圖4(a)~(e)是以剖面圖來表示按照實施例3所示的光阻層為3層時的製造方法的製造流程之各工程的處理。
最初，在具有導電性的基板的表面，利用感光波長不同的乾膜光阻來形成2層或3層的光阻層。亦可形成4層以上，但成本增加，因此2層或3層為理想。
其次，利用第1曝光用遮罩，目的之光阻層藉由感光的紫外光來進行第1曝光，其次利用第2曝光用遮罩，其他的光阻層藉由感光的紫外光來進行第2曝光，藉由顯像在複數光阻層設置開口部而形成光阻遮罩。此時，以開口部剖面的輪廓能夠藉由複數的光阻層來形成凹凸的方式形成曝光用遮罩。形成有此開口部的光阻遮罩是作為電鍍用遮罩使用。
而且，在所被形成的開口部是露出基板表面，進行必要的電氣電鍍處理而形成剖面的輪廓具有凹凸的電鍍層之後，將光阻遮罩剝離，藉此可取得半導體元件搭載用基板。
更具體而言，例如圖1所示般，將主要的感光波長為不同的乾膜光阻(例：DI用DFR(h線)，泛用DFR(主要波長i線)等)貼合2層，3層於成為半導體基板材料的導電性材料1，經由曝光遮罩，以目標的光阻層會感光的單線紫外光(例：僅h線，僅i線)來曝光，藉此只在貼合的多層光阻層中的目標的層進行圖案化曝光。予以實施於各層，將光阻層顯像，藉此形成由2層或3層所構成的光阻遮罩10、11、12，製作剖面T形形狀(圖1的(a))或剖面凹凸形狀(圖1的(b)， (c))的開口部。然後，電著層疊電鍍，藉此以光阻遮罩10、11、12的開口部作為鑄模來將電鍍金屬形成與前述開口部同形狀而形成電鍍層2。
〔實施例〕 (實施例1)
其次，根據圖2來說明以本發明者所進行的一實驗作為本發明的半導體元件搭載用基板的製造方法之一實施例。如圖2(a)所示般，具有導電性的基板1是在厚度0.15mm的SUS430的兩面層壓厚度25μm的乾膜光阻(Asahi Kasei E-materials Corporation製：ADH-252)形成光阻層10(背面側是未圖示)。此時的層壓條件是以軋輥溫度105℃，軋輥壓力0.5MPa，進給速度2.5m/min來進行。另外，層壓後的乾膜光阻是負片型光阻，為h線照射(感光波長：405nm)之曝光可能的乾膜光阻。
其次，重疊於一面側(表面側)的前述光阻層10，而以和前述相同的條件來層壓感光波長與前述光阻層10不同之厚度50μm的乾膜光阻(Asahi Kasei E-materials Corporation製：AQ-5038)，藉此形成上層的光阻層11。此乾膜光阻也為負片型光阻，但為i線照射(感光波長：365nm)之曝光可能的乾膜光阻。
這如圖2(a)所示般在基板1的表面側形成藉由感光波長不同的2種類的乾膜光阻之光阻層10、 11，在背面側(未圖示)是形成有與表面側的下層相同的光阻層。
其次，如圖2(b)所示般，在表面側的光阻層10、11上覆蓋形成有預定的圖案之曝光用的遮罩20，在該遮罩20與曝光用的光源4之間設置405nm的帶通濾波器3。
然後，使用主要波長為i線且含h線及g線之混線的水銀燈(ORC Manufacturing Co.，Ltd.製：短弧光燈)作為光源4來進行曝光，藉由波長405nm的紫外光，以被描繪於遮罩20的圖案來使表面側的下層的光阻層10感光而使硬化，背面側是藉由同光源來直接使光阻層10全面感光而使硬化(背面側是未圖示)。此時的曝光量是表面側在波長405nm的檢測器為18mJ/cm2，背面側在波長365nm的檢測器為80mJ/cm2。
此時，表面側是藉由405nm的帶通濾波器3來進行h線照射之曝光，上層的光阻層11是未曝光的狀態。背面側是成為藉由混線的曝光而全面硬化後的光阻遮罩。
其次，如圖2(c)所示般，在表面側的光阻層10、11上覆蓋形成有與曝光用的前述遮罩20不同的預定的圖案之遮罩21，藉由前述的光源4(混線的水銀燈)來進行曝光下，以曝光用的遮罩21的圖案來將光阻層11感光而使硬化。此時，遮罩20及遮罩21是使硬化的平面面積設為之後進行曝光的遮罩21較小的曝光面積，藉此 無使先曝光後的光阻層10的未曝光部分30硬化的情形。此時的曝光量是在波長365nm的檢測器為70mJ/cm2。
其次，如圖2(d)所示般，在進行顯像之下，表面側的上層的光阻層11是被形成預定的圖案，成為在未曝光部分31形成有開口部41之光阻遮罩的一部分11，且下層的光阻層10也在未曝光部分30同樣形成有開口部40而成為光阻遮罩的一部分10，然後基板1會露出。此顯像處理是以1%碳酸鈉液，液溫30℃，噴霧壓0.08MPa，實施約80秒鐘的加工。藉由開口部40及開口部41來形成剖面大致T字狀的開口部。
然後，如圖2(e)所示般，對於露出基板1的開口部40、41進行表面氧化皮膜除去及一般性的電鍍前處理之表面的活化處理後，進行鎳電鍍而形成45μm的厚度的電鍍層(金屬層，電極層)2。
然後，藉由鹼性溶液來將形成於基板1的兩面之光阻遮罩10、11全部剝離，藉此取得形成有剖面形狀為大致T字狀的電鍍層(金屬層，電極層)2之半導體元件搭載用基板。
並且，光源亦可不使用水銀燈，而使用特定的波長的紫外線LED燈，藉此不用帶通濾波器，將所望的光阻層曝光。
並且，形成於背面側的光阻層是使全面硬化，因此使用哪個類型的乾膜光阻也沒有問題。而且，所形成的電鍍層2是亦可層疊複數的電鍍，亦可因應所需， 選擇金，鈀，鎳，銅，鈷等及該等合金之電鍍，依序層疊而形成。
(實施例2)
其次，根據圖3來說明以本發明者所進行之使用3層的乾膜光阻時的實驗作為實施例2。如圖3(a)所示般，使用厚度0.15mm的Cu板作為基板1，在基板1的兩面層壓厚度25μm的乾膜光阻(Asahi Kasei E-materials Corporation製：ADH-252)，形成光阻層10(背面側是未圖示)。此時的層壓條件是以軋輥溫度105℃，軋輥壓力0.5MPa，進給速度2.5m/min來進行。另外，層壓後的乾膜光阻是負片型光阻，為h線照射(感光波長：405nm)之曝光可能的乾膜光阻。
其次，重疊於一面側(表面側)的前述光阻層10，而以和前述相同的條件來層壓感光波長與前述光阻層10不同之厚度25μm的乾膜光阻(Asahi Kasei E-materials Corporation製：AQ-2558)，藉此形成第2層的光阻層11。此乾膜光阻也是負片型光阻，但為i線照射(感光波長：365nm)之曝光可能的光阻。
其次，重疊於一面側(表面側)的前述光阻層10、11，而以和前述相同的條件來層壓與前述光阻層10相同的乾膜光阻(Asahi Kasei E-materials Corporation製：ADH-252)，形成最上層的光阻層12。
這如圖3(a)所示般在基板1的表面側，藉 由感光波長不同的2種類的乾膜來依序形成3層的光阻層10、11、12，在背面側(未圖示)是形成有與表面側的最下層相同的光阻層。
其次，如圖3(b)所示般，在表面側的光阻層10、11、12上覆蓋形成有預定的圖案之曝光用的遮罩20，在該遮罩20與曝光用的光源4之間設置405nm的帶通濾波器3。
然後，使用主要波長為i線且含h線及g線之混線的水銀燈(ORC Manufacturing Co.，Ltd.製：短弧光燈)作為光源4來進行曝光，藉由波長405nm的紫外光，以被描繪於遮罩20的圖案來使表面側的最上層的光阻層12及最下層的光阻層10感光而使硬化，背面側是藉由同光源來直接使光阻層10全面感光而使硬化(背面側是未圖示)。此時的曝光量是表面側在波長405nm的檢測器為30mJ/cm2，背面側在波長365nm的檢測器為80mJ/cm2。
此時，表面側是藉由405nm的帶通濾波器3來進行h線照射之曝光，被最上層及最下層所夾的中間的光阻層11是未曝光的狀態。背面側是成為藉由混線的曝光而全面硬化後的光阻層。
其次，如圖3(c)所示般，在表面側的光阻層10、11、12上覆蓋形成有與曝光用的前述遮罩20不同的預定的圖案之遮罩21，藉由前述的光源4(混線的水銀燈)來進行曝光下，以曝光用的遮罩21的圖案來將光阻 層11感光而使硬化。此時，遮罩20及遮罩21是使硬化的平面面積設為之後進行曝光的遮罩21較小的曝光面積，藉此無使先曝光後的光阻層10的未曝光部分30及光阻層12的未曝光部分32硬化的情形。此時的曝光量是在波長365nm的檢測器為70mJ/cm2。
其次，如圖3(d)所示般，在進行顯像之下，表面側的最上層的光阻層12及最下層的光阻層10是被形成預定的圖案，成為在未曝光部分32形成有開口部42之光阻遮罩的一部分12，且成為在未曝光部分30形成有開口部40之光阻遮罩的一部分10。並且，被最上層及最下層所夾的中間的光阻層11也在未曝光部分31同樣形成有開口部41而成為光阻遮罩的一部分11，然後基板1會露出。此顯像處理是以1%碳酸鈉液，液溫30℃，噴霧壓0.08MPa，實施約120秒鐘的加工。藉由開口部40與開口部41及開口部42來形成兩側持凹形狀的光阻遮罩的剖面形狀。
然後，如圖3(e)所示般，對於露出基板1的開口部40、41、42進行表面氧化皮膜除去及一般性的電鍍前處理之表面的活化處理後，進行鎳電鍍而形成70μm的厚度的電鍍層(金屬層，電極層)2。
然後，藉由鹼性溶液來將形成於基板1的兩面之光阻遮罩10、11、12全部剝離，藉此取得形成有剖面形狀為兩側持凸形狀的電鍍層(金屬層，電極層)2之半導體元件搭載用基板。
另外，光源亦可不使用水銀燈，而使用特定的波長的紫外線LED燈，藉此不用帶通濾波器，將必要的光阻層曝光。
並且，形成於背面側的光阻層是使全面硬化，因此使用哪個類型的乾膜光阻也沒有問題。而且，所形成的電鍍層2是亦可層疊複數的電鍍，亦可因應所需，選擇金，鈀，鎳，銅，鈷等及該等合金之電鍍，依序層疊而形成。
(實施例3)
根據圖4來說明以本發明者所進行同樣使用3層的乾膜光阻時的別的實驗作為實施例3。如圖4(a)所示般，使用厚度0.15mm的Cu板作為基板1，在基板1的兩面層壓厚度25μm的乾膜光阻(Asahi Kasei E-materials Corporation製：AQ-2558)，形成光阻層10(背面側是未圖示)。此時的層壓條件是以軋輥溫度105℃，軋輥壓力0.5MPa，進給速度2.5m/min來進行。另外，層壓後的乾膜光阻是負片型光阻，為i線照射(感光波長：365nm)之曝光可能的乾膜光阻。
其次，重疊於一面側(表面側)的前述光阻層10，而以和前述相同的條件來層壓感光波長與前述光阻層10不同之厚度25μm的乾膜光阻(Asahi Kasei E-materials Corporation製：ADH-252)，藉此形成上層的光阻層11。此乾膜光阻也是負片型光阻，但為h線照射 (感光波長：405nm)之曝光可能的光阻。
其次，重疊於一面側(表面側)的前述光阻層10、11，而以和前述相同的條件來層壓與前述光阻層10相同的乾膜光阻(Asahi Kasei E-materials Corporation 製：AQ-2558)，形成最上層的光阻層12。
這如圖4(a)所示般在基板1的表面側藉由感光波長不同的2種類的乾膜來依序形成3層的光阻層10、11、12，在背面側(未圖示)是形成有與表面側的最下層相同的光阻層。
其次，如圖4(b)所示般，在表面側的光阻層10、11、12上覆蓋形成有預定的圖案的曝光用的遮罩20，在該遮罩20與曝光用的光源4之間設置405nm的帶通濾波器3。
然後，使用主要波長為i線且含h線及g線之混線的水銀燈(ORC Manufacturing Co.，Ltd.製：短弧光燈)作為光源4來進行曝光，藉由波長405nm的紫外光，以被描繪於遮罩20的圖案來使表面側的中間的光阻層11感光而使硬化，背面側是藉由同光源來直接使光阻層全面感光而使硬化(背面側是未圖示)。此時的曝光量是表面側在波長405nm的檢測器為16mJ/cm2，背面側在波長365nm的檢測器為80mJ/cm2。
此時，表面側是藉由405nm的帶通濾波器3來進行h線照射之曝光，最上層的光阻層12及最下層的光阻層10是未曝光的狀態。背面側是成為藉由混線的曝 光而全面硬化的光阻層。
其次，如圖4(c)所示般，在表面側的光阻層10、11、12上覆蓋形成有與曝光用的前述遮罩20不同的預定的圖案之遮罩21，藉由前述的光源4(混線的水銀燈)來進行曝光下，以曝光用的遮罩21的圖案來將最上層的光阻層12及最下層的光阻層10感光而使硬化。此時，遮罩20及遮罩21是使硬化的平面面積設為之後進行曝光的遮罩21較小的曝光面積，藉此無使先曝光後的光阻層11的未曝光部分31硬化的情形。此時的曝光量是在波長365nm的檢測器為100mJ/cm2。
其次，如圖4(d)所示般，在進行顯像之下，表面側的最上層的光阻層12及最下層的光阻層10是被形成預定的圖案，成為在未曝光部分32形成有開口部42之光阻遮罩的一部分12，且成為在未曝光部分30形成有開口部40之光阻遮罩的一部分10，且被最上層及最下層所夾的中間的光阻層11也在未曝光部分31同樣形成有開口部41而成為光阻遮罩的一部分11，然後基板1會露出。此顯像處理是以1%碳酸鈉液，液溫30℃，噴霧壓0.08MPa，實施約120秒鐘的加工。藉由開口部40與開口部41及開口部42來形成兩側持凹形狀的光阻遮罩的剖面形狀。
然後，如圖4(e)所示般，對於露出基板1的開口部40、41、42進行表面氧化皮膜除去及一般性的電鍍前處理之表面的活化處理後，進行鎳電鍍而形成 70μm的厚度的電鍍層(金屬層，電極層)2。
然後，藉由鹼性溶液來將形成於基板1的兩面之光阻遮罩10、11、12全部剝離，藉此取得形成有剖面形狀為兩側持凹形狀的電鍍層(金屬層，電極層)2之半導體元件搭載用基板。
另外，光源亦可不使用水銀燈，而使用特定的波長的紫外線LED燈，藉此不用帶通濾波器，將必要的光阻層曝光。
並且，形成於背面側的光阻層是使全面硬化，因此使用哪個類型的乾膜光阻也沒有問題。而且，所形成的電鍍層2是亦可層疊複數的電鍍，亦可因應所需，選擇金，鈀，鎳，銅，鈷等及該等合金之電鍍，依序層疊而形成。
1‧‧‧基板
2‧‧‧電鍍層(金屬層、電極層)
3‧‧‧帶通濾波器
4‧‧‧光源
10、11‧‧‧光阻層(光阻遮罩)
20、21‧‧‧曝光用遮罩
30、31‧‧‧未曝光部分
40、41‧‧‧開口部

Claims (8)

  1. 一種半導體元件搭載用基板的製造方法，係於具有導電性的基板的表面具備成為端子等的電鍍層之半導體元件搭載用基板的製造方法，其特徵係依序經過：以主要的感光波長為不同的第1乾膜光阻及第2乾膜光阻，在前述基板的表面形成複數的光阻層之工程；從前述複數的光阻層之上，利用第1曝光用遮罩，將從前述複數的光阻層之中以前述第1乾膜光阻形成的至少1個的光阻層選擇性地感光成第1圖案之第1曝光工程；從前述複數的光阻層之上，利用第2曝光用遮罩，將從前述複數的光阻層之中以前述第2乾膜光阻形成的至少1個的光阻層感光成第2圖案之第2曝光工程；除去前述複數的光阻層的未曝光部分，使前述基板的表面部分地露出而形成具有開口部的光阻遮罩之顯像工程；對前述基板的表面露出的部分施以電鍍而形成電鍍層之工程；及除取前述光阻遮罩之工程。
  2. 如申請專利範圍第1項之半導體元件搭載用基板的製造方法，其中，前述第1曝光用遮罩及前述第2曝光用遮罩係所被描繪的圖案不同，利用此被描繪的圖案不同的第1及第2曝光用遮罩來將由前述第1乾膜光阻及前述第2乾膜光阻所構成的前述複數的光阻層曝光顯像，藉此 在前述基板表面露出的電鍍用的光阻遮罩的前述開口部的剖面形成階差。
  3. 如申請專利範圍第1或2項之半導體元件搭載用基板的製造方法，其中，利用帶通濾波器來選擇預定的波長的紫外線而進行前述第1曝光工程或前述第2曝光工程。
  4. 如申請專利範圍第1或2項之半導體元件搭載用基板的製造方法，其中，使用可只將所被選擇的光阻層曝光的波長的紫外線，進行前述第1曝光工程或前述第2曝光工程。
  5. 如申請專利範圍第2項之半導體元件搭載用基板的製造方法，其中，前述第2曝光用遮罩係使曝光的面積比前述第1曝光用遮罩小。
  6. 如申請專利範圍第5項之半導體元件搭載用基板的製造方法，其中，在前述基板的表面形成複數的光阻層之工程係包含：以前述第1乾膜光阻來形成下側的光阻層，以前述2乾膜光阻來形成上側的光阻層，而形成2層構造之工程，在前述第1曝光工程中，前述下側的光阻層被曝光，在前述第2曝光工程中，前述上側的光阻層被曝光，藉此在前述顯像工程所形成之基板表面露出的電鍍用的光阻遮罩的前述開口部的剖面為T字狀。
  7. 如申請專利範圍第5項之半導體元件搭載用基板的製造方法，其中，在前述基板的表面形成複數的光阻層 之工程係包含：以前述第1乾膜光阻來形成下側的光阻層，以前述2的乾膜光阻來形成中間的光阻層，以前述第1乾膜光阻來形成上側的光阻層，藉此形成3層構造之工程，在前述第1曝光工程中，前述下側的光阻層及前述上側的光阻層被曝光，在前述第2曝光工程中，前述中間的光阻層被曝光，藉此在前述顯像工程所形成之基板表面露出的電鍍用的光阻遮罩的前述開口部的剖面為兩側持凸形狀。
  8. 如申請專利範圍第5項之半導體元件搭載用基板的製造方法，其中，在前述基板的表面形成複數的光阻層之工程係包含：以前述第2乾膜光阻來形成下側的光阻層，以前述1乾膜光阻來形成中間的光阻層，以前述第2乾膜光阻來形成上側的光阻層，藉此形成3層構造之工程，在前述第1曝光工程中，前述中間的光阻層被曝光，在前述第2曝光工程中，前述下側的光阻層及前述上側的光阻層被曝光，藉此在前述顯像工程所形成之基板表面露出的電鍍用的光阻遮罩的前述開口部的剖面為兩側持凹形狀。
TW103109919A 2013-03-19 2014-03-17 A method of manufacturing a semiconductor element mounting substrate TWI588947B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056466A JP5979495B2 (ja) 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
TW201508869A TW201508869A (zh) 2015-03-01
TWI588947B true TWI588947B (zh) 2017-06-21

Family

ID=51579995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109919A TWI588947B (zh) 2013-03-19 2014-03-17 A method of manufacturing a semiconductor element mounting substrate

Country Status (6)

Country Link
US (1) US10204801B2 (zh)
JP (1) JP5979495B2 (zh)
KR (1) KR102162913B1 (zh)
CN (1) CN105190870B (zh)
TW (1) TWI588947B (zh)
WO (1) WO2014148308A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
CN105404418B (zh) * 2015-11-03 2018-09-04 京东方科技集团股份有限公司 触控屏及其制备方法、显示面板和显示装置
JP6327427B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP6867080B2 (ja) * 2017-06-30 2021-04-28 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
CN117998973A (zh) 2017-09-18 2024-05-07 谷歌有限责任公司 制造约瑟夫森结的方法
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
JP7059139B2 (ja) * 2018-07-13 2022-04-25 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
CN113140448B (zh) * 2020-01-16 2022-10-28 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
US20070298603A1 (en) * 2006-06-27 2007-12-27 Kenneth Rebibis Die configurations and methods of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110065C (zh) * 2000-04-05 2003-05-28 信息产业部电子第十三研究所 半导体器件栅帽与栅足自对准的t形栅加工方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4508064B2 (ja) 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
US7579137B2 (en) * 2005-12-24 2009-08-25 International Business Machines Corporation Method for fabricating dual damascene structures
US8536031B2 (en) * 2010-02-19 2013-09-17 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
JP5626785B2 (ja) * 2010-09-27 2014-11-19 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレームおよびその製造方法
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
US20070298603A1 (en) * 2006-06-27 2007-12-27 Kenneth Rebibis Die configurations and methods of manufacture

Also Published As

Publication number Publication date
JP5979495B2 (ja) 2016-08-24
US10204801B2 (en) 2019-02-12
CN105190870B (zh) 2018-02-27
WO2014148308A1 (ja) 2014-09-25
US20160300732A1 (en) 2016-10-13
CN105190870A (zh) 2015-12-23
KR20150135203A (ko) 2015-12-02
JP2014183172A (ja) 2014-09-29
TW201508869A (zh) 2015-03-01
KR102162913B1 (ko) 2020-10-07

Similar Documents

Publication Publication Date Title
TWI588947B (zh) A method of manufacturing a semiconductor element mounting substrate
JP5370330B2 (ja) 半導体素子搭載用基板の製造方法
JP2007103450A (ja) 配線基板およびその製造方法
KR101691762B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
TWI637424B (zh) Semiconductor element mounting substrate and method of manufacturing the same
TWI735704B (zh) 導線框
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP6867080B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6485776B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6432943B2 (ja) リードフレームの製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2017216366A (ja) 多列型半導体装置用配線部材及びその製造方法
KR20050011606A (ko) 금속막 패턴들의 리프팅을 방지하는 방법
TW200414479A (en) Method of manufacturing lead frame