JP5370330B2 - 半導体素子搭載用基板の製造方法 - Google Patents

Description

本発明は、金属板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法に関する。

導電性を有する基材の一面側に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した基材に導電性金属を電着して半導体素子搭載用の金属層と外部と接続するための電極層とを形成し、レジストマスクを除去することで半導体素子搭載用基板を形成し、前記半導体素子搭載用基板に半導体素子を搭載し、ワイヤボンディングした後樹脂封止を行い、基材を除去して、樹脂側に電着した導電性金属の裏面側を露出させた半導体装置を得ることが知られている。

特許文献１には、形成したレジストマスクを超えて導電性金属を電着させることで、半導体素子搭載用の金属層と外部と接続するための電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層と電極層の張り出し部が樹脂の食い込む形となって確実に樹脂側に残るようにすることが記載されている。

特許文献２には、レジストマスクを形成する際に散乱紫外光を用いてレジストマスクを台形に形成することで金属層あるいは電極層を逆台形の形状に形成することが記載されている。

特開２００２−９１９６号公報 特開２００７−１０３４５０号公報

特許文献１に示されるレジストマスクを超えて導電性金属を電着させる方法は、形成するめっき層をレジストマスクをオーバーハングさせて形成することであり、そのオーバーハング量をコントロールすることが難しく、形成するめっき層の全てが同じ庇長さにならない問題や、隣のめっき層と繋がってしまう問題がある。また、めっき層が薄くなると張り出し部の厚さも薄くなることから、樹脂との密着性が低下する問題も抱えている。そしてオーバーハングさせためっき層の上面はめっきの縦方向と横方向の成長比率の関係で球状となるために、ボンディングの信頼性を低下させる要因にもなる。

また、特許文献２に示される散乱紫外光を用いてレジスト層の開口部の断面形状を台形に形成する方法は、使用するレジストの厚さが２５μｍ程度までの厚さに効果的であって、形成する金属層あるいは電極層の厚さが約２０μｍ程度までとなる。例えばレジスト層を厚くして５０μｍ程度とした場合、紫外光がレジストに吸収され基材方向になるほど光が減衰していくため、開口部断面形状の台形の角度が９０度（すなわち長方形）近く、更にはこれより大きくなって通常の台形形状となり、金属層あるいは電極層の形状が逆台形を成さなくなるため、金属層あるいは電極層と樹脂との密着性が低下することになる。

電極層と樹脂との密着性をより向上させるためには、電極層の厚さを厚くし、尚且つ樹脂に食い込むような逆台形を形成することが有効である。すなわち、電極層の厚さを厚くできるように２５μｍ以上の厚さのレジストを使用しても逆台形のレジスト層を形成することが可能で、これにより、５〜１００μｍ程度の厚さの電極層（後でめっき層１０を形成する側）が逆台形となって形成されるようにした半導体素子搭載用基板を製造することが可能となる

そこで、本発明の半導体素子搭載用基板の製造方法は前記課題に鑑みてなされたものであり、電極層が逆台形形状に形成されることにより、電極層と樹脂との密着性を高めた半導体素子搭載用基板を提供できるようにすることを目的とする。

そこで本発明の半導体素子搭載用基板の製造方法は、金属板の表面に感光波長の異なるレジストにより下層と上層からなる２層のレジスト層を形成する工程と、前記下層のレジスト層は未露光の状態で前記上層のレジスト層を所定のパターンで露光する工程と、前記上層のレジスト層に所定のパターンで開口部を形成し、その開口部から未露光の前記下層のレジスト層を、前記上層のレジスト層のパターンで開口部を形成して前記金属板表面を部分的に露出させる現像工程と、前記下層のレジスト層を露光して硬化させる工程と、前記下層のレジスト層から露出している前記金属板表面に所定のめっきを形成する工程と、前記下層と上層からなる２層のレジスト層を全て剥離する工程を順次経ることを特徴としている。

また本発明の半導体素子搭載用基板の製造方法においては、上記した現像工程において、前記下層のレジスト層は、前記上層のレジスト層の前記開口部から現像が進むことにより前記金属板表面が部分的に露出されて開口部が形成され、この開口部の断面が逆台形形状に形成されるようにすることが好ましい。

また本発明の半導体素子搭載用基板の製造方法においては、前記下層のレジスト層は、後の工程で形成される前記めっきの高さよりも厚い層であることが好ましい。

また本発明の半導体素子搭載用基板の製造方法においては、光源と所定のパターンが形成されたマスクとの間に、フィルターを通して必要な波長の光で前記上層のレジスト層を露光することが好ましい。

本発明の半導体素子搭載用基板の製造方法によれば、従来の工程をほぼ踏襲しながら逆台形の断面形状となっためっき層が形成されるので、樹脂との密着性の良い半導体素子搭載用基板を容易に得ることができる。

本発明の半導体素子搭載用基板の製造方法を各工程毎に示した図である。（１）は、金属板の両面にレジスト層を形成した断面図である。（２）は、表面側に先に形成したレジスト層と感光波長の異なるレジスト層を形成した断面図である。（３）は、露光工程において、表面側は所定のマスクを被せ光源（図示せず）とマスクの間にバンドパスフィルターをセットし、光源からの紫外光のうち上層のレジスト層を露光するために必要な波長の紫外光を照射し、裏面側は全面を露光している断面図である。（４）は、現像を行なうことで、上層のレジスト層に所定のパターンで開口部を形成し、未露光である下層のレジスト層は、上層のレジスト層の開口部から現像が進み、金属板表面を部分的に露出させている断面図である。この処理により下層のレジスト層は、断面形状が逆台形の開口部となる。（５）は、表面側の未露光である下層のレジスト層を露光して硬化させている断面図である。（６）は、露出した金属板表面にめっきを形成したことを示す断面図である。（７）は、レジスト層を剥離し、金属板表面にめっき層が形成された半導体素子搭載用基板の断面図である。 図１（４）に示す下層のレジスト層が逆台形の断面形状となる現像工程の詳細な説明図である。

次に、本発明の半導体素子搭載用基板の製造方法の実施の形態を図１及び図２に基づいて説明する。
最初に、図１（１）に示すように後の工程でめっき層１０を形成することとなる金属板２０の表面に、めっき層１０の必要な高さよりも高くなる厚さの下層となるレジスト層３０を形成する。このレジスト層３０は、ｉ線またはｈ線またはｇ線により感光するレジスト層３０である。下層となるレジスト層３０の厚さをこのようにしておくことにより、断面が逆台形形状で必要となる高さのめっき層１０を確実に形成することができる。

次に、図１（２）に示すようにその上に先に形成した下層のレジスト層３０とは感光波長が異なる上層となるレジスト層４０を形成する。

次に、図１（３）に示すように所定のパターンが形成されたマスク５０を用いて、上層のレジスト層４０を所定のパターンで露光する。この時、下層のレジスト層３０は未露光の状態である。この上層のレジスト層４０を露光するには、水銀ランプの光源に対して、必要な波長のみを通すバンドパスフィルター６０を用いることで下層のレジスト層３０を未露光の状態で、上層のレジスト層４０を露光することが可能である。

次に、図１（４）に示すように現像を行なって、上層のレジスト層４１に所定のパターンで開口部を形成し、未露光である下層のレジスト層３１は、上層のレジスト層４１の開口部から現像が進み、金属板２０表面を部分的に露出させる。
この処理により下層のレジスト層３１は、断面が逆台形形状の開口部となる。なお、逆台形形状とは、底辺（金属板２０に接する側）より上辺の長さの方が長い台形形状を意味する。

ここで、上記図１（４）の下層のレジスト層３１が逆台形の断面形状となる現像工程の詳細を図２を用いて説明する。
現像工程では、図２（１）に示すように、最初に上層のレジスト層４０から開口部を有するレジスト層４１が形成され、下層のレジスト層３０に現像液８０が接触する。そして、図２（２）に示すように現像液８０が流動して、レジスト層３０は下方に向かって除去されるとともに、現像液８０は横方向にも流動する。そして、図２（３）に示すように現像液８０は渦状の流動となって、レジスト層３０を断面が円弧となるように除去する。そして、図２（４）に示すようにレジスト層３０は金属板２０を露出させ、現像液８０は横方向のレジスト層３０を除去する。その結果、図２（５）に示すように断面形状が逆台形の開口部となったレジスト層３１が形成されることとなる。

そして次に、図１（５）に示すように未露光である下層のレジスト層３１を全面露光して硬化させる。

次に、図１（６）に示すように露出している金属板２０表面にめっき前処理を行なって、必要な高さのめっき層１０を形成する。

最後に、図１（７）に示すように全てのレジスト層３１，４１を除去することで、金属板２０の表面に断面形状が逆台形となっためっき層１０を有する半導体素子搭載用基板を得ることができる。

なお、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルターを用いることなく、上層のレジスト層を露光することも可能である。

金属板２０として厚さ０．１５ｍｍのＳＵＳ４３０を用いて、両面に厚さ５０μｍのフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ−５０３８）をラミネートすることで、レジスト層３０を形成した。ラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたフィルムレジストはネガ型レジストであって、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なレジストである。

次に、前記レジスト層３０を形成した金属板の表面側（後でめっき層１０を形成する側）のみに、前記レジスト層３０に重ねて、厚さ２５μｍのレジスト層３０と感光波長の異なるフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ−２５２）を前記と同じ条件でラミネートすることで、上層のレジスト層４０を形成した。このフィルムレジストもネガ型レジストであるが、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なレジストである。
これで、金属板２０の表面側には、感光波長の異なる２層のレジスト層３０，４０が形成され、裏面側には、表面側の下層と同じレジスト層３０が形成される。

次に、表面側の上層のレジスト層４０の上に所定のパターンが形成されたマスク５０を被せ、そのマスク５０と露光用の光源との間に４０５ｎｍのバンドパスフィルター６０をセットした。

そして、光源がメイン波長ｉ線でｈ線とｇ線を含む混線７０の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の上層のレジスト層４０を４０５ｎｍの紫外光により所定のパターンで感光させて硬化させ、裏面側は同じ光源によりレジスト層３０を全面感光させて硬化させた。
この時、表面側は、４０５ｎｍのバンドパスフィルター６０によってｈ線照射７１による露光を行うこととなり、下層のレジスト層３０は、未露光の状態である。裏面側は、混線７０による露光により全面が硬化したレジスト層３１となる。

次に、現像を行なうことで、表面側の上層のレジスト層４０は所定のパターンに形成されて、開口部が形成されたレジスト層４１となる。そして、未露光である下層のレジスト層３０は、上層のレジスト層４１の開口部から現像が進み、金属板表面が露出させられる。この処理により表面側の下層のレジスト層３１は、断面形状が逆台形の開口部となる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約８０秒間の処理をした。

次に、表面側の未露光であるレジスト層３１を混線７０により全面を露光して硬化させた。

そして、表面側に所定のパターンで開口部が形成されたレジスト層３１から露出した金属板２０表面の表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって４０μｍの厚さのめっき層１０を形成した。

その後、アルカリ溶液により金属板２０の両面に形成されているレジスト層３１，４１を全て剥離することで半導体素子搭載用基板を得た。
そして、形成した断面が逆台形形状のめっき層１０の斜辺と金属板との角度は、７５〜８０度であった。

本実施例は、金属板２０の裏面側にｉ線照射による露光が可能なレジスト層３０を形成したが、光源がｉ線とｈ線とｇ線を含む混線７０の水銀ランプを使用するのでこれに限定する必要は無い。上層のレジスト層４０と感光波長が異なれば、どのタイプのレジスト層を形成しても良い。更に、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのレジストを使用しても問題ない。

また、形成するめっき層は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、などおよびそれら合金によるめっきを選択し、順次積層して形成することができる。

厚さ０．１５ｍｍのＳＵＳ４３０を金属板２０として、表面側（後でめっき層１０を形成する側）に厚さ３８μｍのフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ−４０９６）を２枚、裏面側には同じフィルムレジストを１枚ラミネートすることで、表面側には７６μｍの厚さの下層のレジスト層３０を形成した。ラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。

次に、金属板２０の表面側は前記レジスト層３０に重ねて、厚さ２５μｍのフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ−２５２）を前記と同じ条件でラミネートして、表面側には、上層のレジスト層４０を形成した。

次に、表面側の上層のレジスト層４０の上から所定のパターンが形成されたマスク５０を用いて、ｈ線照射による露光を行い、裏面側は全面を露光することで、表面側の上層のレジスト層４０を所定のパターンで感光して硬化させ、裏面側のレジスト層３０は全面を硬化させた。露光方法は、実施例１と同様に、光源として水銀ランプを使用し、表面側は、光源とマスク５０の間に４０５ｎｍのバンドパスフィルターをセットすることでｈ線のみを通した。この時、表面側の下層のレジスト層３０は、未露光の状態である。

次に、現像を行なって表面側の上層のレジスト層４０は所定のパターンに開口部が形成されて、レジスト層４１となる。そして、未露光である下層のレジスト層３０は、上層のレジスト層４１の開口部から現像が進み、金属板表面を露出させる。この処理により下層のレジスト層３１は、断面形状が逆台形の開口部となる。具体的な条件は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約８０秒間の現像処理を行なった。

次に、表面側の下層のレジスト層３１に対して全面を水銀ランプにより露光を行い、断面が逆台形形状の開口部となった下層のレジスト層３１を硬化させた。この場合は、先のバンドパスフィルターの無い状態で、通常の露光を行なった。

そして、所定のパターンで形成されたレジスト層３１から露出した金属板２０表面を一般的なめっき前処理による表面の活性化処理を行なった後、金めっきを０．０５μｍ、パラジウムめっきを０．１μｍ、ニッケルめっきを６５μｍ、パラジウムめっきを０．１μｍ、金めっきを０．８μｍの厚さで順次施してめっき層１０を形成した。

その後、アルカリ溶液により金属板２０の両面に形成されているレジスト層３１，４１を全て剥離することで半導体素子搭載用基板を得た。
形成した断面が逆台形形状のめっき層１０の斜辺と金属板２０との角度は、６５〜７８度であった。

１０ めっき層
２０ 金属板
３０ 金属板にラミネートされた下層となるレジスト層
３１ レジスト層３０が現像により所定のパターンに形成されたレジスト層
４０ レジスト層３０の上に形成された上層となるレジスト層
４１ レジスト層４０が現像により所定のパターンに形成されたレジスト層
５０ マスク
６０ バンドパスフィルター
７０ 紫外光
７１ バンドパスフィルターを通った特定の波長の紫外光
８０ 現像液

Claims (4)

1. 金属板の表面に感光波長の異なるレジストにより下層と上層からなる２層のレジスト層を形成する工程と、
   前記下層のレジスト層は未露光の状態で前記上層のレジスト層を所定のパターンで露光する工程と、
   前記上層のレジスト層に所定のパターンで開口部を形成し、その開口部から未露光の前記下層のレジスト層を、前記上層のレジスト層のパターンで開口部を形成して前記金属板表面を部分的に露出させる現像工程と、
   前記下層のレジスト層を露光して硬化させる工程と、
   前記下層のレジスト層から露出している前記金属板表面に所定のめっきを形成する工程と、
   前記下層と上層からなる２層のレジスト層を全て剥離する工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
2. 請求項１の現像工程において、
   前記下層のレジスト層は、前記上層のレジスト層の前記開口部から現像が進むことにより前記金属板表面が部分的に露出されて開口部が形成され、この開口部の断面が逆台形形状に形成されるようにしたことを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
3. 前記下層のレジスト層は、後の工程で形成される前記めっきの高さよりも厚い層であることを特徴とする請求項１または２のいずれかに記載の半導体素子搭載用基板の製造方法。
4. 光源と所定のパターンが形成されたマスクとの間に、フィルターを通して必要な波長の光で前記上層のレジスト層を露光することを特徴とする請求項１または２のいずれかに記載の半導体素子搭載用基板の製造方法。

Images