JP6366034B2 - 半導体装置用リードフレーム及びその製造方法 - Google Patents

半導体装置用リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP6366034B2
JP6366034B2 JP2014144984A JP2014144984A JP6366034B2 JP 6366034 B2 JP6366034 B2 JP 6366034B2 JP 2014144984 A JP2014144984 A JP 2014144984A JP 2014144984 A JP2014144984 A JP 2014144984A JP 6366034 B2 JP6366034 B2 JP 6366034B2
Authority
JP
Japan
Prior art keywords
lead frame
plating layer
noble metal
metal plating
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014144984A
Other languages
English (en)
Other versions
JP2016021515A (ja
Inventor
茂 細樅
茂 細樅
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2014144984A priority Critical patent/JP6366034B2/ja
Publication of JP2016021515A publication Critical patent/JP2016021515A/ja
Application granted granted Critical
Publication of JP6366034B2 publication Critical patent/JP6366034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、表面実装タイプの半導体装置用リードフレーム及びその製造方法、特に樹脂封止後に外部接続端子となるめっき層がモールド樹脂から露出しているQFNやSONなどの半導体装置に使用されるリードフレーム及びその製造方法に関する。
近年、この種半導体装置の小型高密度化および集積化による細密化、多列化および大判化は当然のことながら、多様な用途に合わせ半導体装置の基材となるリードフレームのダイパッド部やリード部その他の部分の形状も多種多様に要求されるようになっている。更に、必要な期間に必要量だけを生産するために、少量多品種及び短納期も要求されるようになっている。これらの要求を満足させるために、フォトエッチングにより製造されるリードフレームへの需要が大幅に増加してきた。
従来、リードフレームの基材となる金属板からリードフレームを形成する方法として、液状やフィルム状のフォトレジストで基材を被覆し、リソグラフィーを行って、部分的に必要なパターンにめっきを行うフォトフォーミングを利用し、リードフレームの表側に、半導体素子が搭載される部分や半導体素子と外部端子を接続するためのワイヤーボンディングを行う内部接続端子や、その他の配線パターン部分をめっきしたり、加えて或いは同時に、リードフレームの裏側に実装を行うための外部接続端子となる部分に、貴金属などのめっきを行い、次に、フォトフォーミングで形成された貴金属などのめっき層を残したまま、再度液状やフィルム状のフォトレジストで基材を被覆し、同じくリソグラフィーを行って、めっき層以外の金属板の部分をエッチングして、リードフレームとしての必要な形状を得る方法が用いられている。フォトレジストを使用して必要なパターンにめっきを行う方法は、一般的にフォトフォーミングと呼ばれるが、これに対してエッチングを行う方法は、フォトエッチングと呼ばれており、図1(a)に、従来の製造方法の工程フローが、また、図2にその詳細な説明図が示されている。
この最初にフォトフォーミングを行い、次にフォトエッチングを組み合わせる製造方法は、特許文献1に詳しく記載されている。
この製造方法によれば、リードフレームの側面がめっきで被覆されることはなく、リードフレームの表裏において、その面の必要な部分にだけめっきすることで、高価な貴金属めっきの面積や量を減らし、安価なリードフレームを供給することが可能であるとされている。
特許第4852802号公報
図1に示すように、フォトフォーミングは、最初にリードフレームの基材となる金属板にフォトレジストを被覆し、リードフレームに必要な所望のめっきパターンが形成される
ように描画されたマスクを使用して露光する。その後、現像にて基材面を露出させてめっきを積層し、その後レジストを剥離する。この際、めっきは基材の表面のみ、または裏面のみ、あるいは表裏面同時に、意図して必要な部分のみにめっきを形成することができる。かくして、めっきが形成された基材に、フォトレジストを再度被覆し、所望のリードフレーム形状を得るためのパターンが描画されたマスクを、先にリードフレームの所定の位置にめっきされたパターンに合わせ込み、露光を行ってから、現像にて基材面を露出させてエッチングを行い、その後、レジストを剥離してリードフレームを得る。また、先にフォトフォーミングにてめっきパターンを形成して、その上にフォトレジストを被覆してエッチングを行うことにより、エッチング液からめっき面を保護する効果もある。また、特許文献1には、別の実施例として、基材面に先にフォトフォーミングにてめっきパターンを形成し、2回目のフォトレジストを使用せずに、そのままエッチング液を照射し、めっき被膜をレジストマスクとして、エッチングを行いリードフレームを得ることも記載されている。
フォトレジストを使用したフォトフォーミングでのめっき形状は、使用するレジスト層の厚みや解像度で形成可能な最小寸法と形状が決定される。一般的には、仮に厚さ25μm程度のドライフィルムレジストを使用した場合、最小の幅寸法として、30μm程度までは解像されるので、それ以上の寸法であれば、殆どの形状は露光後の現像パターンとして形成可能であり、半導体装置に要求される一般的なめっきの形状や寸法の殆どを網羅することが可能である。
ここで、先にフォトフォーミングされためっきパターンに、その後に行うフォトエッチングのパターンを重ね合わせる芯合わせ、いわゆるアライメントが非常に重要となってくる。この位置合わせの方法は様々であるが、近年の半導体装置の細密化、多列化およびリードフレームの大判化に伴い、非常に高度なアライメント技術が要求されるようになってきている。特に露光工程では、材料の位置決め方法も重要であるが、その他にも紫外線を使って露光を行うために、材料や露光マスクの熱膨張、リール材であれば材料の目に見えない蛇行など、様々な影響を受ける。そのため、リードフレームの製造分野では、このアライメント技術が一つの重要な工程能力を左右するファクターとなると言っても過言ではない。
また、フォトエッチングの露光で使用されるエッチング用のマスクパターンは、最終的な出来上がりのフレーム形状いわゆる製品図面の形状とは大きく異なる。その理由は、エッチングが深さ方向に進行するにつれて、横方向にも進行するためである。また、その横方向への進行量は、レジストマスクの開口幅やその形状、エッチング深さおよびエッチング条件でも変わってくる。そのため、エッチングマスクのデザインは、それらの特性を考慮し補正されたデザインを使用しなければならず、経験やデータに基づいた高度なマスクのデザインルールの技術が必要とされる。
また、フォトエッチングで作製可能な形状にも限界がある。例えば図6に示すように、図面上の輪郭101は、四角の形状であるが、実際エッチングを行うと、そのエッチングの深さや輪郭の大きさで異なるものの、コーナーの部分は、エッチングの仕上がり形状102によって示されるように、例外なく丸みを帯びる。これは先に記述したように、エッチングが縦と横方向に進行するためであり、薬液を使用したウェットエッチングでは不可避な現象であり、エッチング可能な形状にも限界があることを示している。
つまり、最初に行うフォトフォーミングでのめっきの形状や寸法の自由度およびその寸法の工程能力は高いももの、次に行うフォトエッチングでは、高度なアライメント技術やマスクのデザインルールの技術を必要とする。そして、そのエッチング形状にも限界があるので、完全にめっきの形状に追従して、エッチングを完成させることは不可能である。
また、例えば図7に示すように、めっきパターン103の中心である104と、エッチングパターン105の中心106がずれた場合、パターンの片側に基材面のめっきパターン103の周囲に露出部分107が形成され、反対側ではめっきの下側までエッチングが進行してめっきバリ108が形成されてしまう。また、エッチングの進行の速さによっても、基材面が露出したり、めっきバリになることもある。
また、例えば、図8(a)に示すように、一つのめっきパターン109と隣り合うめっきパターン110の間に、エッチングする部分111があり、このめっきパターンの間隔112が狭く、フォトレジストでの解像度が対応できない場合は、エッチングも不可能である。また、図8(b)に示すように、解像度が対応可能であっても、エッチングの横方向への広がり113により、めっきバリ114になってしまう。
また、例えば、図9(a)に示すように、めっきの輪郭が四角のパターン115であり、その外周をエッチングする場合、エッチングでは輪郭116のように、四角のコーナーは丸みを帯びるので、めっきのコーナー部はめっきの下までエッチングがなされ、その部分がめっきバリ117となってしまう。そこで、めっきバリになることを防ぐために、図9(b)に示すように、あらかじめめっきの輪郭118のようにコーナーを丸くしたり、エッチングの形状や寸法が、めっきの形状や寸法より大きくなるように、作製することもある。
以上のように、リードフレームの製品図面の中には、エッチングの影響を考慮しためっきパターンに修正されたり、めっきパターンの外周における基材面の露出部分119の寸法の規格やめっきバリ120の寸法の規格を前以て設定することが一般的に行われている。
しかしながら、本発明が成そうとする技術分野においては、モールド樹脂から露出する外部接続用端子となる貴金属めっき被膜の外周に、基材の面が露出した場合、貴金属と基材をなす金属との間で異種金属のイオン化傾向差から発生する基材の腐食が懸念される。
また、特許文献1に記載された実施例では、基材面に先にフォトフォーミングにてめっきパターンを形成し、2回目のフォトレジストを使用せずに、そのままエッチング液を噴き付け、めっき被膜をレジストマスクとしてエッチングを行い、リードフレームを得ることが記述されているが、一般的なリードフレームの厚みは、0.1〜0.25mmであり、それを一般的なエッチング液である塩化第二鉄液や塩化第二銅液でエッチングして貫通させるためには数分の時間を要する。その間、めっき皮膜はエッチング液に晒され、化学的にアタックされることになるため、レジストマスクとして使用可能なめっき皮膜の貴金属の種類も限られ、またその厚みも、めっきがポーラス状にならないように、非常に厚くしなければならなくなる。また、エッチングでは、横方向への進行により、めっき被膜が庇状のバリとなって、そのバリが欠損して所望の面積が得られなかったり、組立工程でワイヤーボンディング不良やショート不良、更には実装での不良を起こすことが考えられるため、実際の作製は非常に難しい。
そこで本発明は、このような問題を解決するためになされたものであり、モールド樹脂から露出して外部接続用端子となるめっき被膜の外周には、基材面の露出がなく、より信頼性の高いリードフレームを提供することを目的としている。
本発明は、上記の目的を達成するため、特許文献1に記載されているように、基材をなす金属板に、最初にフォトフォーミングでめっきパターンを形成し、次にフォトエッチングにてリードフレームの形状を得る製造方法に対して、更に選択性のマイクロエッチング工程を追加した点に特徴を有する。
即ち、本発明による半導体装置用リードフレームは、リードフレーム基材の、半導体素子を搭載するためのダイパッド部と、前記半導体素子の電極とワイヤーを介して接続される内部接続端子部と、該内部接続端子部に対応して前記リードフレーム基材の前記内部接続端子部とは反対の面側に設けられた外部接続端子部の各面上に、それぞれ形成された貴金属めっき層を有し、前記リードフレーム基材の前記ダイパッド部、前記内部接続端子部及び前記外部接続端子部の側面における、前記各貴金属めっき層との接触部位近傍に、前記側面の中央部分よりも内側に窪んだ段差または凹部が形成され、該段差または凹部により前記各貴金属めっき層の端側面は前記リードフレーム基材の前記ダイパッド部、前記内部接続端子部及び前記外部接続端子部の側面における、前記貴金属めっき層との接触部近傍部分よりも僅かに突出していて、前記ダイパッド部及び内部接続端子部が前記半導体素子及びワイヤーと共にモールド樹脂により封止されたとき、リードフレーム基材部分の露出がなく前記外部接続端子部の前記貴金属めっき層部分のみが外部に露出するように構成されていることを特徴とする。
また、本発明によるリードフレームの製造方法は、リードフレーム基材の、半導体素子を搭載するためのダイパッド部と、前記半導体素子の電極とワイヤーを介して接続される内部接続端子部と、該内部接続端子部に対応して前記リードフレーム基材の前記内部接続端子部とは反対の面側に設けられた外部接続端子部とに、それぞれ貴金属めっき層を形成する第1工程と、第1工程において前記貴金属めっき層の形成された前記リードフレーム基材の面に耐エッチング用レジスト膜を形成して、第1工程で形成された前記貴金属めっき層を残してエッチング加工を行い、その後、前記耐エッチング用のレジスト膜を部分的に残すことが可能となるように、特殊な露光方法とレジスト膜の剥離方法を兼ね備えた第2工程と、第1工程で形成された前記貴金属めっき層と前記第2工程で部分的に残された前記耐エッチング用のレジスト膜をレジストマスクとして、前記リードフレーム基材のみを選択的にエッチングするエッチング液を使用して、露出した前記リードフレーム基材の面および側面を全体的にマイクロエッチングする第3工程とを有することを特徴とする。
また、本発明のリードフレームの製造方法おいては、前記貴金属めっき層は、Ag、Pd、Au、Ni/Ag、Ni/Au、Ni/Pd、Ni/Pd/Au、Ni/Pd/Ag、Pd/AuおよびPd/Agのめっきの中から選択された貴金属のめっき層で形成のが好ましい
また、本発明のリードフレームの製造方法おいては、前記第1工程における前記貴金属めっき層の形成には、感光性樹脂(フォトレジスト)をレジストマスクとして所定の部分にめっきを行うフォトフォーミング法使用、また、前記第2工程におけるエッチング加工には、感光性樹脂をレジストマスクとして使用するフォトエッチング法使用のが好ましい
また、本発明のリードフレームの製造方法おいては、前記第2工程において、めっき形成済みの前記リードフレーム基材に耐エッチング用のレジスト膜として感光性樹脂を被覆し、エッチングパターン用の第1の露光マスクを介して露光を行う際に、感光性樹脂の光による重合反応量(または重合反応率)が小さくなるように露光し、その後感光性樹脂の剥離工程において、部分的に残すためのパターンを露光する際に使用する第2の露光マスクを介して、該部分の重合反応量が大きくなるように露光を行うのが好ましい
また、本発明のリードフレームの製造方法おいては、前記第1の露光マスクと前記第2の露光マスクを介して露光された部分以外の未露光部分を第1の現像により除去し、前記リードフレーム基材を露出させてエッチングを行い、第2の現像にて、前記第1の露光マスクで露光した重合反応量が小さい部分の感光性樹脂膜のみを剥離し、前記第2の露光マスクで露光した重合反応量の大きい部分のみを残すのが好ましい
また、本発明のリードフレームの製造方法おいては、前記第3工程において、前記リードフレーム基材の一方の側の面あるいは両面に形成された前記貴金属めっき層に加えて前記第2工程で部分的に残された感光性樹脂膜をエッチングマスクとして、前記リードフレーム基材の両側または片側からマイクロエッチングを行い、前記貴金属めっき層の周囲に露出する前記リードフレーム基材除去するのが好ましい
また、本発明のリードフレームの製造方法おいては前記第3工程において、前記リードフレーム基材一方の側の面あるいは両面において、前記リードフレーム基材が前記貴金属めっき層の周囲に露出る部分と該貴金属めっき層の周囲近傍で前記リードフレーム基材の側面の中央部分よりも内側に窪んだ段差または凹部になる部分と併設のが好ましい
また、本発明のリードフレームの製造方法おいては、前記第3工程におけるマイクロエッチング液として、粗化処理を伴うエッチング液を使用し、前記第3工程で作製された段差や凹部および前記リードフレーム基材の側面は、粗化面にすのが好ましい
また、本発明のリードフレームの製造方法おいては、前記第2工程で形成るリードフレームの形状は、前記第3工程おいて、所望のリードフレーム形状および寸法を得ることができるように少し大きめに作製、同時に前記第1工程で形成前記貴金属めっきの周囲に、前記第3工程で該貴金属めっき前記リードフレーム基材との段差が形成されるように、前記第2工程ではリードフレーム基材の面を少なくとも、0.005mm以上前記貴金属めっき層の周囲に露出させのが好ましい
また、本発明のリードフレームの製造方法おいては前記貴金属めっき層の周囲に露出する前記リードフレーム基材面をマイクロエッチングする深さ、0.005mm0.030mmとするのが好ましい
また、本発明のリードフレームの製造方法おいては前記貴金属めっき層の周囲に露出する前記リードフレーム基材面をマイクロエッチングした際にできる前記貴金属めっき層のバリの大きさ、0.02mm以下にするのが好ましい
本発明によれば、ダイパッド部や内部接続端子部その他の配線パターンや、リードフレーム裏側のダイパッド部分や外部接続端子部などに形成される貴金属めっきの外周に、必要な部分だけを選択して基材の面を除去することができる。また、半導体装置に機能上必要ではないが、半導体装置の組立てを行う際に、基材の面を部分的に故意に露出させたり、隠したりすることを選択的に利用することもできる。また、リードフレーム基材の側面を粗化することにより、封止樹脂との密着性を高めることも可能となる。また、これらにより、貴金属めっきと基材をなす金属との間で生じる異種金属の電位差腐食がなくなり、組立工程で懸念されるめっき皮膜の欠損やバリの不具合がなく、耐湿信頼性の高い半導体装置を構成することができる。また、リードフレーム基材の側面に貴金属めっきさないことで、めっきコストを低減し、基材の露出の有無を自由に選択し、自由度と利便性の高い形状を持ったリードフレームを提供することができる。
(a)は従来技術によるリードフレームの製造工程フローを、(b)は本発明によるリードフレームの製造工程フローをそれぞれ示す概略図である。 従来技術によるリードフレームの製造方法を説明するための工程図である。 本発明による製造方法を説明するための工程図である。 本発明で追加されたマイクロエッチング処理と処理後のリードフレーム端子の断面形状の例を示した図である。 本発明によるリードフレームを使用して組み立てられた半導体装置の一例を示す断面図である。 図面上の形状とフォトエッチング後の仕上り形状との差異を示した説明図である。 めっきパターンとエッチングパターンのずれを中心のずれとして例示した説明図である。 めっきパターンとエッチングパターンの配置の一例を示した説明図である。 めっきパターンとエッチングパターンの配置の他の例を示した説明図である。
本発明は、表面実装タイプの半導体装置に使用されるリードフレームの製造方法として、図1(b)に示すように、最初にフォトフォーミングでめっきを行い、貴金属めっき層を形成する第1工程と、次にフォトエッチングを行う第2工程と、最後にマイクロエッチングにて最終的なリードフレームの形状を得る第3工程とからなり、それによって得られるリードフレームの形状を特徴とする。フォトエッチング工程においては、最初に、貴金属めっき層の外周に基材を露出させ、最終的にマイクロエッチングにてその基材の貴金属めっき層の周囲の露出部分を除去して、半導体装置の組立工程においてめっきバリによる不具合を除去し、また外部接続端子部で材の腐食を抑えた信頼性の高いリードフレームを提供するものである。
以下、添付した図面を参照して、本発明による製造方法の実施例を説明する。
図1(b)に示すように、本発明による製造方法は、フォトフォーミングを行う第1工程と、フォトエッチングを行う第2工程と、選択性のマイクロエッチングを行う第3工程とで構成されている。
先ず、図2を参照して、第1工程であるフォトフォーミングについて説明する。図2(a)は、リードフレームの基材となる金属板1として、厚さ0.2mmの銅合金である194アロイを使用し、フォトレジスト2に旭化成イーマテリアルズ株式会社製のDFR(ドライフィルムレジスト)であるAQ−2558を金属板の表裏に専用のラミネート装置を使用して貼付し、ガラス乾板にリードフレームの表側と裏側のめっき用パターンを描画したそれぞれの露光マスク34を、露光装置においてDFRを貼付した基材の上下に配置し、紫外光5を照射して露光を行っている状態を示している。
次に、図2(b)に示すように、図2(a)でDFRにめっき用パターンを露光した金属板1を、1重量%の炭酸ナトリウムで約60秒間現像を行い、めっきパターンとなる部分のフォトレジストを取り除き、開口して基材の面を露出させた。これは、露光により感光したフォトレジスト6およびフォトレジスト7が基材上に形成されている状態を示している。
次に、図2(c)は、図2(b)で開口された部分に貴金属めっきを施した図であるが、基材の表側にめっき層8を、裏側にめっき層9を積層した状態を示している。めっき層の金属としては、まず1μm厚のNiめっきを行い、その上に0.05μm厚のPdめっきを行い、最後に0.01μmのAuめっきを行った。実施例としては、表裏両面に同じめっき金属を積層したが、必要に応じて、表側と裏側のめっき金属を変えることも可能であり、その場合、片側にプロテクトテープを貼付して各々めっきすることも可能であるし、片側の面にめっきパターンを露光し、反対側の面にはめっきパターンを露光せずに全面を露光して基材を隠し、それぞれ必要な金属をめっきするように、フォトフォーミングを繰り返し行うことも可能である。
次に、図2(d)は、図2(c)で示したようにめっきした後に、基材上のフォトレジスト67を、3重量%の水酸化ナトリウムで70秒間処理して剥離を行い、金属板1の表裏にめっきパターン89が形成された状態を示している。
次に、第2工程であるフォトエッチングについて説明する。図2(e)は、第1工程で作製されためっきパターン形成済みの基材面に、第1工程と同じように、フォトレジスト2としてAQ−2558を両面に貼付し、エッチングパターンを描画した露光マスク1011を、露光装置において材料の上下に配置し、紫外光5を照射して露光を行っている状態を示している。
次に、図2(f)では、図2(e)でエッチングパターンが露光された基材を、第1工程と同様に、1重量%の炭酸ナトリウムで60秒間処理し、エッチングを行う部分のフォトレジストを現像して取り除き、開口させて金属板1の面を露出させた。これは、露光で感光させたフォトレジスト1213が、リードフレームの形状をエッチングで形成されるためのレジストパターンとして形成されている状態を示している。また、エッチングする部分は、第1工程で形成されためっきパターン以外の金属板部分であり、またおのずと、フォトレジストは第1工程で形成されためっきパターンを保護することになる。
次に、図2(g)は、図2(f)でエッチング用のレジストパターンが形成された基材に、エッチング液14として塩化第鉄液を噴射してエッチングを行っている状態を示している。この際、使用するエッチング液は、塩化第銅液であってもよい。
図2(h)は、図2(g)で示したエッチング処理により、金属板1を表裏から溶解し、その後、3重量%の水酸化ナトリウムにて70秒間処理してフォトレジストを剥離し、最終的なリードフレームの形状となった状態を示している。リードフレームの構成としては、図の中央にダイパット部15、その両側に接続端子部18が配置されている。各々の表裏面には第1工程で形成されためっきパターン16、17、1920が形成されている。
以上は従来技術に属する加工工程部分であるが、次に、本発明特有の加工工程部分について説明する。図3は、本発明の第1工程と第2工程を詳細に説明した図である。
先ず、第1工程であるフォトフォーミングについて説明する。図3(a)は、リードフレームの基材となる金属板21として、厚さ0.2mmの銅合金である194アロイを使用し、フォトレジスト22に旭化成イーマテリアルズ株式会社製のDFRであるAQ−2558を金属板21の表裏に専用のラミネート装置を使用して貼付し、ガラス乾板にリードフレームの表側と裏側のめっき用のパターンを描画したそれぞれの露光マスク2324を、露光装置においてフォトレジストを貼付された基材の上下に配置し、紫外光25を照射して露光を行った。この際の露光量は、55mJ/cmであった。
次に、図3(b)では、図3(a)でDFRにめっき用パターンを露光した材料を、1重量%の炭酸ナトリウムで約60秒間現像を行い、めっきパターンとなる部分のフォトレジストを取り除き、開口して基材の面を露出させた。これは、露光により感光したフォトレジスト2627が基材の面に形成されている状態を示している。
次に、図3(c)では、図3(b)で開口された部分に貴金属めっきを施した図であるが、基材の表側に貴金属めっき層としてのめっき層28を、基材の裏側に貴金属めっき層としてのめっき層29を積層した状態を示している。貴金属めっき層を構成するめっき金属としては、まず1μmのNiめっきを行い、その上に0.05μmのPdめっきを行い、最後に0.01μmのAuめっきを行った。実施例として、表裏両面に同じめっき金属を積層したが、必要に応じて、表側と裏側のめっき金属を変えることも可能である。その場合は、片側にプロテクトテープを貼付して各々めっきすることも可能であるし、片側の面にめっきパターンを露光し、反対側の面にはめっきパターンを露光せずに全面を露光して基材を隠し、それぞれ必要な金属をめっきするように、フォトフォーミングを繰り返し行うことも可能である。
貴金属めっき層を構成するめっき金属としては、Ag、Pd、Au、Ni/Ag、Ni/Au、Ni/Pd、Ni/Pd/Au、Ni/Pd/Ag、Pd/AuおよびPd/Agの中から適宜選択することができる。
次に、図3(d)では、図3(c)でめっきした後に、基材上のフォトレジスト2627を、3重量%の水酸化ナトリウムで70秒間処理して剥離を行い、金属板の表裏にめっきパターン2829が形成された状態を示している。ここまでが第1工程である。
次に、第2工程であるフォトエッチングについて説明する。図3(e)は、第1工程で作製されためっきパターン形成済みの基に、第1工程と同じように、フォトレジスト32としてAQ−2558を両面に貼付し、露光マスク3334を露光装置においてそれぞれ材料の上下に配置し、紫外光35を照射して第1の露光を行っている状態を示している。この第1の露光で使用する露光マスクは、最終的に第2工程で得られる基板の形状を得るためのエッチング用パターンを描画したものである。露光量としては、10mJ/cmで露光を行った。この露光量は、後の第1の現像およびエッチングで使用が可能で、また後の第2の現像で剥離が可能となる条件であるが、使用するDFRや厚みなどによっては露光量が異なるので、フォトレジスト毎に露光量を設定することが必要である。
露光量の大まかな目安としては、一般的にメーカーから推奨される露光量の約20%前後と考えてよい。
次に、図3(f)では、図3(e)で第1の露光を行った基に、露光マスク3637を、露光装置においてそれぞれ基の上下に配置し、紫外光38にて露光を行っている第2の露光状態を示している。この第2の露光では、第1の露光パターン3940が露光されているフォトレジスト4142に重ねて露光を行う。その際の露光量は、55mJ/cmであった。この第2の露光における露光量は、一般的にメーカーから推奨される露光量でもよいが、後の第2の現像において、第1の露光部分との耐アルカリ性の差を顕著にするために、推奨される露光量よりも大きい露光量にしてもよい。
次に、図3(g)は、第2の露光が終了した状態を示している。フォトレジスト4647には、未露光部43と第1の露光パターン3940と第2の露光パターン4445が含まれている。
次に、図3(h)は、図3(f)で第2の露光を行った基を、第1の現像液として3重量%の炭酸ナトリウムの現像液48を使用して、約60秒間照射して現像を行っている状態を示している。この第1の現像にて、フォトレジストの未露光部分43が除去され、基材の面を露出させる。
次に、図3(i)は、図3(h)において現像を行った材料を、エッチング液49として、塩化第鉄液を噴射してエッチングを行っている状態を示している。この場合、使用するエッチング液は、塩化第銅液を使用してもよい。
次に、図3(j)は、図3(i)で、エッチングを行った後の状態を示している。この時はまだ、第1の露光パターン340と、第2のパターン445のフォトレジストが残ったままである。
次に、図3(k)は、図3(j)においてエッチングされた基を、第2の現像液50として、0.5重量%の水酸化ナトリウム液に、約120秒間浸漬して処理している状態を示している。この第2の現像は、第1の露光パターン340のフォトレジストを除去し、第2の露光パターン445のフォトレジストを残すことが目的で行われる。
次に、図3(l)は、第2工程において、最終的に作製された状態の基を示している。
次に、第3工程であるマイクロエッチングについて説明する。図4(a)は、第2工程において作製された基(図3(l)参照)の拡大図である。基の構成としては、一般的な半導体装置の例として、中央にダイパッド51が、その周囲にリード53が配置されている。そして、その両サイドには、これらダイパッド51とリード53をフレーム内に保持するためのコネクティングバー5657が配置されている。ダイパッド51の表側には、第1工程で作製された貴金属めっき層としてのめっき皮膜52があり、その両側には、基材の貴金属めっき層(めっき皮膜52)に周囲に露出部分58、59が形成され、そしてそれらをカバーするように、第2工程の第2の露光で露光された部分のフォトレジスト65が被覆されている。
また、ダイパッド51の裏側には、同じく第1工程で作製された貴金属めっき層としてのめっき皮膜52があり、その両側には、基材の貴金属めっき層(めっき皮膜52)の周囲に露出部分60、61が形成されているが、表側とは異なり、裏側にはフォトレジストが被覆されていない。
次に、リード53の表側には、第1工程で作製された貴金属めっき層としてのめっき被膜54があり、その両側には、基材の貴金属めっき層(めっき皮膜54)の周囲に露出部分62、63が形成されている。また、リード53の裏側には、同じく第1工程で作製された貴金属めっき層としてのめっき被膜55があり、その両側には、基材の貴金属めっき層(めっき皮膜55)の周囲に露出部分64、65が形成されている。
次に、コネクティングバー56の表側には、第2工程の第2の露光で露光された部分のフォトレジスト66が被覆され、裏側には基材の露出部分67が形成されている。また、コネクティングバー57の表裏には、第2の露光で露光された部分のフォトレジスト6869が被覆されている。
次に、第3工程であるマイクロエッチング工程について説明する。図4(b)は、マイクロエッチング液70として、メック株式会社製のCZ−8100を使用し、上下からシャワーにて約30秒間処理を行っている状態を示している。ここで使用するマイクロエッチング液は、基材をなす金属の種類に応じて選択されるエッチング液を使用するが、本実施例では、基材をなす金属がCu合金で、基材の面Ni、PdおよびAuめっきを行い、選択的にCuをエッチングしている。また、Cu用として選択されるエッチング液は、前記エッチング液の他にも塩化アンモニウム液と塩化銅を使用したアルカリエッチャントや有機酸を使用したエッチング液なども使用可能であり、ランニングコストや排水処理などを考慮し、エッチング液を適宜選択することも可能である。
このマイクロエッチング工程では、第1工程で形成されためっき皮膜52、5455と、第2工程で形成されたフォトレジスト65、66、6869がレジストマスクとして作用し、それ以外の露出している基材がエッチングされる。また、上下方向からシャワーを使用してマイクロエッチング液を照射することにより、基材の貴金属めっき層の周囲の露出部分60、61、62、63、64、65および基材の露出部分67が、基材の側面よりも優先的にエッチングされることになる。
図4(c)は、マイクロエッチング後にDFRを剥離し、最終的に完成されたリードフレームの断面形状を示している。まず、マイクロエッチング前のパッド部51は、表側の基材の貴金属めっき層(めっき皮膜52)の周囲の露出部分5859はエッチングされず、裏側の基材の貴金属めっき層(めっき皮膜52)の周囲の露出部分6061はエッチングされて、深さ72で示される段差71が形成されたパッド部51aが形成される。次に、マイクロエッチング前のリード部53は、表側の基材の貴金属めっき層(めっき皮膜54)の周囲の露出部分6263と、裏側の基材の貴金属めっき層(めっき皮膜55)の周囲の露出部分6465がエッチングされ、表側に深さ73の段差71と、裏側に深さ72の段差71が形成されたリード部53aが形成される。次に、マイクロエッチング前のコネクティングバー56は、裏側の基材の露出部分67が深さ74で示された分だけエッチングされて、コネクティングバー56aが形成される。次に、コネクティングバー57は、表裏をレジストマスクでカバーされているため、基材の表裏面からはエッチングされない。また、基材の側面は、マイクロエッチング液が接触するため、全体的に横方向(内側方向)へのエッチングもされることになるが、基材の側面の中央部分は、材の貴金属めっき層(めっき皮膜52、54、55)の周囲の露出部分(ダイパッド部、内部接続端子部及び外部接続端子部の側面における、貴金属めっき層との接触部位近傍)よりは、横方向(内側方向)へのエッチング量は小さい。
この時の段差71コネクティングバー56aの深さ72、7374は、それぞれ0.015から0.020mmであった。また、マイクロエッチングにより形成されためっきバリ7576の大きさは、0から0.005mmであった。
マイクロエッチングの深さについては、第1工程で形成されためっきパターンと第2工程で形成されたエッチングパターンのアライメントの精度により、また、設定する基材の貴金属めっき層の周囲の露出部分の大きさにより、マイクロエッチングの深さを小さくすることも可能であるし、この基材の貴金属めっき層の周囲の露出部の大きさが大きい場合、逆にこのマイクロエッチングの深さを少し大きくすることにより、モールド樹脂の充填性を上げることも可能である。
以上の工程を経ることにより製造されたリードフレームは、図5に示すごとく、ダイパッド部に半導体素子が搭載され、その半導体素子の端子部と内部接続端子部とがボンディングワイヤーで接続されて、これら全体がモールド樹脂で封止されたとき、リードフレームの表側および裏側の貴金属めっきの周囲には、基材面の露出が全くなく、めっきバリの大きさが極めて小さく、めっき層の欠損やこれによるショート不良その他組立てでの不具合のない信頼性の高いリードフレームを得ることができた。
1、21 金属板(リードフレーム基材)
2、22、32、42、46、47、65、66、68、69 フォトレジスト膜
3、4、23、24、33、34、36、37 めっき用露光マスク
5、25、35、38 紫外光
10、11、12、13 エッチング用露光マスク
14、49 エッチング液
15 ダイパッド
18 リード
19 内部接続端子
20 外部接続端子
52、54、55 めっき被膜(貴金属めっき層)

Claims (13)

  1. リードフレーム基材の、半導体素子を搭載するためのダイパッド部と、前記半導体素子の電極とワイヤーを介して接続される内部接続端子部と、該内部接続端子部に対応して前記リードフレーム基材の前記内部接続端子部とは反対の面側に設けられた外部接続端子部の各面上に、それぞれ形成された貴金属めっき層を有し、前記リードフレーム基材の前記ダイパッド部、前記内部接続端子部及び前記外部接続端子部の側面における、前記各貴金属めっき層との接触部位近傍に、前記側面の中央部分よりも内側に窪んだ段差または凹部が形成され、該段差または凹部により前記各貴金属めっき層の端側面は前記リードフレーム基材の前記ダイパッド部、前記内部接続端子部及び前記外部接続端子部の側面における、前記貴金属めっき層との接触部位近傍部分よりも僅かに突出していて、前記ダイパッド部及び内部接続端子部が前記半導体素子及びワイヤーと共にモールド樹脂により封止されたとき、リードフレーム基材部分の露出がなく前記外部接続端子部の前記貴金属めっき層部分のみが外部に露出するように構成されていることを特徴とする半導体装置用リードフレーム。
  2. リードフレーム基材の、半導体素子を搭載するためのダイパッド部と、前記半導体素子の電極とワイヤーを介して接続される内部接続端子部と、該内部接続端子部に対応して前記リードフレーム基材の前記内部接続端子部とは反対の面側に設けられた外部接続端子部とに、それぞれ貴金属めっき層を形成する第1工程と、
    前記第1工程において前記貴金属めっき層の形成された前記リードフレーム基材の面に耐エッチング用レジスト膜を形成して、前記第1工程で形成された前記貴金属めっき層を残してエッチング加工を行い、その後、前記耐エッチング用のレジスト膜を部分的に残すことが可能となるように、所定の露光方法とレジスト膜の剥離方法を兼ね備えた第2工程と、
    前記第1工程で形成された前記貴金属めっき層と前記第2工程で部分的に残された前記耐エッチング用のレジスト膜をレジストマスクとして、前記リードフレーム基材のみを選択的にエッチングするエッチング液を使用して、露出した前記リードフレーム基材の面および側面を全体的にマイクロエッチングする第3工程と、
    を有することを特徴とする半導体装置用リードフレームの製造方法。
  3. 前記貴金属めっき層は、Ag、Pd、Au、Ni/Ag、Ni/Au、Ni/Pd、Ni/Pd/Au、Ni/Pd/Ag、Pd/AuおよびPd/Agのめっきの中から選択される貴金属のめっき層で形成ることを特徴とする請求項2に記載の半導体装置用リードフレームの製造方法。
  4. 前記第1工程における前記貴金属めっき層の形成には、感光性樹脂をレジストマスクとして所定の部分にめっきを行うフォトフォーミング法使用、また、前記第2工程におけるエッチング加工には、感光性樹脂をレジストマスクとして使用するフォトエッチング法使用ることを特徴とする請求項2に記載の半導体装置用リードフレームの製造方法。
  5. 前記第2工程において、めっき形成済みの前記リードフレーム基材に耐エッチング用のレジスト膜として感光性樹脂を被覆し、エッチングパターン用の第1の露光マスクを介して露光を行う際に感光性樹脂の光による重合反応量(または重合反応率)が小さくなるように露光し、その後感光性樹脂の剥離工程において、部分的に残すためのパターンを露光する際に使用する第2の露光マスクを介して、該部分の重合反応量が大きくなるように露光を行うことを特徴とする請求項に記載の半導体装置用リードフレームの製造方法。
  6. 前記第1の露光マスクと前記第2の露光マスクを介して露光された部分以外の未露光部分を第1の現像により除去し、前記リードフレーム基材を露出させてエッチングを行い、第2の現像にて、前記第1の露光マスクで露光した重合反応量が小さい部分の感光性樹脂膜のみを剥離し、前記第2の露光マスクで露光した重合反応量の大きい部分のみを残すことを特徴とする請求項5に記載の半導体装置用リードフレームの製造方法。
  7. 前記第3工程において、前記リードフレーム基材の一方の側の面あるいは両面に形成された前記貴金属めっき層に加えて前記第2工程で部分的に残された感光性樹脂膜をエッチングマスクとして、前記リードフレーム基材の両側または片側からマイクロエッチングを行い、前記貴金属めっき層の周囲に露出する前記リードフレーム基材除去することを特徴とする請求項に記載の半導体装置用リードフレームの製造方法。
  8. 前記第3工程において、前記外部接続端子の前記貴金属めっき層の周囲に前記リードフレーム基材が露出しないようにることを特徴とする請求項に記載の半導体装置用リードフレームの製造方法。
  9. 前記第3工程において、前記リードフレーム基材一方の側の面あるいは両面において、前記リードフレーム基材が前記貴金属めっき層の周囲に露出る部分と該貴金属めっき層の周囲近傍で前記リードフレーム基材の側面の中央部分よりも内側に窪んだ段差または凹部になる部分と併設ることを特徴とする請求項2に記載の半導体装置用リードフレームの製造方法。
  10. 前記第3工程におけるマイクロエッチング液として、粗化処理を伴うエッチング液を使用し、前記第3工程で作製された段差や凹部および前記リードフレーム基材の側面、粗化面にすることを特徴とする請求項に記載のリードフレームの製造方法。
  11. 前記第2工程で形成るリードフレームの形状は、前記第3工程おいて、所望のリードフレーム形状および寸法を得ることができるように少し大きめに作製、同時に前記第1工程で形成前記貴金属めっきの周囲に、前記第3工程で該貴金属めっき前記リードフレーム基材との段差が形成されるように、前記第2工程では、前記リードフレーム基材の面を少なくとも、0.005mm以上前記貴金属めっき層の周囲に露出させることを特徴とする請求項2に記載の半導体装置用リードフレームの製造方法。
  12. 前記貴金属めっき層の周囲に露出する前記リードフレーム基材面をマイクロエッチングする量、0.005mm0.030mmとすることを特徴とする請求項6に記載の半導体装置用リードフレームの製造方法。
  13. 前記貴金属めっき層の周囲に露出する前記リードフレーム基材面をマイクロエッチングした際にできる前記貴金属めっき層のバリの大きさ、0.02mm以下にすることを特徴とする請求項6に記載の半導体装置用リードフレームの製造方法。
JP2014144984A 2014-07-15 2014-07-15 半導体装置用リードフレーム及びその製造方法 Active JP6366034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014144984A JP6366034B2 (ja) 2014-07-15 2014-07-15 半導体装置用リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014144984A JP6366034B2 (ja) 2014-07-15 2014-07-15 半導体装置用リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016021515A JP2016021515A (ja) 2016-02-04
JP6366034B2 true JP6366034B2 (ja) 2018-08-01

Family

ID=55266179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014144984A Active JP6366034B2 (ja) 2014-07-15 2014-07-15 半導体装置用リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP6366034B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ledパッケージ並びに多列型led用リードフレーム及びその製造方法
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ledパッケージ並びに多列型led用リードフレーム及びその製造方法
JP7112663B2 (ja) * 2017-09-05 2022-08-04 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
CN110429036A (zh) * 2019-06-19 2019-11-08 惠州市志金电子科技有限公司 接触式身份识别卡的封装工艺及接触式身份识别卡

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5113614B2 (ja) * 1972-03-21 1976-05-01
JPH0677371A (ja) * 1992-08-27 1994-03-18 Nippon Petrochem Co Ltd リードフレームの製造法
JP4852802B2 (ja) * 2001-06-19 2012-01-11 住友金属鉱山株式会社 リードフレーム
JP4461651B2 (ja) * 2001-07-23 2010-05-12 住友金属鉱山株式会社 リードフレームの製造方法
JP4842812B2 (ja) * 2004-07-15 2011-12-21 大日本印刷株式会社 半導体装置用基板の製造方法
JP2009302095A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP5287899B2 (ja) * 2011-02-23 2013-09-11 凸版印刷株式会社 半導体発光装置用リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JP2016021515A (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
US7454832B2 (en) Method of forming metal plate pattern and circuit board
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
US20070017090A1 (en) Method of forming metal plate pattern and circuit board
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
WO2014148308A1 (ja) 半導体素子搭載用基板の製造方法
JP5370330B2 (ja) 半導体素子搭載用基板の製造方法
US20050124091A1 (en) Process for making circuit board or lead frame
KR101691762B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP2005026645A (ja) 回路基板及びその製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2006120667A (ja) プリント基板の製造方法およびプリント基板
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6777365B2 (ja) リードフレーム
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6099369B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6432943B2 (ja) リードフレームの製造方法
JP2006253399A (ja) リードフレームの製造方法
JP2017084977A (ja) リードフレームの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JP2008084919A (ja) 半導体装置の製造方法
JP2003183811A (ja) メタルマスク、及び、その製造方法
JP6380805B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
US20180197810A1 (en) Lead frame and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6366034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350