KR101691762B1

KR101691762B1 - 반도체 소자 탑재용 기판 및 그 제조 방법

Info

Publication number: KR101691762B1
Application number: KR1020157016475A
Authority: KR
Inventors: 시게루 호소모미
Original assignee: 에스에이치 메테리얼스 코퍼레이션 리미티드
Priority date: 2012-11-21
Filing date: 2013-11-01
Publication date: 2017-01-09
Also published as: CN104813464A; WO2014080746A1; KR20150087387A; PH12015501133A1; TW201436119A; MY179632A; JP6099370B2; JP2014103293A; PH12015501133B1; TWI605553B

Abstract

전극층의 단면이 대략 역사다리꼴 형상이면서 또한 표면이 조화면에 형성된, 전극층과 수지와의 밀착성을 높인 반도체 소자 탑재용 기판과, 그 제조 방법을 제공한다. 하기 공정을 순차 거치는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법으로, a) 금속판 표면에 메인의 감광 파장이 다른 레지스트에 의한 하레지스트층과 상레지스트층의 2층 레지스트층을 형성하는 공정, b) 하레지스트층이 미노광인 상태에서 상레지스트층을 미리 정해진 패턴으로 노광하는 공정, c) 상레지스트층에 미리 정해진 패턴의 개구부를 형성하고 미노광 상태의 하레지스트층에 개구부를 형성하여 금속판 표면을 부분적으로 노출시키는 현상 공정, d) 하레지스트층의 노광에 의한 경화 공정, e) 하레지스트층으로부터 노출된 금속판 표면에 도금층을 형성하는 공정, f) 도금층 표면을 에칭 처리로 조화면으로 하는 공정, g) 그 조화면 상에 본딩용 귀금속 도금을 실시하는 공정, h) 전체 레지스트층을 박리하는 공정.

Description

반도체 소자 탑재용 기판 및 그 제조 방법{SUBSTRATE FOR MOUNTING SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING SAID SUBSTRATE}

본 발명은, 금속판의 표면에 단자 등으로 되는 도금층을 갖춘 반도체 소자 탑재용 기판 및 그 제조 방법에 관한 것이다.

도전성을 갖는 기재의 일면 측에, 미리 정해진 패터닝을 실시한 레지스트 마스크를 형성하고, 레지스트 마스크로부터 노출된 기재에 도전성 금속을 전착하여 반도체 소자 탑재용의 금속층과 외부와 접속하기 위한 전극층을 형성하고, 그 레지스트 마스크를 제거함으로써 반도체 소자 탑재용 기판을 형성하고, 형성한 반도체 소자 탑재용 기판에 반도체 소자를 탑재하여, 와이어 본딩한 후에 수지 밀봉을 하고, 기재를 제거하여, 수지 측에 전착된 도전성 금속의 이면 측을 노출시킨 반도체 장치를 얻는 것이 알려져 있다.

특허문헌 1에는, 형성한 레지스트 마스크를 넘어 도전성 금속을 전착시킴으로써, 반도체 소자 탑재용의 금속층과 외부와 접속하기 위한 전극층의 상단부 주연부에 돌출부를 갖는 반도체 소자 탑재용 기판을 얻을 수 있고, 수지 밀봉을 할 때에 금속층과 전극층의 돌출부가 수지 침투 형태로 되어 확실하게 수지 측에 남도록 하는 것이 기재되어 있다.

특허문헌 2에는, 레지스트 마스크를 형성할 때에 산란 자외광을 이용하여 레지스트 마스크를 사다리꼴로 형성함으로써 금속층 혹은 전극층을 역사다리꼴 형상으로 형성하는 것이 기재되어 있다.

특허문헌 3에는, 금속층의 표면에 조화면(粗化面)을 부여함으로써 밀봉 수지와의 접촉 면적을 증가시켜, 금속층과 수지 밀봉과의 밀착력을 향상시켜, 금속층의 돌출부가 확실하게 수지 측에 남도록 하는 것이 기재되어 있다.

특허문헌 1 : 일본 특허공개 2002-9196호 공보 특허문헌 2 : 일본 특허공개 2007-103450호 공보 특허문헌 3 : 일본 특허공개 2009-141274호 공보

특허문헌 1에 기재된 레지스트 마스크를 넘어 도전성 금속을 전착시키는 방법은, 형성하는 도금층을, 그 레지스트 마스크를 오버행시켜 형성하는 것으로, 그 오버행량을 컨트롤하기가 어렵고, 형성하는 도금층 모두가 동일한 처마(庇) 길이로 되지 않는다는 문제나, 돌출부가 커지면 이웃의 도금층과 이어져 버리는 문제가 있다. 또한, 도금층이 얇아지면 돌출부의 폭도 두께도 작아지므로, 수지와의 밀착성이 저하하는 문제도 안고 있다. 그리고 오버행시킨 도금층의 상면은, 도금의 세로 방향과 가로 방향의 성장 비율의 관계에 의해 구상(球狀)으로 되기 때문에, 본딩의 신뢰성을 저하시키는 요인이 되기도 한다.

또한, 특허문헌 2에 기재된 산란 자외광을 이용하여 레지스트층의 개구부의 단면 형상을 사다리꼴로 형성하는 방법은, 사용하는 레지스트층의 두께가 25 ㎛ 정도까지의 두께에 효과적이며, 형성하는 금속층 혹은 전극층의 두께가 약 20 ㎛ 정도까지가 된다. 예컨대 레지스트층을 두껍게 하여 50 ㎛ 정도로 한 경우, 자외광이 레지스트에 흡수되어 기재 방향으로 될수록 광이 감쇠해 나가기 때문에, 개구부의 단면 형상에 있어서의 사다리꼴의 각도가 90도(즉 직사각형) 가깝게, 나아가서는 이보다 커져 윗변이 짧은 보통의 사다리꼴 형상으로 되어, 금속층 혹은 전극층의 형상이 역사다리꼴을 이루지 않게 되기 때문에, 금속층 혹은 전극층과 수지와의 밀착성이 저하하게 된다.

또한, 특허문헌 3에 기재된 것과 같은 반도체 소자 실장면 측의 접속 단자면의 표면을 조화하는 것만으로는, 리드리스 패키지 형성 후의 밀봉 수지와 리드 단자와의 밀착력 부족으로 단자 빠짐 문제점이 발생하는 것이 알려져 있다.

이 전극층과 수지와의 밀착성을 보다 향상시키기 위해서는, 전극층 표면에 조면(粗面) 성상을 부여하는 것만으로는 부족하며, 밀봉 수지와의 밀착을 올리기 위해서는 한층 더 밀착 면적을 늘리기 위해서 전극층의 두께를 두껍게 하고, 또한 수지에 침투하는 듯한 역사다리꼴의 단면 형상을 갖는 전극을 형성하는 것이 유효하다.

즉, 전극층의 두께를 두텁게 할 수 있도록 25 ㎛ 이상 두께의 레지스트를 사용하더라도 역사다리꼴의 레지스트층을 형성할 수 있으며, 또한 조화 에칭액으로 표면을 처리함으로써, 전극 표면에 조면 형상을 부여하는 것이 가능하게 되고, 이에 따라, 5~100 ㎛ 정도 두께의 전극층(후에 도금층(10)을 형성하는 쪽)의 단면 형상이 역사다리꼴이면서 또한 표면이 조면으로 되어 형성되도록 한 반도체 소자 탑재용 기판을 제조하는 것이 가능하게 된다.

그래서, 본 발명의 반도체 소자 탑재용 기판의 제조 방법은, 이러한 과제에 감안하여 이루어진 것으로, 전극층의 단면 형상이 대략 역사다리꼴 형상이면서 또한 그 표면이 조면으로 형성됨으로써, 전극층과 수지와의 밀착성을 높인 반도체 소자 탑재용 기판을 제공하는 것이다.

그래서 본 발명의 반도체 소자 탑재용 기판의 제조 방법의 제1 발명은, 이하의 (a)~(h)의 공정을 순차 거치는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법이다.

(기)

(a) 금속판의 표면에 각각 다른 파장으로 감도를 높인 2 종류의 레지스트를 이용하여, 하레지스트층과 상레지스트층의 2층으로 이루어지는 레지스트층을 형성하는 공정.

(b) 상기 하레지스트층이 미노광인 상태에서, 상기 상레지스트층을 미리 정해진 패턴으로 노광하는 공정.

(c) 상기 상레지스트층에 미리 정해진 패턴의 개구부를 형성하고, 상기 개구부로부터 미노광 상태의 상기 하레지스트층을, 상기 상레지스트층의 패턴으로 개구부를 형성하여 상기 금속판의 표면을 부분적으로 노출시키는 현상 공정.

(d) 상기 하레지스트층을 노광하여 경화시키는 공정.

(e) 상기 하레지스트층으로부터 노출되어 있는 상기 금속판의 표면에, 미리 정해진 도금층을 형성하는 공정.

(f) 상기 도금층의 표면을, 에칭 처리에 의해 조화면으로 하는 공정.

(g) 상기 (f) 공정에서 형성된 상기 조화면 상에 본딩용의 귀금속 도금을 실시하는 공정.

(h) 상기 하레지스트층과 상레지스트층의 2층으로 이루어지는 레지스트층을 포함하는 모든 레지스트층을 박리하는 공정.

본 발명의 제2 발명은, 제1 발명에서의 (c)의 현상 공정에 있어서, 그 하레지스트층은, 상레지스트층에 형성된 개구부로부터 현상이 진행되어, 금속판의 표면을 부분적으로 노출시키고, 하레지스트층에 개구부를 형성함으로써, 하레지스트층에 형성된 개구부의 단면 형상이 역사다리꼴 형상인 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법이다.

본 발명의 제3 발명은, 제1 및 제2 발명에 있어서의 하레지스트층과 상레지스트층을 합한 2층의 레지스트층의 두께가, (e)의 공정에서 형성되는 금속판의 표면에 형성되는 도금층의 두께보다도 큰 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법이다.

본 발명의 제4 발명은, 제1부터 제3 발명에서의 (b)의 공정에 있어서, 노광을 위한 광원과 미리 정해진 패턴이 형성된 마스크와의 사이에 광원의 광으로부터 미리 정해진 파장의 광을 추출하는 필터를 설치하고, 그 필터를 통해서 추출한 미리 정해진 파장의 광을 이용하여 상레지스트층만을 노광하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법이다.

본 발명의 제5 발명은, 금속판의 표면에 메인의 감광 파장이 다른 레지스트를 이용하여, 하레지스트층과 상레지스트층의 2층으로 이루어지는 레지스트층을 형성하는 공정과, 그 하레지스트층이 미노광인 상태에서, 상레지스트층을 미리 정해진 패턴으로 노광하는 공정과, 상레지스트층에, 미리 정해진 패턴으로 개구부를 형성하고, 그 개구부로부터 미노광 상태의 하레지스트층을, 상레지스트층의 패턴으로 개구부를 형성하여 금속판의 표면을 부분적으로 노출시키는 현상 공정과, 그 하레지스트층을 노광하여 경화시키는 공정과, 하레지스트층으로부터 노출되어 있는 금속판의 표면에, 미리 정해진 도금층을 형성하는 공정과, 그 도금층의 표면에 에칭 처리로 조화면을 형성하는 공정과, 그 조화면 상에 본딩용의 귀금속 도금층을 형성하는 공정과, 하레지스트층과 상레지스트층의 2층으로 이루어지는 레지스트층을 포함하는 모든 레지스트층을 박리하는 공정을 순차 거쳐 제조되는, 도금층의 단면 형상이 대략 역사다리꼴 형상이면서 또한 도금층의 표면이 조화면인 것을 특징으로 하는 반도체 소자 탑재용 기판이다.

본 발명의 제6 발명은, 제5 발명에 있어서의 금속판의 표면에 형성된 도금층의 표면이 조화면을 가지며, 그 도금층의 조화면 상에 형성되는 본딩용의 귀금속 도금층의 두께는, 도금층의 조화면의 거칠기를 유지할 수 있는 두께인 것을 특징으로 하는 반도체 소자 탑재용 기판이다.

본 발명의 제7 발명은, 제5 및 제6 발명에 있어서의 본딩용 귀금속 도금층의 두께가 1.5 ㎛ 이하인 것을 특징으로 하는 반도체 소자 탑재 기판이다.

본 발명의 제8 발명은, 제5부터 제7 발명에 있어서의 본딩용 귀금속 도금층이, Au층, Ag층, Pd층, Pd/Au(2층), Pd/Ag(2층) 및 Au/Pd(2층) 중 어느 한 층 구성으로 이루어지는 것을 특징으로 하는 반도체 소자 탑재 기판이다.

본 발명의 제9 발명은, 제5부터 제8 발명에 있어서의 금속판에 형성되는 도금층이, 2 종류 이상의 금속으로, 2층 이상의 층을 갖는 것을 특징으로 하는 반도체 소자 탑재용 기판이다.

본 발명의 제10 발명은, 제5부터 제9 발명에 있어서의 상기 금속판의 표면에 형성되는 상기 본딩용 귀금속 도금층 바로 아래의 도금층이, 구리, 니켈 또는 이들의 합금 조성물로 형성되어 있는 것을 특징으로 하는 반도체 소자 탑재 기판이다.

본 발명의 반도체 소자 탑재용 기판의 제조 방법에 따르면, 종래의 공정을 거의 답습하면서 대략 역사다리꼴의 단면 형상이며 또한 단자 상면이 조화된 도금층이 형성되기 때문에, 역사다리꼴 단면 형상에 의한 몰드 로크 기능에 더하여, 단자 상면의 조화면의 요철에 밀봉 수지가 들어감으로써 한층더 수지와의 밀착성이 좋은 반도체 소자 탑재용 기판을 용이하게 얻을 수 있다.

도 1a는 본 발명의 반도체 소자 탑재용 기판의 제조 방법을 각 공정마다 도시한 도면으로, (1)은, (a)의 공정에서의 금속판의 표면에 하레지스트층(30), 이면에 이면 레지스트층(30a)을 형성한 단면도, (2)는, (a)의 공정에서의 금속판의 표면 측에 앞서 형성한 하레지스트층(30)과 메인의 감광 파장이 다른 상레지스트층(40)을 형성한 단면도, (3)은, (b)의 공정인 노광 공정에 있어서, 표면 측에서는 미리 정해진 패턴의 마스크(50)를 씌우고, 광원(도시하지 않음)과 마스크 사이에 밴드패스필터(60)를 셋트하여, 광원으로부터의 자외광 중 상레지스트층(40)을 노광하기 위해서 필요한 메인 파장의 자외광만을 조사하고, 이면 측은 전면(全面)을 노광하고 있는 단면도, (4)는, (c)의 공정에서의 현상 공정에 있어서, 현상을 실시함으로써 상레지스트층(40)에 미리 정해진 패턴으로 개구부를 형성하고, 그 개구부로부터 미노광 상태의 하레지스트층(30)이 현상되어, 금속판의 표면이 부분적으로 노출되어 있는 단면도이며, 이 처리에 의해, 개구부의 단면 형상이 역사다리꼴인 하레지스트층(31a)이 형성된다. (5)는, (d)의 공정에서의 미노광 상태인 하레지스트층(31a)을 노광하여 경화시키고 있는 단면도, (6)은, (e)의 공정에서의 노출된 금속판의 표면에 도금층(10)을 형성한 단면도이다.
도 1b는 본 발명의 반도체 소자 탑재용 기판의 제조 방법을 각 공정마다 도시한 도 1a에 이어지는 도면으로, (7)은, (f)의 공정에서의 조화 에칭액을 이용하여 도금층(10)의 표면에 요철(조화면(90))을 부여한 단면도, (8)은, (g)의 공정에서의 조화면(90)에 본딩용 귀금속 도금층(100)을 형성한 상태의 단면도, (9)는, (h)의 공정에서의 금속판에 형성된 모든 레지스트층을 박리하여, 금속판의 표면에, 본딩용 귀금속 도금층을 구비하는 도금층(11)이 형성된 본 발명에 따른 반도체 소자 탑재용 기판(1)의 단면도이다.
도 2는, 도 1a의 (4)의 (c)의 공정(현상 공정)에서의 하레지스트층이 역사다리꼴인 단면 형상을 취하는 상세한 설명도로, (1)은, 현상에 의해 개구부를 갖는 상레지스트층(41)을 형성하고, 그 개구부로부터 현상액이, 미노광 상태의 하레지스트층(30)의 표면에 접촉하고 있는 단면도, (2)~(5)는 현상액의 유동을 도시하는 단면도이며, (5)에 도시하는 것과 같이, 단면 형상이 역사다리꼴인 개구부가 형성된 미노광 상태의 하레지스트층(31a)을 형성한다.
도 3은 본 발명의 도금층 단면 형상에 있어서의 대략 역사다리꼴의 형상을 설명하는 도면이며, 대표예를 도시하는 것이다.

이어서, 본 발명의 반도체 소자 탑재용 기판의 제조 방법의 실시형태를 도 1a, 도 1b 및 도 2에 기초하여 설명한다.

[(a)의 공정]

(하레지스트층의 형성)

맨 처음에, 도 1a의 (1)의 단면도에 도시하는 것과 같이, 후공정에서 도금층(10)을 형성하는 쪽의 금속판(20)의 표면에, 도금층(10)의 필요 높이보다도 높아지는 두께를 갖는 하레지스트층(30)과 상레지스트층(40) 중, 하레지스트층(30)을 형성한다. 이 때, 금속판의 이면에도 하레지스트층(30)과 동일한 레지스트에 의한 이면 레지스트층(30a)을 형성하여도 좋다.

형성한 하레지스트층(30)은, i선 또는 h선 또는 g선에 의해 감광하는 레지스트층이다.

이 하레지스트층(30)과 상레지스트층(40)을 합한 레지스트의 두께를 도금층(10)에 요구되는 높이보다도 높아지는 두께로 함으로써, 대략 역사다리꼴의 단면 형상을 가지며, 필요로 하는 높이의 도금층(10)을 확실하게 형성할 수 있다.

(상레지스트층의 형성)

이어서, 도 1a의 (2)에 도시하는 것과 같이, 도금층(10)을 형성하는 쪽의 하레지스트층(30) 위에, 하레지스트층(30)과는 메인의 감광 파장이 다른 레지스트를 이용하여, 상레지스트층(40)을 형성한다.

[(b)의 공정]

이어서, 도 1a의 (3)에 도시하는 것과 같이 미리 정해진 패턴이 형성된 마스크(50)를 이용하여, 상레지스트층(40)을 미리 정해진 패턴으로 노광한다. 이 때, 하레지스트층(30)은 미노광 상태에 있다.

이 상레지스트층(40)을 노광하기 위해서는, 수은 램프의 광원(예컨대 자외광(70))에 대하여, 하레지스트층(30)을 노광하지 않고서 상레지스트층(40)을 노광하는 메인 파장만을 통과시키는 밴드패스 필터(60)를 이용함으로써, 하레지스트층(30)을 미노광 상태 그대로 하고, 상레지스트층(40)만을 노광하는 것이 가능하다.

한편, 금속판의 이면에 형성된 이면 레지스트층(30a)도, 자외광(70)에 의해 노광되고, 경화된 이면 레지스트층(30b)을 형성한다.

[(c)의 공정]

(현상 공정)

이어서, 도 1a의 (4)에 도시하는 것과 같이, 현상을 실시함으로써 미리 정해진 패턴의 개구부를 갖는 레지스트층(41)을 형성한다. 이 때, 미노광 상태의 하레지스트층(30)은, 상레지스트층(41)의 개구부에서부터 현상이 진행되어, 금속판(20)의 표면을 부분적으로 노출시킨 미노광 상태의 하레지스트층(31a)으로 된다.

이 처리에 의해 하레지스트층(31)은, 단면 형상이 역사다리꼴인 개구부를 갖는 31a가 된다.

[현상 공정의 상세]

여기서, 상기 도 1a의 (4)의 하레지스트층(31a)이, 역사다리꼴의 단면 형상으로 되는 현상 공정의 상세한 점을 도 2를 이용하여 설명한다.

(c)의 공정인 현상 공정에서는, 도 2의 (1)에 도시하는 것과 같이, 우선 앞의 공정에서 노광된 상레지스트층이 현상됨으로써 개구부를 갖는 레지스트층(41)을 형성하고, 그 후 하레지스트층(30)에 현상액(80)이 접촉한다.

이어서, 도 2의 (2)에 도시하는 것과 같이 현상액(80)이 유동하여, 하레지스트층(30)은 아래쪽으로 향해 제거되는 동시에, 현상액(80)은 가로 방향으로도 유동하며, 그러므로 도 2의 (3)에 도시하는 것과 같이 현상액(80)은 소용돌이형의 유동으로 되어, 하레지스트층(30)을, 그 단면 형상이 원호가 되도록 제거한다.

그리고, 도 2의 (4)에 도시하는 것과 같이, 하레지스트층(30)은, 금속판(20)을 노출시키고, 현상액(80)은 가로 방향의 하레지스트층(30)을 제거한다.

그 결과, 도 2의 (5)에 도시하는 것과 같이, 단면 형상이 역사다리꼴인 개구부가 형성된 미노광 상태의 하레지스트층(31a)이 형성되게 된다.

[(d)의 공정]

이어서, 도 1a의 (5)에 도시하는 것과 같이, 미노광인 개구부를 갖는 하레지스트층(31a)을, 수은 램프를 광원(예컨대 자외광)으로서 이용하여, 전면 노광하여 경화시켜, 하레지스트층(31)을 형성한다.

[(e)의 공정]

이어서, 도 1a의 (6)에 도시하는 것과 같이, 노출되어 있는 금속판(20)의 표면에, 도금 전처리를 행한 후에, 요구되는 높이의 도금층(10)을 형성한다.

이 형성하는 도금층은, 복수의 도금을 적층하여도 좋고, 필요에 따라서 금, 은, 팔라듐, 니켈, 구리, 코발트 등, 및 이들의 합금에 의한 도금을 선택하여, 순차 적층하여 형성할 수 있다.

[(f)의 공정]

도금층(10) 형성 후, 도 1b의 (7)에 도시하는 것과 같이, 조화 에칭액을 이용하여, 단면 형상이 대략 역사다리꼴인 도금층(10)이 형성된 금속판(20)을 처리함으로써, 그 도금층(10)의 표면에 요철을 부여하여, 조화면(90)을 형성한다.

도금층(10)의 표면에, 요철을 부여하는 조화 에칭액에 관해서는, 도금층(10)의 종류에 따라서 선택 에칭제를 선택할 수 있다.

[(g)의 공정]

도 1b의 (8)에 도시하는 것과 같이, 조화면(90)의 요철을 유지할 수 있는 막 두께의 범위에서 본딩용 귀금속 도금층(100)을 형성한다.

[(h)의 공정]

본딩용 귀금속 도금층(100)을 형성한 후, 도 1b의 (9)에 도시하는 것과 같이, 모든 레지스트층(31, 41, 30b)을 제거함으로써, 금속판(20)의 표면에 단면 형상이 대략 역사다리꼴이면서 또한 조화면을 표면에 구비하는 도금층(11)을 갖는 반도체 소자 탑재용 기판(1)을 제작할 수 있다.

한편, 노광할 때에는, 광원에 수은 램프를 사용하지 않고, 특정 파장의 자외선 LED 램프를 사용함으로써, 밴드패스 필터를 이용하지 않고서 상레지스트층을 노광하는 것도 가능하다.

또한, 본 발명에서의 도금층의 대략 역사다리꼴의 단면 형상이란, 도금층의 단면에 있어서, 베이스(금속판에 접하는 쪽)의 폭보다 위쪽에 도금층 폭의 최대치가 존재하는 형상을 의미하는 것으로, 그 대표적인 형상을 도 3에 도시한다.

이하, 실시예를 이용하여 본 발명을 더 설명한다.

실시예 1

0.15 mm 두께의 C194 구리 합금(CDA19400)을 이용하여, 그 양면에 두께 50 ㎛의 필름 레지스트(아사히카세이이머티리얼즈가부시키가이샤 제조: AQ-5038)를 라미네이트하여, 하레지스트층(30), 금속판 이면의 이면 레지스트층(30a)을 형성했다(도 1a의 (1) 참조).

그 라미네이트 조건은, 롤 온도 105℃, 롤 압력 0.5 MPa, 이송 속도 2.5 m/min로 했다. 또한, 라미네이트한 필름 레지스트는 네거티브형 레지스트이며, i선 조사(파장: 365 nm)에 의한 노광이 가능한 레지스트이다.

이어서, 하레지스트층(30)을 형성한 금속판의 표면 측(후에 도금층(10)을 형성하는 면)에만, 하레지스트층(30)에 겹쳐, 25 ㎛ 두께의 하레지스트층(30)과 메인의 감광 파장이 다른 필름 레지스트(아사히카세이이머티리얼즈가부시키가이샤 제조: ADH-252)를, 하레지스트층(30)과 같은 조건으로 라미네이트하여, 상레지스트층(40)을 형성했다. 이 필름 레지스트도 네거티브형 레지스트이지만, h선 조사(파장: 405 nm)에 의한 노광이 가능한 레지스트이다.

이로써, 금속판(20)의 도금층(10)을 형성하는 표면 측에는, 메인의 감광 파장이 다른 2층으로 이루어지는 레지스트층(하레지스트층(30), 상레지스트층(40))이 형성되고, 이면 측에는, 표면 측의 하레지스트층(30)과 동일한 레지스트를 이용한 이면 레지스트층(30a)이 형성된 상태가 된다(도 1a(2) 참조).

이어서, 표면 측의 상레지스트층(40) 위에, 미리 정해진 패턴이 형성된 마스크(50)를 씌우고, 그 마스크(50)와 노광용 광원 사이에 투과 파장 405 nm의 밴드패스 필터(60)를 셋트했다.

그리고, 광원에 피크 파장에 i선과 h선과 g선을 포함하는 혼선의 자외선(70)의 수은 램프(오크가부시키가이샤 제조: 쇼트 아크 램프)를 사용하여 노광을 하고, 표면 측의 상레지스트층(40)을, 투과 파장 405 nm의 자외광을 이용하여, 10~20 mJ/㎠의 노광량에 의해 미리 정해진 패턴으로 감광, 경화시키고, 한편 이면 측은 동일한 광원(자외광(70))에 의해 레지스트층(30a)을, 파장 365 nm의 노광량, 60 mJ/㎠으로 전면 감광하여 경화시킨 이면 레지스트층(30b)을 형성했다(도 1a의 (3) 참조).

이 때, 표면 측은, 투과 파장 405 nm의 밴드패스 필터(60)에 의해서, h선 조사(71)에 의한 노광이 행해지게 되고, 하레지스트층(30)은, 감광하지 않고 미노광 상태이다. 이면 측은, 혼선의 자외광(70)에 의한 노광에 의해 전면이 경화된 이면 레지스트층(30b)으로 된다.

이어서, 현상을 하여, 표면 측의 상레지스트층(40)은, 미리 정해진 패턴으로 형성되어, 개구부를 갖는 경화된 상레지스트층(41)으로 된다(도 1a의 (4) 참조).

그리고, 미노광 상태에 있는 하레지스트층(30)은, 도 2에 도시하는 것과 같이 상레지스트층(41)의 개구부에서 현상이 진행되어, 금속판(20)의 표면이 노출되게 된다.

이 처리에 의해 표면 측의 하레지스트층(31a)은 단면 형상이 역사다리꼴인 개구부가 된다.

이 현상 처리는, 1% 탄산나트륨액을 액온 30℃, 스프레이압 0.12 MPa로 약 60초간 처리했다.

이어서, 표면 측의 미노광인 개구부를 형성한 하레지스트층(31a)을 혼선의 자외광(70)에 의해 전면을 노광하여 경화시킨 하레지스트층(31)을 형성했다(도 1a의 (5) 참조).

그리고, 표면 측에 미리 정해진 패턴에 의해 개구부가 형성된 하레지스트층(31)으로부터 노출된 금속판(20)의 표면에 형성되어 있는 표면 산화 피막의 제거 및 일반적인 도금 전처리에 의한 표면의 활성화 처리를 행한 후, 니켈 도금을 하여, 25 ㎛ 두께의 도금층(10)을 형성했다(도 1a의 (6) 참조).

이어서, 도 1b의 (7)에 도시하는 것과 같이, 도금층(10)의 표면을, Ni 첨가제를 함유하는 염화제2철계 에칭액(메크가부시키가이샤 제조 NR-1870)으로, 온도 23℃, 스프레이압 0.15 MPa, 30초간 처리함으로써, 도금층(10)의 표면에 조화면(90)을 형성했다.

형성한 조화면(90) 위에, 본딩용 귀금속 도금(100)으로서 팔라듐 도금을 0.05 ㎛, 금 도금을 0.003 ㎛의 두께로 형성했다(도 1b의 (8) 참조).

그 후, 알칼리 용액에 의해 금속판(20)의 양면에 형성되어 있는 레지스트층(31, 41, 30b)을 전부 박리하여, 도금층(11)의 단면 형상이 대략 역사다리꼴이면서 또한 그 표면에 요철을 갖는 반도체 소자 탑재용 기판(1)을 얻었다(도 1b의 (9) 참조).

이 반도체 소자 탑재용 기판(1)의 형성 단면 형상이 대략 역사다리꼴인 도금층(11)의 사변과 금속판이 이루는 각도는 60~70도이며, 상면부의 요철부의 표면 거칠기는 SRa 0.12~0.5 ㎛였다. 조도의 측정은, 올림푸스가부시키가이샤의 OLS-3000 주사형 공초점 적외레이저 현미경을 이용하여 행했다.

또한, 이 현상 처리에 있어서, 현상 시간이나 압력 조건이나 그 밖의 조건을 바꿈으로써, 하레지스트층의 역사다리꼴 형상의 각도나 치수를 컨트롤할 수 있고, 그 도금층(11)의 사변과 금속판(20)의 각도는, 25~90도의 임의의 각도로, 매우 작은 변동으로 제작하는 것이 가능했다.

이어서, 얻어진 반도체 소자 탑재용 기판에 은페이스트를 이용하여 반도체 소자를 탑재하고, 직경 20 ㎛의 금의 본딩 와이어로 반도체 소자와 단자를 접속했다. 그 후 에폭시계의 밀봉 수지를 이용하여 밀봉한 후, 알칼리성의 구리 에칭액으로 금속판(20)을 에칭하여, 단자를 독립시켰다. 그리고, 다이싱 등의 방법으로 개개의 패키지 사이즈로 절단함으로써 반도체 패키지를 얻었다.

얻어진 반도체 패키지의 낙하 시험에 있어서의 밀봉 수지로부터의 단자 빠짐 발생이 없어, 단자 빠짐 문제점은 관찰되지 않고, 양호한 몰드로크 기능을 확인할 수 있었다.

한편 본 실시예는, 금속판(20)의 이면 측에, 표면 측의 하레지스트층(30)과 동일한 i선 조사에 의한 노광이 가능한 레지스트층(30a)을 형성했지만, 광원이 i선과 h선과 g선을 포함하는 혼선(70)의 수은 램프를 사용하므로, 이것에 한정할 필요는 없으며, 이면 측에 형성하는 레지스트층(30a)은, 전면을 경화시키기 때문에, 어떤 타입의 레지스트를 사용하더라도 문제없다.

또한, 형성하는 도금층은, 복수의 도금을 적층하여도 좋고, 필요에 따라서 금, 은, 팔라듐, 니켈, 구리, 코발트 등 및 이들 합금에 의한 도금을 선택하여, 순차 적층하여 형성할 수 있다.

또한, 도금층 표면에 요철을 부여하는 조화 에칭액에 관해서는 본딩용 귀금속 도금층 바로 아래의 도금층의 종류에 따라서 선택할 수도 있다.

실시예 2

0.15 mm 두께의 SUS430을 금속판(20)으로서 이용하여, 금속판의 표면 측(후에 도금층(10)을 형성하는 쪽)에 두께 38 ㎛의 필름 레지스트(아사히카세이이머티리얼즈가부시키가이샤 제조: AQ-4096)를 2장, 이면 측에는 동일한 필름 레지스트를 1장 라미네이트함으로써, 표면 측에는 76 ㎛의 두께의 하레지스트층(30), 이면 측에 38 ㎛ 두께의 이면 레지스트층(30a)을 형성했다.

라미네이트 조건은 롤 온도 105℃, 롤 압력 0.5 MPa, 이송 속도 2.5 m/min로 했다.

이어서, 금속판(20)의 표면 측은, 하레지스트층(30)에 겹치고, 두께 25 ㎛의 필름 레지스트(아사히카세이이머티리얼즈가부기키가이샤 제조: ADH-252)를, 하레지스트층과 같은 조건으로 라미네이트하여, 상레지스트층(40)을 형성했다.

이어서, 표면 측의 상레지스트층(40) 위에서 미리 정해진 패턴이 형성된 마스크(50)를 이용하여, h선 조사에 의한 노광을 하고, 이면 측은 전면을 노광함으로써, 표면 측의 상레지스트층(40)을 미리 정해진 패턴으로 감광하여 경화시키고, 이면 측의 레지스트층(30a)은 전면을 경화시켜 이면 레지스트층(30b)으로 했다.

노광 방법은, 실시예 1과 마찬가지로, 광원으로서 수은 램프를 사용하고, 표면 측은, 광원과 마스크(50) 사이에 감광 파장 405 nm의 밴드패스 필터를 셋트함으로써, h선만을 통과시켰다. 이 때, 표면 측의 하레지스트층(30)은 미노광 상태이다.

이어서, 현상을 하여 표면 측의 상레지스트층(40)은, 미리 정해진 패턴으로 개구부가 형성된 상레지스트층(41)으로 된다. 그리고, 미노광인 하레지스트층(30)은, 상레지스트층(41)의 개구부로부터 현상이 진행되어, 금속판 표면을 노출시킨다.

이 처리에 의해 하레지스트층은, 단면 형상이 역사다리꼴인 개구부를 갖추는 하레지스트층(31a)으로 된다.

구체적인 조건은, 1% 탄산나트륨액을 액온 30℃, 스프레이압 0.12 MPa로 약 90초간 현상 처리를 했다.

이어서, 표면 측의 하레지스트층(31a)에 대하여, 전면을 수은 램프에 의해 노광을 하여, 단면 형상이 역사다리꼴인 개구부로 된 하레지스트층(31a)을 경화시킨 하레지스트층(31)을 형성했다. 이 경우는, 앞의 밴드패스 필터가 없는 상태에서, 통상의 노광을 했다.

그리고, 미리 정해진 패턴으로 형성된 레지스트층(31)으로부터 노출된 금속판(20) 표면을 일반적인 도금 전처리에 의한 표면의 활성화 처리를 행한 후, 금 도금을 0.003 ㎛, 팔라듐 도금을 0.1 ㎛, 구리 도금을 65 ㎛ 실시하여 도금층(10)을 형성했다.

형성한 도금층(10)의 표면을, Cu를 포함하는 유기산계 에칭액(메크가부시키가이샤 제조, CZ-8100)으로, 온도 35℃, 스프레이압 0.2 MPa, 30초간 처리함으로써, 도금층(10)의 표면에 조화면(90)을 형성했다.

그 형성한 조화면(90) 위에, 본딩용 귀금속 도금(100)으로서 팔라듐 도금을 0.05 ㎛, 금 도금을 0.003 ㎛의 두께로 순차 실시하여 도금층(11)을 형성했다.

그 후, 알칼리 용액에 의해 금속판(20)의 양면에 형성되어 있는 하레지스트층(31), 상레지스트층(41), 이면 레지스트층(30b) 모두를 박리하여 반도체 소자 탑재용 기판을 얻었다.

형성한 도금의 단면 형상이 대략 역사다리꼴인 도금층(11)의 사변과 금속판(20)과의 각도는 40~50도이며, 단자 상면부의 요철부의 표면 거칠기는 SRa 0.12~0.5 ㎛였다. 조도는, 올림푸스가부시키가이샤의 OLS-3000 주사형 공초점 적외레이저 현미경을 이용하여 측정했다.

또한, 실시예 1과 마찬가지로, 현상 처리에 있어서, 현상 시간이나 압력 조건이나 그 밖의 조건을 바꿈으로써, 하레지스트층의 역사다리꼴 형상의 각도나 치수를 컨트롤할 수 있고, 도금층(11)의 사변과 금속판(20)의 각도는, 25~90도의 임의의 각도로, 매우 작은 변동으로 제작하는 것이 가능했다.

얻어진 반도체 소자 탑재용 기판에 은 페이스트를 이용하여 반도체 소자를 탑재하고, 직경 20 ㎛의 금의 본딩 와이어로 반도체 소자와 단자를 접속했다. 그 후 에폭시계의 밀봉 수지를 이용하여 밀봉한 후, 알칼리성의 구리 에칭액으로 금속판(20)을 에칭하여, 단자를 독립시켰다. 그리고, 다이싱 등의 방법으로 개개의 패키지 사이즈로 절단함으로써 반도체 패키지를 얻었다.

얻어진 반도체 패키지의 낙하 시험에 있어서의 밀봉 수지로부터의 단자 빠짐 문제점은 발생하지 않고, 양호한 몰드 로크 기능을 확인할 수 있었다.

1: 반도체 소자 탑재용 기판, 10: 도금층,
11: 도금층(10)의 표면에 본딩용 귀금속 도금을 갖춘 도금층,
20: 금속판,
30: 하레지스트층(금속판에 라미네이트된 미노광 상태의 레지스트층의 하층),
30a: 이면 레지스트층(표면에 하레지스트층(30)이 형성된 금속판의 이면 측에 형성된 레지스트층),
30b: 이면 레지스트층(30a)을 노광하여 경화시킨 이면 레지스트층,
31a: 하레지스트층(미노광 상태의 하레지스트층(30)이 현상에 의해 미리 정해진 패턴[개구부]으로 형성된 레지스트층),
31: 하레지스트층(하레지스트층(31a)을 전면 노광한 후에 형성된 경화된 개구부를 갖는 레지스트층,
40: 상레지스트층(하레지스트층(30) 위에 형성된 미노광 상태의 레지스트층의 상층),
41: 상레지스트층(상레지스트층(40)이 노광·현상에 의해 미리 정해진 패턴[개구부]으로 형성된 경화된 레지스트층),
50: 마스크, 60: 밴드패스 필터,
70: 자외광,
71: 밴드패스 필터를 통과한 특정 파장의 자외광,
80: 현상액, 90: 조화면,
100: 본딩용 귀금속 도금

Claims

하기 (a)~(h)의 공정을 순차 거치는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
(기)
(a) 금속판의 표면에 각각 다른 파장을 메인의 감광 파장으로 하여 설계된 2 종류 레지스트를 이용하여, 하레지스트층과 상레지스트층의 2층으로 이루어지는 레지스트층을 형성하는 공정.
(b) 상기 하레지스트층이 미노광인 상태에서, 상기 상레지스트층을 미리 정해진 패턴으로 노광하는 공정.
(c) 상기 상레지스트층에 미리 정해진 패턴의 개구부를 형성하고, 상기 개구부로부터 미노광 상태의 상기 하레지스트층에, 상기 상레지스트층의 패턴으로 개구부를 형성하여 상기 금속판의 표면을 부분적으로 노출시키는 현상 공정.
(d) 상기 하레지스트층을 노광하여 경화시키는 공정.
(e) 상기 하레지스트층으로부터 노출되어 있는 상기 금속판의 표면에, 단면 형상이 역사다리꼴 형상인 도금층으로서, 상기 금속판과 상기 도금층의 사변이 이루는 각도가 25도 이상, 90도 미만의 범위에 있는 도금층을 형성하는 공정.
(f) 상기 도금층의 표면을, 에칭 처리에 의해 조화면으로 하는 공정.
(g) 상기 (f)의 공정에서 형성된 상기 조화면 상에, 상기 조화면 형태를 유지하는 막 두께 범위에서, 본딩용의 귀금속 도금을 실시하여, 표면의 거칠기(SRa)가 0.12~0.5 ㎛인 귀금속 도금층을 형성하는 공정.
(h) 상기 하레지스트층과 상레지스트층의 2층으로 이루어지는 레지스트층을 포함하는 모든 레지스트층을 박리하는 공정.
제1항에 있어서, 상기 (c)의 현상 공정에서,
상기 하레지스트층은, 상기 상레지스트층에 형성된 개구부로부터 현상이 진행되어, 상기 금속판의 표면을 부분적으로 노출시키고, 상기 하레지스트층에 개구부를 형성함으로써,
상기 하레지스트층에 형성된 개구부의 단면 형상이 역사다리꼴 형상인 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
제1항 또는 제2항에 있어서, 상기 하레지스트층과 상레지스트층을 합한 2층의 레지스트층의 두께가, 상기 (e)의 공정에서 형성되는 금속판의 표면에 형성되는 상기 도금의 두께보다도 큰 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
제1항 또는 제2항에 있어서, 상기 (b)의 공정에서, 노광을 위한 광원과 미리 정해진 패턴이 형성된 마스크와의 사이에 광원의 광으로부터 미리 정해진 파장의 광을 추출하는 필터를 설치하고, 상기 필터를 통해서 추출한 미리 정해진 파장의 광을 이용하여 상기 상레지스트층만을 노광하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
금속판의 표면에 도금층을 갖고,
상기 도금층의 단면 형상은 역사다리꼴의 형상으로서, 상기 금속판과 상기 도금층의 사변이 이루는 각도가 60도 이상, 70도 이하의 범위에 있고,
상기 도금층의 표면은 조화면이고, 상기 조화면 상에 상기 조화면의 거칠기를 유지할 수 있는 막 두께의, 표면 거칠기(SRa)가 0.12~0.5 ㎛인 본딩용 귀금속 도금층을 갖는 것을 특징으로 하는 반도체 소자 탑재용 기판.
금속판의 표면에 도금층을 갖고,
상기 도금층의 단면 형상은 역사다리꼴의 형상으로서, 상기 금속판과 상기 도금층의 사변이 이루는 각도가 40도 이상, 50도 이하의 범위에 있고,
상기 도금층의 표면은 조화면이고, 상기 조화면 상에 상기 조화면의 거칠기를 유지할 수 있는 막 두께의, 표면 거칠기(SRa)가 0.12~0.5 ㎛인 본딩용 귀금속 도체층을 갖는 것을 특징으로 하는 반도체 소자 탑재용 기판.
제5항 또는 제6항에 있어서, 상기 본딩용 귀금속 도금층의 두께가 1.5 ㎛ 이하인 것을 특징으로 하는 반도체 소자 탑재용 기판.
제5항 또는 제6항에 있어서, 상기 본딩용 귀금속 도금층이, Au, Ag, Pd, Pd/Au, Pd/Ag 또는 Au/Pd 중 어느 한 층 구성으로 이루어지는 것을 특징으로 하는 반도체 소자 탑재용 기판.
제5항 또는 제6항에 있어서, 상기 금속판에 형성되는 도금층이, 2 종류 이상의 금속으로, 2층 이상의 층을 갖는 것을 특징으로 하는 반도체 소자 탑재용 기판.
제5항 또는 제6항에 있어서, 상기 금속판의 표면에 형성되는 상기 본딩용 귀금속 도금층 바로 아래의 도금층은 구리, 니켈 또는 이들의 합금 조성물로 형성되어 있는 것을 특징으로 하는 반도체 소자 탑재용 기판.