TW201436119A - 半導體元件搭載用基板及其製造方法 - Google Patents

半導體元件搭載用基板及其製造方法 Download PDF

Info

Publication number
TW201436119A
TW201436119A TW102142207A TW102142207A TW201436119A TW 201436119 A TW201436119 A TW 201436119A TW 102142207 A TW102142207 A TW 102142207A TW 102142207 A TW102142207 A TW 102142207A TW 201436119 A TW201436119 A TW 201436119A
Authority
TW
Taiwan
Prior art keywords
photoresist layer
layer
plating
substrate
semiconductor element
Prior art date
Application number
TW102142207A
Other languages
English (en)
Other versions
TWI605553B (zh
Inventor
Shigeru Hosomomi
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201436119A publication Critical patent/TW201436119A/zh
Application granted granted Critical
Publication of TWI605553B publication Critical patent/TWI605553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明係提供電極層截面呈略倒梯形形狀、且表面形成粗化面、提高電極層與樹脂間之密接性的半導體元件搭載用基板、及其製造方法。本發明的半導體元件搭載用基板之製造方法，係依序經由下述步驟：a)在金屬板表面上，使用主要感光波長不同的光阻形成下光阻層與上光阻層等2層光阻層的步驟；b)在下光阻層呈未曝光的狀態下，將上光阻層依既定圖案施行曝光的步驟；c)在上光阻層上形成既定圖案的開口部，並在未曝光狀態的下光阻層上形成開口部，而使金屬板表面呈部分性露出的顯影步驟；d)對下光阻層施行曝光的硬化步驟；e)在從下光阻層露出的金屬板表面上形成鍍覆層的步驟；f)對鍍覆層表面利用蝕刻處理形成粗化面的步驟；g)對該粗化面上施行焊接用貴金屬鍍覆的步驟；h)剝離所有光阻層的步驟。

Description

半導體元件搭載用基板及其製造方法
本發明係關於具備在金屬板表面上成為端子等之鍍覆層的半導體元件搭載用基板及其製造方法。
已知有在具有導電性的基材一面側形成經施行既定圖案化的光阻遮罩，再於從光阻遮罩中露出的基材上電沉積著導電性金屬，而形成半導體元件搭載用金屬層、與供與外部連接用的電極層，藉由去除該光阻遮罩而形成半導體元件搭載用基板，在所形成的半導體元件搭載用基板上搭載著半導體元件並施行焊接搭線後，再施行樹脂密封，去除基材，便獲得使在樹脂側有電沉積著導電性金屬的背面側露出之半導體裝置。
專利文獻1有記載：藉由使電沉積之導電性金屬超越所形成之光阻遮罩，而獲得在為將半導體元件搭載用金屬層與外部予以相連接用的電極層上端部周緣，設有伸出部的半導體元件搭載用基板，當施行樹脂密封時，金屬層與電極層伸出部成為咬入樹脂之形式，並確實殘留於樹脂側。
專利文獻2有記載：當形成光阻遮罩時藉由使用散射紫外光將光阻遮罩形成梯形，而將金屬層或電極層形成倒梯形形狀。
專利文獻3有記載：藉由對金屬層表面賦予粗化面，而增加與密封樹脂間之接觸面積，俾提升金屬層與樹脂密封間之密接 力，使金屬層的伸出部能確實殘留於樹脂側。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2002-9196號公報
專利文獻2：日本專利特開2007-103450號公報
專利文獻3：日本專利特開2009-141274號公報
專利文獻1所示使電沉積之導電性金屬超越光阻遮罩的方法，潛在有：所形成的鍍覆層藉由使其光阻遮罩懸伸(overhang)形成，較難控制其懸伸量，會有所形成鍍覆層不會全部形成相同屋簷長度的問題，以及若伸出部變大則與相鄰鍍覆層間將會相連接而形成問題。又，若鍍覆層變薄，則伸出部的寬度與厚度均會變小，因而亦潛在有與樹脂間之密接性降低的問題。又，懸伸的鍍覆層上面因為鍍覆縱向與橫向的成長比率關係而形成球狀，因而亦成為導致焊接可靠度降低的要因。
再者，專利文獻2所示：使用散射紫外光將光阻層的開口部截面形狀形成梯形的方法，所使用光阻層厚度截至25μm左右為止的厚度係屬有效，所形成金屬層或電極層的厚度會成為至約20μm左右。例如當增厚光阻層達50μm左右時，因為紫外光會被光阻吸收且越朝基材方向則光會越衰減，因而開口部截面形狀的梯形角度接近90度(即長方形)，甚至變為更大而形成上邊較短的普通梯形形狀，因為金屬層或電極層的形狀不會形成倒梯形，因而會導致金屬層或電極層、與 樹脂間之密接性降低。
再者，已知如專利文獻3所示：僅將半導體元件安裝面側的連接端子面表面予以粗糙化，因為無引線封裝形成後的密封樹脂與導線端子間之密接力不足，因而會發生端子脫落不良情況。
在為更加提升該電極層與樹脂間之密接性時，僅對電極層表面賦予粗面性狀已屬不足，為提高與密封樹脂間之密接而更進一步增加密接面積，增加電極層的厚度，且形成設有咬入樹脂之倒梯形截面形狀的電極係屬有效。
即，即便為能增加電極層厚度而使用達25μm以上厚度的光阻，仍可形成倒梯形光阻層，且藉由利用粗糙化蝕刻液對表面施行處理，便可對電極表面賦予粗面形狀，藉此可製造5~100μm左右厚度的電極層(後續會形成鍍覆層10之側)截面形狀呈倒梯形、且表面形成粗面的半導體元件搭載用基板。
緣是，本發明半導體元件搭載用基板之製造方法，係有鑒於此種問題而完成，在於提供：藉由電極層的截面形狀呈略倒梯形形狀、且其表面形成粗面，而提高電極層與樹脂間之密接性的半導體元件搭載用基板。
故，本發明半導體元件搭載用基板之製造方法的第1發明，係依序經由以下(a)~(h)步驟的半導體元件搭載用基板之製造方法。
(記)
(a)對金屬板表面上，使用經依各種不同波長提高感度的2種光阻，形成由下光阻層與上光阻層等2層所形成光阻層的步驟；(b)在上述下光阻層未曝光的狀態下，將上述上光阻層依既定圖案 施行曝光的步驟；(c)在上述上光阻層上形成既定圖案的開口部，從上述開口部將未曝光狀態的上述下光阻層，利用上述上光阻層的圖案形成開口部，而使上述金屬板表面呈部分性露出的顯影步驟；(d)對上述下光阻層予以曝光而使硬化的步驟；(e)在從上述下光阻層露出的上述金屬板表面上，形成既定鍍覆層的步驟；(f)對上述鍍覆層表面利用蝕刻處理形成粗化面的步驟；(g)對上述(f)步驟所形成的上述粗化面，施行焊接用貴金屬鍍覆的步驟；(h)將包括由上述下光阻層與上光阻層等2層所形成光阻層在內的所有光阻層予以剝離的步驟。
本發明第2發明的半導體元件搭載用基板之製造方法，就第1發明的(c)顯影步驟，其中，該下光阻層係藉由從上光阻層上所設置開口部進行顯影，而部分性露出金屬板表面，藉由在下光阻層形成開口部，在下光阻層中所設置開口部的截面形狀便形成倒梯形形狀。
本發明第3發明的半導體元件搭載用基板之製造方法，係第1及第2發明的下光阻層與上光阻層之合計2層光阻層厚度，較大於(e)步驟形成之金屬板表面上設置鍍覆層的厚度。
本發明第4發明的半導體元件搭載用基板之製造方法，係第1至第3發明的(b)步驟中，在供曝光用的光源、與已形成既定圖案的遮罩之間，設置從光源光截取既定波長光的濾波器，使用通過該濾波器而截取的既定波長光，僅對上光阻層施行曝光。
本發明第5發明的半導體元件搭載用基板，係依序經由 下述步驟而製造：在金屬板表面上使用主要感光波長不同的光阻，形成由下光阻層與上光阻層等2層所形成光阻層的步驟；在該下光阻層呈未曝光狀態下，對上光阻層依既定圖案施行曝光的步驟；在上光阻層上依既定圖案形成開口部，再從該開口部將未曝光狀態的下光阻層利用上光阻層的圖案形成開口部，而使金屬板表面呈部分性露出的顯影步驟；對該下光阻層施行曝光而使硬化的步驟；在從下光阻層露出的金屬板表面上形成既定鍍覆層的步驟；對該鍍覆層表面利用蝕刻處理而形成粗化面的步驟；在該粗化面上形成焊接用貴金屬鍍覆層的步驟；以及將包括由下光阻層與上光阻層等2層所形成光阻層在內的所有光阻層予以剝離的步驟；其中，鍍覆層的截面形狀呈略倒梯形形狀，且鍍覆層表面呈粗化面。
本發明第6發明的半導體元件搭載用基板，就第5發明的金屬板表面上所形成鍍覆層的表面係具有粗化面，且在該鍍覆層的粗化面上所設置焊接用貴金屬鍍覆層厚度，係能維持鍍覆層粗化面之粗糙度的厚度。
本發明第7發明的半導體元件搭載基板，就第5及第6發明的焊接用貴金屬鍍覆層厚度係1.5μm以下。
本發明第8發明的半導體元件搭載基板，就第5至第7發明的焊接用貴金屬鍍覆層，係由Au層、Ag層、Pd層、Pd/Au(2層)、Pd/Ag(2層)、及Au/Pd(2層)任一層結構形成。
本發明第9發明的半導體元件搭載用基板，就第5至第8發明在金屬板上所形成鍍覆層，係2種類以上金屬、且設有2層以上的層。
本發明第10發明的半導體元件搭載基板，就第5至第9 發明在上述金屬板表面上所形成上述焊接用貴金屬鍍覆層正下方的鍍覆層，係由銅、鎳、或該等合金組成物形成。
根據本發明半導體元件搭載用基板之製造方法，因為幾乎沿襲習知步驟而形成呈略倒梯形的截面形狀、且端子上面呈粗糙化的鍍覆層，因而可輕易獲得利用倒梯形截面形狀造成的鎖模機能之外，尚藉由端子上面的粗化面凹凸嵌入密封樹脂中，而使與樹脂間之密接性呈更良好的半導體元件搭載用基板。
1‧‧‧半導體元件搭載用基板
10‧‧‧鍍覆層
11‧‧‧在鍍覆層10表面設有焊接用貴金屬鍍覆的鍍覆層
20‧‧‧金屬板
30‧‧‧下光阻層(在金屬板上積層的未曝光狀態光阻層之下層)
30a‧‧‧背面光阻層(表面設有下光阻層30的金屬板之背面側所設置光阻層)
30b‧‧‧使背面光阻層30a曝光而硬化的背面光阻層
31‧‧‧下光阻層(對下光阻層31a施行全面曝光後所形成硬化且具有開口部的光阻層)
31a‧‧‧下光阻層(未曝光狀態之下光阻層30利用顯影而形成既定圖案[開口部]的光阻層)
40‧‧‧上光阻層(在下光阻層30上所形成未曝光狀態光阻層的上層)
41‧‧‧上光阻層(對上光阻層40利用曝光‧顯影而形成既定圖案[開口部]的硬化光阻層)
50‧‧‧遮罩
60‧‧‧帶通濾波器
70‧‧‧紫外光
71‧‧‧通過帶通濾波器的特定波長紫外光
80‧‧‧顯影液
90‧‧‧粗化面
100‧‧‧焊接用貴金屬鍍覆
圖1-1係本發明半導體元件搭載用基板之製造方法依每個各步驟示意圖；其中，(1)係(a)步驟在金屬板表面上形成下光阻層30，且在背面上形成背面光阻層30a的剖視圖；(2)係(a)步驟在金屬板表面側上先形成的下光阻層30、與主要感光波長不同之上光阻層40的剖視圖；(3)係(b)步驟的曝光步驟，表面側覆蓋既定圖案遮罩50，並在光源(未圖示)與遮罩間安裝帶通濾波器60，僅照射來自光源的紫外光中供對上光阻層40施行曝光的必要主要波長紫外光，而對背面側全面施行曝光的剖視圖；(4)係(c)步驟的顯影步驟，藉由施行顯影，而在上光阻層40上利用既定圖案形成開口部，再從該開口部對未曝光狀態的下光阻層30施行顯影，而部分性露出金屬板表面的剖視圖，藉由此項處理便形成開口部截面形狀呈倒梯形的下光阻層31a。(5)係(d)步驟對未曝光狀態的下光阻層31a施行曝光而使硬化的剖視圖；(6)係(e)步驟在露出的金屬板表面上形成鍍覆層10的剖視圖。
圖1-2係本發明半導體元件搭載用基板之製造方法依每個各步驟 所示，接續圖1-1的圖；其中，(7)係(f)步驟使用粗糙化蝕刻液對鍍覆層10表面賦予凹凸(粗化面90)的剖視圖；(8)係(g)步驟在粗化面90上，設置焊接用貴金屬鍍覆層100的狀態剖視圖；(9)係(h)步驟將金屬板上所設置的所有光阻層予以剝離，而在金屬板表面上形成有具備焊接用貴金屬鍍覆層之鍍覆層11的本發明半導體元件搭載用基板1之剖視圖。
圖2係圖1-1(4)的(c)步驟(顯影步驟)中，下光阻層採取倒梯形截面形狀的詳細說明圖；其中，(1)係利用顯影形成具有開口部的上光阻層41，再從該開口部使顯影液接觸到未曝光狀態下光阻層30之表面的剖視圖；(2)~(5)係顯影液的流動剖視圖，如(5)所示，已形成截面形狀呈倒梯形開口部的未曝光狀態下光阻層31a。
圖3係本發明鍍覆層截面形狀的略倒梯形形狀之說明圖，圖示其代表例。
其次，針對本發明半導體元件搭載用基板之製造方法的實施形態，根據圖1-1、圖1-2及圖2進行說明。
[(a)步驟] (下光阻層之形成)
首先，如圖1-1(1)的剖視圖所示，在會依後續步驟形成鍍覆層10側的金屬板20表面上，形成具有較鍍覆層10所必要高度更高厚度的下光阻層30與上光阻層40中之下光阻層30。此時，在金屬板的背面亦可與下光阻層30同樣的利用光阻形成背面光阻層30a。
所形成的下光阻層30係利用i線或h線或g線進行感光的光阻層。
藉由該下光阻層30與上光阻層40的合計光阻厚度設為較對鍍覆 層10所要求高度更高的厚度，便可確實地形成具有略倒梯形截面形狀、且必要高度的鍍覆層10。
(上光阻層之形成)
其次，如圖1-1(2)所示，在靠設置鍍覆層10之側的下光阻層30上，使用與下光阻層30主要感光波長不同的光阻，形成上光阻層40。
[(b)步驟]
其次，如圖1-1(3)所示，使用已形成既定圖案的遮罩50，對上光阻層40利用既定圖案施行曝光。此時，下光阻層30呈未曝光狀態。
對該上光阻層40施行曝光時，針對水銀燈的光源(例如紫外光70)，藉由透過不會使下光阻層30曝光、而僅使上光阻層40曝光的主要波長通過之帶通濾波器60，便可在下光阻層30呈未曝光狀態下，僅對上光阻層40施行曝光。
另外，在金屬板背面所設置的背面光阻層30a亦係利用紫外光70施行曝光而形成硬化的背面光阻層30b。
[(c)步驟] (顯影步驟)
其次，如圖1-1(4)所示，藉由施行顯影而形成具有既定圖案開口部的光阻層41。此時，未曝光狀態的下光阻層30係從上光阻層41的開口部進行顯影，成為使金屬板20表面呈部分性露出的未曝光狀態下光阻層31a。
藉由此項處理，下光阻層31便成為具有截面形狀呈倒梯形開口部 的下光阻層31a。
[顯影步驟之詳細內容]
此處，針對上述圖1-1(4)的下光阻層31a成為倒梯形截面形狀的顯影步驟詳細內容，使用圖2進行說明。
(c)步驟的顯影步驟係如圖2(1)所示，首先藉由對在前一步驟中被曝光的上光阻層施行顯影，而形成具有開口部的光阻層41，然後使下光阻層30接觸於顯影液80。
其次，如圖2(2)所示，使顯影液80流動，下光阻層30便被朝向下方除去，且亦使顯影液80朝橫向流動，藉此如圖2(3)所示，顯影液80形成渦狀流動，下光阻層30便依截面形狀呈圓弧之方式被除去。
然後，如圖2(4)所示，下光阻層30使金屬板20露出，而顯影液80則去除橫向的下光阻層30。
結果，如圖2(5)所示，形成設有截面形狀呈倒梯形開口部且未曝光狀態的下光阻層31a。
[(d)步驟]
其次，如圖1-1(5)所示，對未曝光之設有開口部的下光阻層31a，使用水銀燈作為光源(例如紫外光)，施行全面曝光而使硬化，便形成下光阻層31。
[(e)步驟]
其次，如圖1-1(6)所示，對露出的金屬板20表面上施行鍍覆前處 理後，再形成所要求高度的鍍覆層10。
該形成的鍍覆層係可積層複數鍍覆，亦可視需要選擇由金、銀、鈀、鎳、銅、鈷等及該等合金之鍍覆，並依序積層而形成。
[(f)步驟]
在鍍覆層10形成後，如圖1-2(7)所示，使用粗糙化蝕刻液，對已形成有截面形狀呈略倒梯形鍍覆層10的金屬板20施行處理，便對該鍍覆層10的表面賦予凹凸，而形成粗化面90。
相關在鍍覆層10表面上賦予凹凸的粗糙化蝕刻液，係可配合鍍覆層10的種類而選擇蝕刻劑。
[(g)步驟]
如圖1-2(8)所示，依能維持粗化面90之凹凸的膜厚範圍形成焊接用貴金屬鍍覆層100。
[(h)步驟]
經設置焊接用貴金屬鍍覆層100後，如圖1-2(9)所示，藉由去除所有的光阻層31、41、30b，便可製作具有在金屬板20表面上形成截面形狀呈略倒梯形、且表面具備粗化面之鍍覆層11的半導體元件搭載用基板1。
另外，施行曝光之際，藉由光源並非使用水銀燈，而是使用特定波長的紫外線LED燈，便可在未使用帶通濾波器的情況下，對上光阻層施行曝光。
再者，本發明所謂「鍍覆層的略倒梯形截面形狀」係指鍍覆層的 截面，相較於底邊(鄰接金屬板之側)寬度，上方存在有鍍覆層寬度最大值的形狀，代表性形狀如圖3所示。
以下，使用實施例針對本發明更進一步說明。
[實施例1]
使用0.15mm厚的C194銅合金(CDA19400)，在其雙面上積層著厚度50μm的薄膜光阻(Asahi Kasei E-materials股份有限公司製：AQ-5038)，而形成下光阻層30、金屬板背面的背面光阻層30a。(參照圖1-1(1))
積層條件係依輥溫度105℃、輥壓力0.5MPa、饋送速度2.5m/min實施。又，所積層的薄膜光阻係負型光阻，可利用i線照射(波長：365nm)進行曝光的光阻。
其次，僅在已形成有下光阻層30的金屬板之表面側(後續形成鍍覆層10之面)，重疊著下光阻層30，並將25μm厚之與下光阻層30主要感光波長不同的薄膜光阻(Asahi Kasei E-materials股份有限公司製：ADH-252)，依照與下光阻層30相同條件施行積層，便形成上光阻層40。該薄膜光阻亦係負型光阻，可利用h線照射(波長：405nm)進行曝光的光阻。
藉此成為在金屬板20有形成鍍覆層10的表面側，形成由主要感光波長不同的2層所形成光阻層(下光阻層30、上光阻層40)，並在背面側形成使用與表面側之下光阻層30為相同光阻的背面光阻層30a狀態。(參照圖1-1(2))
其次，在表面側的上光阻層40上，覆蓋著已形成既定圖案的遮罩50，並在該遮罩50與曝光用光源之間安裝穿透波長405nm的帶通濾波器60。
然後，光源係使用尖峰波長含有i線、h線及g線之混合線紫外線70的水銀燈(OAK股份有限公司製：短弧燈)施行曝光，使表面側的上光阻層40使用穿透波長405nm紫外光，利用10~20mJ/cm2曝光量，依既定圖案進行感光、硬化，另一方面，在背面側則利用相同光源(紫外光70)，對光阻層30a利用波長365nm、曝光量60mJ/cm2施行全面感光，使硬化而形成背面光阻層30b。(參照圖1-1(3))
此時，表面側係利用穿透波長405nm的帶通濾波器60，依h線照射71施行曝光，但下光阻層30並未感光而呈未曝光狀態。背面側係利用混合線紫外光70進行曝光，而成為全面硬化的背面光阻層30b。
其次，施行顯影，表面側的上光阻層40便形成既定圖案、且具有開口部的硬化上光阻層41。(參照圖1-1(4))
然後，呈未曝光狀態的下光阻層30，如圖2所示從上光阻層41的開口部進行顯影，而使金屬板20的表面露出。
藉由此項處理，表面側的下光阻層31a便成為截面形狀呈倒梯形的開口部。
該顯影處理係將1%碳酸鈉液依液溫30℃、噴霧壓力0.12MPa施行約60秒鐘的處理。
其次，對表面側呈未曝光且形成有開口部的下光阻層31a，利用混合線紫外光70施行全面曝光，而形成硬化的下光阻層31。(參照圖1-1(5))
然後，針對從表面側利用既定圖案形成開口部的下光阻層31中露出之金屬板20，將其表面上所形成的表面氧化皮膜予以除去，及利用一般的鍍覆前處理施行表面活化處理後，再施行鍍鎳而形 成25μm厚度的鍍覆層10。(參照圖1-1(6))
其次，如圖1-2(7)所示，對鍍覆層10的表面，利用含有Ni添加劑的三氯化鐵系蝕刻液(MEC股份有限公司製NR-1870)，施行溫度23℃、噴霧壓力0.15MPa、30秒鐘處理，便在鍍覆層10的表面上形成粗化面90。
在所形成的粗化面90上，形成焊接用貴金屬鍍覆100之厚0.05μm鍍鈀、厚0.003μm鍍金。(參照圖1-2(8))
然後，利用鹼溶液將在金屬板20雙面上所形成的光阻層31、41、30b全部剝離，便獲得鍍覆層11的截面形狀呈略倒梯形、且表面上具有凹凸的半導體元件搭載用基板1。(參照圖1-2(9))
該半導體元件搭載用基板1所形成截面形狀呈略倒梯形的鍍覆層11之斜邊與金屬板之角度係60~70度，上面部的凹凸部表面粗糙度係SRa0.12~0.5μm。粗度測定係使用Olympus股份有限公司的OLS-3000共焦掃描紅外線雷射顯微鏡(Confocal Laser Scanning Microscope)實施。
再者，該顯影處理時，藉由改變顯影時間、壓力條件、及其他的條件，便可控制下光阻層的倒梯形形狀角度與尺寸，而該鍍覆層11的斜邊與金屬板20之角度係可依25~90度的任意角度且可微調地進行製作。
其次，在所獲得半導體元件搭載用基板上使用銀焊搭載半導體元件，利用直徑20μm的金焊接線連接半導體元件與端子。然後，使用環氧系密封樹脂施行密封後，利用鹼性銅蝕刻液蝕刻金屬板20，而使端子獨立。然後，利用切割等方法切斷為各個封裝尺寸，便獲得半導體封裝。
所獲得半導體封裝在掉落試驗中，並沒有從密封樹脂上發生端子脫落情形，未觀察到端子脫落不良情況，可確認到良好的鎖模機能。
另外，本實施例係在金屬板20的背面側，形成與表面側的下光阻層30同樣可利用i線照射施行曝光的光阻層30a，但因為光源係使用含有i線、h線及g線的混合線70之水銀燈，惟並不必要僅限定於此，為使背面側所形成光阻層30a能全面硬化，使用任何形式的光阻均不會有問題。
再者，所形成的鍍覆層係可積層複數鍍覆，視需要可選擇利用金、銀、鈀、鎳、銅、鈷、等及該等合金進行的鍍覆，並依序積層形成。
再者，相關對鍍覆層表面賦予凹凸的粗糙化蝕刻液，亦可配合焊接用貴金屬鍍覆層正下方的鍍覆層種類再行選擇。
[實施例2]
金屬板20係使用0.15mm厚的SUS430，在金屬板的表面側(後續會形成鍍覆層10之側)，積層厚度38μm的薄膜光阻(Asahi Kasei E-materials股份有限公司製：AQ-4096)2片，並在背面側積層著相同的薄膜光阻1片，藉此便在表面側形成76μm厚度的下光阻層30、且在背面側形成38μm厚度的背面光阻層30a。
積層條件係依輥溫度105℃、輥壓力0.5MPa、饋送速度2.5m/min實施。
其次，金屬板20的表面側重疊於下光阻層30上，再將厚度25μm的薄膜光阻(Asahi Kasei E-materials股份有限公司製：ADH-252)，依照與下光阻層相同條件施行積層，便形成上光阻層40。
其次，從表面側的上光阻層40上，使用已形成既定圖案的遮罩50，利用h線照射施行曝光，背面側係施行全面曝光，藉此使表面側的上光阻層40利用既定圖案感光而硬化，背面側的光阻層30a經全面硬化便形成背面光阻層30b。
曝光方法係與實施例1同樣的，光源係使用水銀燈，表面側係藉由在光源與遮罩50之間安裝感光波長405nm帶通濾波器，僅使h線透過。此時，表面側的下光阻層30呈未曝光狀態。
其次，施行顯影而使表面側的上光阻層40成為既定圖案有形成開口部的上光阻層41。然後，未曝光的下光阻層30從上光阻層41的開口部進行顯影，而使金屬板表面露出。
藉由此項處理，下光阻層便成為具備有截面形狀呈倒梯形開口部的下光阻層31a。
具體的條件係利用1%碳酸鈉液，依液溫30℃、噴霧壓力0.12MPa施行約90秒鐘的顯影處理。
其次，對表面側的下光阻層31a，全面利用水銀燈施行曝光，形成成為截面形狀呈倒梯形開口部的下光阻層31a硬化之下光阻層31。此情況，在沒有設置先前帶通濾波器的狀態下施行普通的曝光。
然後，對從利用既定圖案所形成光阻層31中露出的金屬板20表面，利用一般的鍍覆前處理施行表面的活化處理後，再施行鍍金0.003μm、鍍鈀0.1μm、鍍銅65μm，便形成鍍覆層10。
對所形成鍍覆層10的表面，利用含Cu之有機酸系蝕刻液(MEC股份有限公司製、CZ-8100)，依溫度35℃、噴霧壓力0.2MPa施行30秒鐘處理，便在鍍覆層10的表面上形成粗化面90。
在該所形成的粗化面90上，依序施行焊接用貴金屬鍍覆100之鍍鈀0.05μm、鍍金0.003μm，便形成鍍覆層11。
然後，利用鹼溶液將在金屬板20雙面上所形成的下光阻層31、上光阻層41、背面光阻層30b全部予以剝離，便獲得半導體元件搭載用基板。
所形成鍍覆之截面形狀呈略倒梯形的鍍覆層11斜邊與金屬板20的角度係40~50度，端子上面部的凹凸部表面粗糙度係SRa0.12~0.5μm。粗度測定係使用Olympus股份有限公司的OLS-3000共焦掃描紅外線雷射顯微鏡實施。
再者，與實施例1同樣的，在該顯影處理時，藉由改變顯影時間、壓力條件、及其他的條件，便可控制下光阻層的倒梯形形狀角度與尺寸，而該鍍覆層11的斜邊與金屬板20之角度係可依25~90度的任意角度且可微調地進行製作。
在所獲得半導體元件搭載用基板上使用銀焊搭載半導體元件，利用直徑20μm的金焊接線連接半導體元件與端子。然後，使用環氧系密封樹脂施行密封後，利用鹼性銅蝕刻液蝕刻金屬板20，而使端子獨立。然後，利用切割等方法切斷為各個封裝尺寸，便獲得半導體封裝。
所獲得半導體封裝在掉落試驗中，並沒有從密封樹脂上發生端子脫落等不良情況，可確認到良好的鎖模機能。
20‧‧‧金屬板
30‧‧‧下光阻層
31a‧‧‧下光阻層
41‧‧‧上光阻層
80‧‧‧顯影液

Claims (10)

  1. 一種半導體元件搭載用基板之製造方法，係依序經由以下(a)~(h)步驟的半導體元件搭載用基板之製造方法：(記)(a)對金屬板表面上，使用設計為以不同波長為主要感光波長的2種光阻，形成由下光阻層與上光阻層等2層所形成光阻層的步驟；(b)在上述下光阻層未曝光的狀態下，將上述上光阻層依既定圖案施行曝光的步驟；(c)在上述上光阻層上形成既定圖案的開口部，從上述開口部將未曝光狀態的上述下光阻層，利用上述上光阻層的圖案形成開口部，而使上述金屬板表面呈部分性露出的顯影步驟；(d)對上述下光阻層予以曝光而使硬化的步驟；(e)在從上述下光阻層露出的上述金屬板表面上，形成既定鍍覆層的步驟；(f)對上述鍍覆層表面利用蝕刻處理形成粗化面的步驟；(g)對上述(f)步驟所形成的上述粗化面上，施行焊接用貴金屬鍍覆的步驟；(h)將包括由上述下光阻層與上光阻層等2層所形成光阻層在內的所有光阻層予以剝離的步驟。
  2. 如申請專利範圍第1項之半導體元件搭載用基板之製造方法，其中，在上述(c)顯影步驟中，上述下光阻層係藉由從上述上光阻層上所設置開口部進行顯影，而部分性露出上述金屬板表面，藉由在上述下光阻層形成開口部，在上述下光阻層中所設置開口部的截面形狀為倒梯形形狀。
  3. 如申請專利範圍第1或2項之半導體元件搭載用基板之製造方法，其中，上述下光阻層與上光阻層之合計2層光阻層厚度，係大於上述(e)步驟所形成在金屬板表面上設置上述鍍覆層的厚度。
  4. 如申請專利範圍第1或2項之半導體元件搭載用基板之製造方法，其中，在上述(b)步驟中，在供曝光用的光源、與已形成既定圖案的遮罩之間，設置從光源光截取既定波長光的濾波器，使用通過上述濾波器而截取的既定波長光，僅對上述上光阻層施行曝光。
  5. 一種半導體元件搭載用基板，係依序經由下述步驟而製造：在上述金屬板表面上使用主要感光波長不同的光阻，形成由下光阻層與上光阻層等2層所形成光阻層的步驟；在上述下光阻層呈未曝光狀態下，僅對上述上光阻層依既定圖案施行曝光的步驟；於上述上光阻層依既定圖案形成開口部，再從上述開口部將未曝光狀態的上述下光阻層利用上述上光阻層的圖案形成開口部，而使上述金屬板表面呈部分性露出的顯影步驟；對上述下光阻層施行曝光而使硬化的步驟；在從上述下光阻層露出的上述金屬板表面上形成既定鍍覆層的步驟；對上述鍍覆層表面利用蝕刻處理而形成粗化面的步驟；在上述粗化面上形成焊接用貴金屬鍍覆層的步驟；以及將包括由上述下光阻層與上述上光阻層等2層所形成光阻層在內的所有光阻層予以剝離的步驟；其中，上述鍍覆層的截面形狀呈略倒梯形形狀，且上述鍍覆層表面呈粗化面。
  6. 如申請專利範圍第5項之半導體元件搭載用基板，其中，在上述金屬板表面上所形成上述鍍覆層的表面係具有粗化面，且在上述鍍覆層的粗化面上所設置焊接用貴金屬鍍覆層厚度，係能維持上述鍍覆層粗化面之粗糙度的厚度。
  7. 如申請專利範圍第5或6項之半導體元件搭載用基板，其中，上述焊接用貴金屬鍍覆層厚度係1.5μm以下。
  8. 如申請專利範圍第5或6項之半導體元件搭載用基板，其中，上述焊接用貴金屬鍍覆層係由Au、Ag、Pd、Pd/Au、Pd/Ag、及Au/Pd任一層結構形成。
  9. 如申請專利範圍第5或6項之半導體元件搭載用基板，其中，在上述金屬板上所形成的上述鍍覆層，係2種類以上金屬、且設有2層以上的層。
  10. 如申請專利範圍第5或6項之半導體元件搭載用基板，其中，在上述金屬板表面上所形成上述焊接用貴金屬鍍覆層正下方的鍍覆層，係由銅、鎳、或該等合金組成物形成。
TW102142207A 2012-11-21 2013-11-20 Semiconductor device mounting substrate and method for manufacturing the same TWI605553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012254958A JP6099370B2 (ja) 2012-11-21 2012-11-21 半導体素子搭載用基板及びその製造方法
PCT/JP2013/079766 WO2014080746A1 (ja) 2012-11-21 2013-11-01 半導体素子搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW201436119A true TW201436119A (zh) 2014-09-16
TWI605553B TWI605553B (zh) 2017-11-11

Family

ID=50775932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142207A TWI605553B (zh) 2012-11-21 2013-11-20 Semiconductor device mounting substrate and method for manufacturing the same

Country Status (7)

Country Link
JP (1) JP6099370B2 (zh)
KR (1) KR101691762B1 (zh)
CN (1) CN104813464A (zh)
MY (1) MY179632A (zh)
PH (1) PH12015501133B1 (zh)
TW (1) TWI605553B (zh)
WO (1) WO2014080746A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497615B2 (ja) 2015-03-04 2019-04-10 パナソニックＩｐマネジメント株式会社 実装基板及びそれを用いたｌｅｄモジュール
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP6641807B2 (ja) * 2015-09-07 2020-02-05 大口マテリアル株式会社 光半導体装置及びその製造方法
JP2017168510A (ja) * 2016-03-14 2017-09-21 Ｓｈマテリアル株式会社 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6826073B2 (ja) * 2018-05-31 2021-02-03 デクセリアルズ株式会社 偏光板及びその製造方法、並びに光学機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626075B2 (ja) * 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP3960302B2 (ja) * 2002-12-18 2007-08-15 Ｔｄｋ株式会社 基板の製造方法
JP2004253433A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線板とこれを用いたモジュール部品およびプリント配線板の製造方法
JP2005077955A (ja) * 2003-09-02 2005-03-24 Sanyo Electric Co Ltd エッチング方法およびそれを用いた回路装置の製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
JP5151438B2 (ja) * 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP5370330B2 (ja) * 2010-10-01 2013-12-18 住友金属鉱山株式会社 半導体素子搭載用基板の製造方法

Also Published As

Publication number Publication date
CN104813464A (zh) 2015-07-29
WO2014080746A1 (ja) 2014-05-30
KR20150087387A (ko) 2015-07-29
PH12015501133A1 (en) 2015-07-27
MY179632A (en) 2020-11-11
JP6099370B2 (ja) 2017-03-22
JP2014103293A (ja) 2014-06-05
PH12015501133B1 (en) 2015-07-27
KR101691762B1 (ko) 2017-01-09
TWI605553B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
JP5370330B2 (ja) 半導体素子搭載用基板の製造方法
TWI605553B (zh) Semiconductor device mounting substrate and method for manufacturing the same
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
JP5979495B2 (ja) 半導体素子搭載用基板の製造方法
JP4508064B2 (ja) 半導体装置用配線基板の製造方法
JP6681165B2 (ja) 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
TWI637424B (zh) Semiconductor element mounting substrate and method of manufacturing the same
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
KR101143832B1 (ko) 반도체 기판의 제조방법
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2016201384A (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法