JP6641807B2 - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6641807B2
JP6641807B2 JP2015175515A JP2015175515A JP6641807B2 JP 6641807 B2 JP6641807 B2 JP 6641807B2 JP 2015175515 A JP2015175515 A JP 2015175515A JP 2015175515 A JP2015175515 A JP 2015175515A JP 6641807 B2 JP6641807 B2 JP 6641807B2
Authority
JP
Japan
Prior art keywords
plating layer
die pad
lead
optical semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015175515A
Other languages
English (en)
Other versions
JP2017054845A (ja
Inventor
一則 飯谷
一則 飯谷
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2015175515A priority Critical patent/JP6641807B2/ja
Publication of JP2017054845A publication Critical patent/JP2017054845A/ja
Application granted granted Critical
Publication of JP6641807B2 publication Critical patent/JP6641807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法に関する。
近年、携帯機器向けを中心として、半導体装置(半導体パッケージ)の小型化が進んでいる。このため様々なCSP(Chip Scale Package)が市場に投入されているが、特許文献1に記載された半導体装置は、これらの中でも、構成が単純で低コスト化が可能であり、また多ピン化も可能であることから、FPBGA(Fine Pitch Ball Grid Array)の代替製品として期待されている。
特許文献1に記載された第1の実施形態の半導体装置の製造方法では、金属材料として主にリードフレーム用の銅材を用い、一方の面(表面側)のワイヤボンディング部と、他方の面(裏面側)の半導体素子搭載部の反対面及びワイヤボンディング部の反対面に相当する外部接続端子面の部分にめっきを施し、半導体素子搭載用リードフレームを完成させる。
次に上記リードフレームを用いて、所定の領域に半導体素子を搭載し、ボンディングワイヤにて半導体素子の電極とリードフレームのワイヤボンディング部を接続後、半導体素子及びボンディングワイヤ等をエポキシ樹脂などで封止する。
その後、外部接続端子面として形成しためっき層をエッチング用マスクとして銅材をエッチングし、半導体素子搭載部および外部接続端子部を各々電気的に独立させ、最後にパッケージの大きさに切断し、個々のパッケージを完成する。ここで、エポキシ樹脂封止後に裏面に露出した金属材料をエッチングすることを、特にエッチバックとして以後明記し、リードフレームのパターン形成のためのエッチングと区別することとする。
特許文献1に記載されたもう1つの第2の実施形態の半導体装置の製造方法は、金属材料として主にリードフレーム用の銅材を用い、一方の面(表面側)のワイヤボンディング部と、他方の面(裏面側)の半導体素子搭載部の反対面及びワイヤボンディング部の反対面に相当する外部接続端子面の部分にめっき層を形成する。その後、裏面側の全面にレジストによるマスクを形成し、表面側は、形成しためっき層をエッチング用マスクとして使用し、銅材に表面側から所定の深さとなるハーフエッチングを施し、半導体素子搭載用リードフレームを完成させる。そして、半導体素子を搭載し、ボンディングワイヤにて半導体素子の電極とリードフレームのワイヤボンディング部を接続後、半導体素子及びボンディングワイヤ等をエポキシ樹脂などで封止する。
その後、外部接続端子面として形成しためっき層をエッチング用マスクとして銅材をエッチバックし、半導体素子搭載部および外部接続端子部を各々電気的に独立させ、最後にパッケージの大きさに切断し個々のパッケージを完成させる。
特許文献1に記載された半導体装置の製造方法によれば、樹脂封止まではそれぞれの端子部(ワイヤボンディング部と外部接続端子部)が金属材料又はそのハーフエッチングの残部でつながっており、樹脂封止後に金属材料又はそのハーフエッチングの残部をエッチバックで除去するため、それぞれの外部接続端子を外形フレームと接続しておく必要がない。そのため、従前のリードフレームのような支持部が必要なく、設計の自由度が増す。例えば、外部接続端子を2列以上に並べることも可能であり、小型のパッケージサイズでの多ピン化が可能となる。
上述の内容は、一般的な半導体装置に関するものであるが、当然、光半導体装置についても、同様な要求があり、例えば、特許文献2のような光半導体装置が開示されている。特許文献2では、導電性基板の表面にダイパッド部やリード部をめっき加工で作製し、ダイパッド部に素子を搭載し、ワイヤボンディングし、透明樹脂で樹脂封止後、導電性基板を除去している。導電性基板を使用し、封止後に導電性基板を除去することで、光半導体装置の小型化、薄型化が可能となる。
特開平11−195742号公報 特開2011−096970号公報
しかしながら、特許文献1に記載された第1の実施形態の半導体装置は、内部端子上面と封止樹脂との接触のみで接続されているため密着強度が弱い。このため、樹脂封止後のエッチバックで金属材料をエッチング中に、内部端子が封止樹脂から抜けてしまい、工程歩留りを悪化させコストが増加するという問題点を有する。また、半導体装置完成後においても上述の理由により外部からの衝撃に弱く、場合によっては衝撃で端子部が抜け落ちる可能性もある。
また、特許文献1に記載された第2の実施形態の半導体装置は、内部端子形状を表面からハーフエッチング加工し、窪み形状にして封止樹脂との接触面を増やし、接続強度を上げようとする半導体装置の製造方法が提案されている。内部端子が窪み形状を持つことで、端子と封止樹脂との密着性は向上するが、高価なエッチング液を使用し表面からハーフエッチング加工をする工程を追加する必要がありコストが増加する問題があった。
また、光半導体装置を開示した特許文献2では、導電性基板を使用し封止後に除去することで、小型化、薄型化を可能としている。しかし、一般的なリードフレームを使用する光半導体装置では、反射樹脂等を使用し、LED素子からの側面や下面方向への光を上方へ反射させるリフレクターを形成して光を上方に集約している。しかしながら、特許文献2においては、ダイパッド部及びリード部がめっき層で厚みが薄く、リフレクターを形成出来ず光半導体素子からの光は拡散しやすい状態となっており、集光性が良くないという問題があった。
そこで、本発明は、樹脂封止後のエッチバックで金属材料をエッチングして完成される光半導体装置において、エッチバックで金属材料をエッチングする際の端子抜けを防止できるとともに、光の集光性が高く、小型化、薄型化が可能な光半導体装置を提供することを目的とする。また、その光半導体装置に使用される光半導体素子搭載用リードフレームにおいて、高価なエッチングプロセスを必要とせず、安価に製造可能な光半導体素子搭載用リードフレームを提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る光半導体素子搭載用リードフレームは、表面が平坦面のみからなる連続した金属板と、
該金属板の表面上に設けられ、光半導体素子を搭載するためのダイパッド表面めっき層と、
前記金属板の前記表面上に前記ダイパッド表面めっき層に対向して設けられたリード表面めっき層と、
前記金属板の裏面上の前記ダイパッド部の反対側の位置に、上面視にて少なくとも一部が前記ダイパッド部と重なるように設けられたダイパッド裏面めっき層と、
前記金属板の前記裏面上の前記リード部の反対側の位置に、上面視にて少なくとも一部が前記リード部と重なるように配置されたリード裏面めっき層と、を有し、
前記ダイパッド表面めっき層及び前記リード表面めっき層は、逆台形の断面形状を有する逆テーパー形状を有し、
前記ダイパッド裏面めっき層及び前記リード裏面めっき層は、前記逆テーパー形状を有しない構造を有する。
本発明の他の態様に係る光半導体装置は、第1の金属柱からなり、半導体素子を搭載可能なダイパッド部と、
第2の金属柱からなり、前記ダイパッド部に対向して配置されたリード部と、
前記ダイパッド部の表面上に設けられたダイパッド表面めっき層と、
該ダイパッド表面めっき層の表面上に搭載された光半導体素子と、
前記ダイパッド部の裏面上に設けられたダイパッド裏面めっき層と、
前記リード部の表面上に設けられたリード表面めっき層と、
前記リード部の裏面上に設けられたリード裏面めっき層と、
前記光半導体素子の電極と前記リード表面めっき層とを電気的に接続するボンディングワイヤと、
前記光半導体素子、前記ボンディングワイヤ、前記リード表面めっき層の前記ボンディングワイヤとの接続箇所を少なくとも含む中央領域を取り囲むように設けられた第1の封止樹脂部と、
前記中央領域を覆うように設けられた透明樹脂部と
前記ダイパッド部、前記リード部、前記ダイパッド裏面めっき層及び前記リード裏面めっき層の側面を覆うように設けられた第2の封止樹脂部と、を有し、
前記ダイパッド表面めっき層及びリード表面めっき層は、逆台形の断面形状を有する逆テーパー形状を有するとともに、前記ダイパッド部及び前記リード部から内側にはみ出して庇形状をなすように突出し、
前記ダイパッド裏面めっき層及びリード裏面めっき層は、前記逆テーパー形状を有しない構造を有する。
本発明の他の態様に係る光半導体素子搭載用リードフレームの製造方法は、金属板の表面及び裏面を第1のレジスト層で覆う工程と、
前記金属板の前記表面上の前記第1のレジスト層に、逆台形の断面形状を有する開口を形成して第1のめっきマスクを形成する工程と、
該第1のめっきマスクを用いて前記金属板の前記表面上に逆台形の断面形状を有する第1のめっき層を形成する工程と、
前記第1のレジスト層を除去する工程と、
前記金属板の前記表面及び前記裏面を第2のレジスト層で覆う工程と、
前記金属板の前記裏面上の前記第2のレジスト層に開口を形成して第2のめっきマスクを形成する工程と、
該第2のめっきマスクを用いて前記金属板の前記裏面上に前記逆台形の断面形状を有しない第2のめっき層を形成する工程と、
前記第2のレジスト層を除去する工程と、を有し、
前記金属板の前記表面及び前記裏面は平坦面のみからなり、前記第2のレジスト層を除去する工程終了後も前記平坦面は維持される。
本発明の他の態様に係る光半導体装置の製造方法は、前記光半導体素子搭載用リードフレームの製造方法により製造された光半導体素子搭載用リードフレームの前記表面上において、少なくとも前記ダイパッド部の前記光半導体素子を搭載可能な領域と、前記リード部にワイヤボンディングが行われる接続箇所とを含む中央領域を取り囲むように第1の封止樹脂で樹脂封止する第1の樹脂封止工程と、
前記ダイパッド部上に前記光半導体素子を搭載する工程と、
前記光半導体素子の電極と前記リードとをワイヤボンディングにより接続する工程と、
前記中央領域を透明樹脂で封止する第2の樹脂封止工程と、
前記第2のめっき層をエッチングマスクとして、前記金属板を前記裏面側からエッチングし、前記第1のめっき層が、前記ダイパッド部及び前記リード部から内側にはみ出して庇形状をなすように突出するように金属柱を形成する工程と、
前記金属板の前記裏面上を樹脂封止する第3の樹脂封止工程と、を有する。

本発明によれば、光半導体素子搭載用リードフレームにおいて、パターン形成エッチングを不要とし、簡素化された製造工程により安価に製造できる。
本発明の実施形態に係る光半導体素子搭載用リードフレームの一例を示した図である。 本発明の実施形態に係る光半導体装置の一例を示した図である。 本発明の実施形態に係る光半導体装置の一例を示した図である。図3(a)は、本発明の実施形態に係る光半導体装置の一例を示した平面図である。図3(b)は、本発明の実施形態に係る光半導体装置の一例を示した断面図である。 本発明の実施形態に係る光半導体素子搭載用リードフレームの一例を示した断面図である。 本発明の実施形態に係る光半導体素子搭載用リードフレームの製造方法の一例の前半の一連の工程を示した図である。図5(a)は、金属板用意工程の一例を示した図である。図5(b)は、第1のレジスト層被覆工程の一例を示した図である。図5(c)は、第1の露光・現像工程の一例を示した図である。図5(d)は、第1のめっき・第1のレジスト除去工程の一例を示した図である。 本発明の実施形態に係る光半導体素子搭載用リードフレームの製造方法の一例の後半の一連の工程を示した図である。図6(a)は、第2のレジスト層被覆工程の一例を示した図である。図6(b)は、第2の露光・現像工程の一例を示した図である。図6(c)は、第2のめっき工程の一例を示した図である。図6(d)は、第2のレジスト層剥離工程の一例を示した図である。 本発明の実施形態に係る光半導体装置の製造方法の一例の前半の一連の工程を示した図である。図7(a)は、第1の樹脂封止工程の一例を示した図である。図7(b)は、光半導体素子搭載工程の一例を示した図である。図7(c)は、ワイヤボンディング工程の一例を示した図である。図7(d)は、透明樹脂封止工程の一例を示した図である。 本発明の実施形態に係る光半導体装置の製造方法の一例の後半の一連の工程を示した図である。図8(a)は、エッチバック工程の一例を示した図である。図8(b)は、第2の樹脂封止工程の一例を示した図である。図8(c)は、切断工程の一例を示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図1は、本発明の実施形態に係る光半導体素子搭載用リードフレームの一例を示した図である。本実施形態に係る光半導体素子搭載用リードフレーム50は、金属板10を用いて構成される。金属板10は、光半導体素子を搭載するダイパッド部領域11と、光半導体素子の電極部と電気的に接続される内部端子となるリード部領域12とを有する。金属板10には、表面上に表面めっき層20が設けられ、裏面上には裏面めっき層30が設けられる。表面めっき層20は、ダイパッド表面めっき層21とリード表面めっき層22を含み、裏面めっき層30は、ダイパッド裏面めっき層31とリード裏面めっき層32とを含む。より詳細には、金属板10の表面側のダイパット部領域11及びリード部領域12にそれぞれダイパッド表面めっき層21及びリード表面めっき層22が設けられ、裏面側のダイパッド表面めっき層21及びリード表面めっき層22の反対側の位置にそれぞれダイパッド裏面めっき層31及びリード裏面めっき層32が設けられている。ダイパッド表面めっき層21は、表面上に光半導体素子を搭載するためのめっき層であり、ダイパッド部を構成する。リード表面めっき層22は、ダイパッド表面めっき層21上に搭載された光半導体素子の電極部と電気的に接続される内部端子となるめっき層であり、リード部を構成する。裏面めっき層30は、金属板10の裏面上であって、表面めっき層20の反対側の位置に設けられ、ダイパッド裏面めっき層31及びリード裏面めっき層32の双方とも、外部機器が接続可能な外部端子として機能する。
金属板10は、種々の金属材料が用いられてよいが、例えば銅材又は銅合金材が用いられてもよく、通常のリードフレームで用いられている高強度の金属材料を用いることが望ましい。金属板10の厚みは、ハンドリングの容易性等を考慮し、50〜200μmの範囲で選択することが好ましい。エッチバックの生産性を考慮して、50〜150μmの厚さの金属板を用いると更に好ましい。ここで、厳密には金属板10には表面、裏面は存在せず、どちらを表面としてもよいが、説明の便宜上、半導体素子が搭載されて電気的に接続される表面めっき層20のパターンニング面を以後は表面と呼び、外部機器と電気的に接続される裏面めっき層30のパターンニング面を以後は裏面と呼ぶこととする。
上述のように、ダイパッド表面めっき層21は、光半導体素子を搭載するめっき層であり、リード表面めっき層22は、ダイパッド表面めっき層21に搭載された光半導体素子(図1には図示せず)の電極をワイヤボンディングにより接続するためのめっき層である。よって、リード表面めっき層21は、ダイパッド表面めっき層21の表面上に光半導体素子が搭載されたときに、光半導体素子の電極とボンディングワイヤを介して接続が可能なように、ダイパッド表面めっき層21と同一面である金属板10の表面上であって、かつダイパッド表面めっき層21と対向して近接した位置に設けられる。以下、ダイパッド表面めっき層21及びリード表面めっき層22を区別せず包括的に指す場合には、これらをまとめて表面めっき層20と呼ぶ。同様に、ダイパッド裏面めっき層31とリード裏面めっき層32とを区別せずに包括的に指す場合には、これらをまとめて裏面めっき層30と呼ぶこととする。
表面めっき層20は、透明樹脂部及び第1の封止樹脂からの抜けを防止する樹脂抜け防止構造を有して構成される。具体的には、図1に示されるように、表面めっき層20は、逆台形の断面形状を有するとともに、逆テーパー状の側面を有して構成される。かかる形状を有することにより、金属板10の表面上が封止樹脂で覆われた際、封止樹脂からの抜け不良の発生を防止することができる。つまり、逆台形の形状を有することにより、先端の広がった部分が封止樹脂に引っ掛かる状態となり、表面めっき層20が抜け難い状態となる。本実施形態に係る光半導体素子搭載用リードフレーム50の表面めっき層20は、このような、先端が根元よりも広い形状を有することにより、樹脂抜けを効果的に防止する。
表面めっき層20の逆台形又は逆テーパー形状のテーパー角度は、用途に応じて種々の角度に設定されてよいが、例えば、30°以上70°以下に設定されてもよい。なお、逆台形の断面形状又は逆テーパーの側面形状は、例えば、このような形状を有するめっきマスクを露光により作製することにより形成されるが、この点の詳細については後述する。
裏面めっき層30は、外部機器が接続される外部端子として機能するめっき層である。裏面めっき層30は、樹脂抜けを防止する必要は無いので、通常の矩形の断面形状を有するめっき層として形成されてよい。なお、外部端子用めっき層30は、金属板10の裏面上であって、表面めっき層20の反対側の位置に形成される。
図2は、本発明の実施形態に係る光半導体装置の一例を示した図である。本実施形態に係る光半導体装置100は、ダイパッド部13と、リード部14と、表面めっき層20と、裏面めっき層30と、光半導体素子60と、ボンディングワイヤ70と、第1の封止樹脂80と、第2の封止樹脂部81と、透明樹脂部90とを有する。また、表面めっき層20は、ダイパッド表面めっき層21及びリード表面めっき層22を有し、裏面めっき層30は、ダイパッド裏面めっき層31及びリード裏面めっき層32を有する。
図1に示した光半導体素子搭載用リードフレーム50の金属板10を、裏面めっき層30をエッチングマスクとして裏面側からエッチバックすることにより、ダイパッド表面めっき層21及びリード表面めっき層22が各々分離し、ダイパッド部13及びリード部14を構成している。ダイパッド部13及びリード部14は、エッチング方向が同一であるため、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状となっている側面を有する金属柱として構成される。リード部14の表面上にはリード表面めっき層22が形成されており、裏面上にはリード裏面めっき層32が形成されている。また、ダイパッド部13の表面上にはダイパッド表面めっき層21が形成され、その表面上に半導体素子60が搭載される。ダイパッド表面めっき層21と反対側の裏面上にはダイパッド裏面めっき層31が形成されている。
また、光半導体素子60の電極61は、ボンディングワイヤ70を介してリード表面めっき層22の表面上に接続されている。また、少なくとも光半導体素子60、ボンディングワイヤ70、リード表面めっき層22のワイヤボンディング箇所(接続箇所)を含む中央領域を取り囲むように、上方が広がるように円錐台状の開口部を有する第1の封止樹脂部80が形成されている。この第1の封止樹脂部80の開口部を埋める形で光半導体素子60、ボンディングワイヤ70、リード表面めっき層22のワイヤボンディング箇所(接続箇所)を含む中央領域は、透明樹脂部90で封止されている。ダイパッド部13、リード部14及び裏面めっき層30の側面は、第2の封止樹脂部81により封止されており、裏面めっき層30の表面が外部接続端子として第2の封止樹脂部81から露出している。
ここで、図1の光半導体素子搭載用リードフレーム50の状態から、図2の光半導体装置100に加工される際、ダイパッド部13及びリード部14の表面上を第1の封止樹脂80及び透明樹脂部90で封止した後、金属板10を裏面側からエッチバックするという手順になる。その際、金属板10のエッチングが進行するにつれて、ダイパッド部13及びリード部14は分離してゆき、最終的な支持箇所は第1の封止樹脂部80及び透明樹脂部90に支持されている表面めっき層20と、ダイパッド部13とリード部14の接合面のみとなってしまう。エッチバックは、エッチング液を金属板10に噴射することにより行われるので、金属板10にはある程度の強さの圧力が加わる。よって、このエッチングの圧力に耐え得る接合力を有することが必要である。本実施形態に係る光半導体装置100では、各表面めっき層20が逆台形の断面形状を有し、逆テーパー状の側面形状を有するので、根元よりも広い周長を有する側面部が第1の封止樹脂部80及び透明樹脂部90と係合する状態となり、効果的にダイパッド部13及びリード部14の端子抜けを防止することができる。
なお、裏面側の第2の封止樹脂81は、表面側の第1の封止樹脂80と同一の樹脂で構成されることが好ましい。
次に、図3及び図4を用いて、表面めっき層20及び裏面めっき層30の位置について説明する。図3は、本発明の実施形態に係る光半導体装置の一例を示した図である。図3(a)は、本発明の実施形態に係る光半導体装置の一例を示した平面図である。図3(b)は、本発明の実施形態に係る光半導体装置の一例を示した断面図である。
本実施形態に係る光半導体装置100は、光半導体素子60からの発光を効率的に上方に集約するため、光半導体素子60の横方向には、上方向に広がりのあるテーパー形状の側面を有する第1の封止樹脂部80を形成し、光半導体素子60の下側方向では、ダイパッド部13及びリード部14の表面を表面めっき層20で覆い、反射率の高い貴金属めっき層で表面めっき層20を構成することで、横方向及び下方向に向かう光を上方に反射させている。また、ダイパッド部13とリード部14とが向かいあう隙間は、第2の樹脂封止部81が反射面となる。
但し、ダイパッド部13とリード部14の対向面側のダイパッド部13、リード部14の縁部は、一般的に表面めっきが施されず、金属部が表面に露出している。これは、表面めっき層20と裏面めっき層30は一般的に上面視において同じ位置、つまり重なる位置に形成するが、第1の封止樹脂部80を封止後、裏面側からエッチバック加工した時、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状となっている。このため、表面めっき層20よりダイパッド部13やリード部14の上面の形状が大きくなり、縁部に金属部が露出する。光半導体装置100ではなく、一般的な半導体装置では光を反射させる必要がないため、表面めっき層20の縁部からダイパッド部13やリード部14の金属部が露出しても問題ない。光半導体装置では、この露出した金属部は、貴金属めっきが施されていないため、露出部分の面積において反射率が低下するという問題を生ずる。
そこで、本発明の実施形態に係る光半導体素子搭載用リードフレーム50及び光半導体装置100においては、図3に示すように、少なくとも透明樹脂部90の底面が接触し、かつ、ダイパッド部13とリード部14とが対向する側のダイパッド部13及びリード部14の縁部の金属部が表面に露出しないように、表面めっき層20よりもダイパッド部13とリード部14の金属部の上面が小さい形状になるようにエッチング加工をする。つまり、ダイパッド部13とリード部14が対向する側の表面めっき層20の縁部と、ダイパッド部13やリード部14の金属部の上面の縁部とでは、表面めっき層20がダイパッド部13及びリード部14の上面を完全に覆い、更に内側に突出して庇形状になるように構成する。図3(b)においては、寸法Xが0以上となるようする。好ましくは、ダイパッド表面めっき層21及びリード表面めっき層22が内側に突出した庇形状箇所の寸法Xは、5μm以上25μm以内の範囲内にあることが好ましい。なお、この庇寸法Xの値は、ダイパッド部13、リード部14で同じであってもよいし、異なっていてもよい。
光半導体素子搭載用リードフレーム50及び光半導体装置100をかかる構成とするためには、光半導体素子搭載用リードフレームの製造時において、裏面めっき層30の位置を表面めっき層20の位置より外側に配置する。
図4は、本発明の実施形態に係る光半導体素子搭載用リードフレームの一例を示した断面図である。図4に示すように、光半導体素子搭載用リードフレーム50においては、ダイパッド部13とリード部14が対向する側の裏面めっき層30の位置は、表面めっき層20の縁部よりダイパッド部13やリード部14がテーパー形状等になる量以上の距離Yを表面めっき層20から離間させた位置に設定する。好ましくは、半導体装置100において、上述の庇寸法Xになるように設定する。なお、テーパー形状等の量は、エッチング液やエッチング条件等により適宜設定する。
なお、上述したような表面めっき層20の縁部を庇形状にする構成は、本実施形態のように、先に表面めっき層20を透明樹脂部90等で覆い、その後、下側からエッチング加工をする手順で行うことで可能となった。例えば、従来の方法である特許文献1の第2の実施形態の製法で、表面めっき層20をマスクとして上側からエッチング加工をした場合、表面めっき層20はエッチングされにくく、下側の導電性リードフレーム(金属板10)がエッチングされるため、外周部が庇形状となるが表面めっき層20は薄くめっきバリとなり、剥離や脱落が発生する。本発明の実施形態では、めっき層は薄いものの、下面に金属板10がある状態で先に透明樹脂90等で封止され、その後下側からエッチングしているため、表面めっき層20は透明樹脂部90等に密着しており、庇部分の剥離や脱落の発生はない。
上述のように、表面めっき層20と裏面めっき層30の位置を適切に設定することにより金属部の露出がなく、光半導体素子60から下側に向かう光の反射量を低下させない光半導体装置100を得ることができる。
次に、本発明の実施形態に係る光半導体素子搭載用リードフレームの製造方法について説明する。
図5は、本発明の実施形態に係る光半導体素子搭載用リードフレームの製造方法の一例の前半の一連の工程を示した図である。
図5(a)は、金属板用意工程の一例を示した図である。金属板用意工程においては、金属板10が用意される。なお、金属板10には、上述のように、例えば、厚さ50〜200μmの銅板を用いてもよい。
図5(b)は、第1のレジスト層被覆工程の一例を示した図である。第1のレジスト層被覆工程においては、最初に、金属板10の両面にレジスト層40を形成し、金属板10の表面及び裏面の全面をレジスト層40で覆う。レジスト層40の形成は、種々のレジストを用いてよく、例えば、金属板10の両面にドライフィルムレジストをラミネートしてもよい。また、ドライフィルムレジストの種類、厚みは特に限定されないが、通常感光部が硬化するネガタイプのものを用いる。この他にポジタイプのドライフィルムレジストを用いても良い。また液状のフォトレジストを塗布しても良い。レジスト層40の厚みは、形成するパターンの線幅・線間距離で決定されるが、15〜40μmの範囲を用いることが多い。
図5(c)は、第1の露光・現像工程の一例を示した図である。第1の露光工程においては、レジスト層40に、所定の位置に所定の形状の表面めっき層20を形成するためのパターンを露光する。これは、一般的な方法と同じで、レジスト層40にパターンを形成したフォトマスク(図示せず)を密着させ、紫外線を照射することでフォトマスクのパターンをドライフィルムレジストに露光する。このとき、半導体素子60が搭載される面側となる表面側と反対側の外部接続端子となる裏面側の露光形状が区別される。表面側には各表面めっき層20のめっきパターンを露光し、裏面側には全面露光にてパターンニングしない構造とする。
なお、露光の際、紫外線の散乱光を用いて露光し、散乱光が斜めから入射するようにし、逆台形の断面形状となるようにパターニングを行う。図5(c)に示されるように、硬化しないレジスト層40が逆台形の断面形状を構成するように紫外線の散乱光を照射し、散乱光が照射した部分は硬化部分41となる。
第1の現像工程では、露光工程後のレジスト層40が現像され、未硬化部分が溶解除去され、開口部42が形成される。これにより、めっきマスク43が完成する。なお、レジスト層40として、アルカリ現像型のフォトレジストを用いる場合は指定の現像液を用いる。このようにして、金属板10の表面側に所定形状の開口部42が形成された表面めっき層20用のレジストマスクを形成する。
なお、図5(b)〜図5(c)が、第1のめっきマスク形成工程となる。第1のめっきマスク形成工程により、逆台形の断面形状、つまり逆テーパー形状の側面形状の開口部42を有するめっきマスク43が形成される。
図5(d)は、第1のめっき・第1のレジスト除去工程の一例を示した図である。第1のめっき工程においては、めっきマスク43の開口部42にめっきを行ない、表面めっき層20を形成する。めっき金属の種類は特に限定はされないが以下を考慮し選定する。ダイパッド部領域11、リード部領域12の表面めっき層20の最上面は、光半導体素子60からの下方向への光をダイパッド部13やリード部14の最表面で光を反射させ、上面に光を集約させる機能がある。このため、反射率の高いめっきの種類を選定する。また、リード部表面めっき層22は、ワイヤボンディングにより接続するため、ボンディングワイヤ70の接続に適しためっき金属を選定する。ダイパッド表面めっき層21及びリード表面めっき層22は、上述の両方の条件を満たすものであればよく、種々のめっき金属材料を選択することができる。例えば、光沢のあるAgめっき等を用いてもよい。上述のように、めっきマスク43の開口部42が逆テーパー形状を有するため、金属板10の表面上に、テーパーめっきが施されることになる。
上述のように、テーパーめっきは、光半導体素子60を搭載し、ワイヤボンディングした光半導体素子搭載側に透明樹脂部90及び第1の封止樹脂80を封止した後のダイパッド部13及びリード部14の密着強度を向上させる目的がある。例えば、テーパーめっきのテーパー角度を30°以上70°以下にすることで、密着強度を十分に向上させるテーパーめっき層が得られる。めっき形状のテーパー角度が30°未満のときには、樹脂が表面めっき層20との間に充填し難くなり、未充填を生じるおそれがある。また、テーパー角度が70°を超えたときには、樹脂と表面めっき層20との密着強度が不足し、エッチバック時に端子剥がれが生じるおそれがある。
第1のめっき工程後、第1のレジスト層剥離工程において、めっきマスク43及び裏面のレジスト層41が剥離される。なお、レジスト層40としてアルカリ現像型のフォトレジストを用いている場合には、指定の剥離液を用いる。
図6は、本発明の実施形態に係る光半導体素子搭載用リードフレームの製造方法の一例の後半の一連の工程を示した図である。
図6(a)は、第2のレジスト層被覆工程の一例を示した図である。第2のレジスト層被覆工程においては、表面めっき層20がめっきパターンニングされた金属板10の両面の全面に、レジスト層44が形成される。レジスト層44の形成は、種々のレジストを用いて行われてよく、例えば、ドライフィルムレジストをラミネートしてレジスト層44を形成してもよい。ドライフィルムレジストの種類、厚みは特に限定されないが、通常感光部が硬化するネガタイプのものを用いる。この他に、ポジタイプのドライフィルムレジストでも良い。また液状のフォトレジストを塗布することでも良い。レジスト層44の厚みは形成するパターンの線幅・線間距離で決定されるが、15〜40μmの範囲を用いる場合が多い。
図6(b)は、第2の露光・現像工程の一例を示した図である。第2の露光工程においては、レジスト層44に、所定の位置に所定の形状の裏面めっき層30を形成するためのパターンを露光する。これは、一般的な方法と同じで、レジスト層40にパターンを形成したフォトマスクを密着させ、紫外線を照射することでフォトマスクのパターンをレジスト層44に露光する。表面側の表面めっき層20のめっきパターン上にラミネートされたレジスト層44は全面露光し、裏面側は裏面めっき層30のめっきパターンを露光する。なお、裏面側は、通常のめっき層の形成でよいので、散乱光ではない一般的な紫外線を照射してよい。なお、紫外線が照射されたレジスト層44は、硬化部分45となる。
第2の現像工程では、現像により、未硬化の部分のレジスト層44が溶解除去され、開口部46が形成される。これにより、裏面側にめっきマスク47が形成される。なお、レジスト層44にアルカリ現像型のフォトレジストを用いる場合は指定の現像液を用いる。
このようにして金属板10の裏面側に所定形状の開口部46が形成された裏面めっき層30用のめっきマスク47が形成される。なお、図6(a)、(b)が、第2のめっきマスク形成工程となる。
図6(c)は、第2のめっき工程の一例を示した図である。第2のめっき工程では、めっきマスク47の開口部46にめっきを行なう。めっきの金属は耐熱性、外部機器との半田接合性等を考慮し、通常の電気めっきで良く、Ni、Pd、Au等の単層めっきあるいは2種以上の積層めっきをする。例えば、Niめっき0.5μm、Pdめっき0.01μm、Auめっき0.003μmとしてもよい。特にここでは、エッチバック後の裏面めっき層30のダレ込みやバリを防止する目的で、Niめっきの厚付けめっきを用いることが好ましい。Niめっきの厚付けめっきは、エッチバック後の裏面めっき層30のダレ込みやバリを防止する目的が有り、例えば、スルファミン酸ニッケルめっきで、Niめっき層を2μm以上20μm以下の厚さで形成する。その後、Pdめっき層を0.01μm形成し、Auめっき層を0.003μm形成すれば、エッチバック後の裏面めっき層30のダレ込みやバリの発生を防止することができる。Niめっき層の厚さが2μm未満の場合には、エッチバック後の外部端子用めっき層30のダレ込みやバリを生じるおそれがある。一方、Niめっき層が20μmを超えた場合には、めっき厚みが厚くなり生産性が低下する。よって、裏面めっき層30の一部として、Niめっき層を2μm以上20μm以下の範囲で形成してもよい。このように、裏面めっき層30は、多層のめっき層で構成してもよい。
図6(d)は、第2のレジスト層剥離工程の一例を示した図である。第2のレジスト層剥離工程では、表面側のレジスト層45及び裏面側のめっきマスク47を剥離する。レジスト層44として、アルカリ現像型のフォトレジストを用いている場合には、第2のレジスト層剥離工程では、指定の剥離液を用いる。
次に、シート状に金属板10をカッティングし、必要であれば洗浄し本発明の実施形態に係る光半導体素子搭載用リードフレーム50が得られる。
このように、本発明の実施形態に係る光半導体素子搭載用リードフレームの製造方法では、高価なエッチングプロセスを必要とせず、めっき加工のみで安価に製造可能な光半導体素子搭載用リードフレーム50を提供することが出来る。
次に、本発明の実施形態に係る半導体素子搭載用リードフレームを用いた光半導体装置の製造方法について説明する。
図7は、本発明の実施形態に係る光半導体装置の製造方法の一例の前半の一連の工程を示した図である。
図7(a)は、第1の樹脂封止工程の一例を示した図である。第1の樹脂封止工程においては、光半導体素子搭載用リードフレーム50のダイパッド表面めっき層21の光半導体素子60が搭載される領域と、光半導体素子60と、リード表面めっき層22のボンディングワイヤ70が接続される箇所を少なくとも含む中央領域15を取り囲むように封止樹脂で樹脂封止し、第1の封止樹脂部80を形成する。第1の封止樹脂部80に用いる樹脂の種類は、光の反射率が高い樹脂を選定する。
図7(b)は、光半導体素子搭載工程の一例を示した図である。光半導体素子搭載工程においては、光半導体素子搭載用リードフレーム50のダイパッド表面めっき層21上に、光半導体素子60を搭載する。なお、光半導体素子60の搭載は、銀ペースト等を用いて搭載してもよい。
図7(c)は、ワイヤボンディング工程の一例を示した図である。ワイヤボンディング工程では、光半導体素子60の電極61が、ワイヤボンディングによりボンディングワイヤ70を介してリード表面めっき層22に電気的に接続される。ボンディングワイヤ70には、金ワイヤや銅ワイヤなど20〜40μmφの大きさのワイヤを用いてもよい。
図7(d)は、透明樹脂封止工程の一例を示した図である。透明樹脂封止工程においては、図7(a)で形成した、第1の封止樹脂部80の開口部、即ち中央領域15を透明樹脂により樹脂封止し、透明樹脂部90を形成する。これにより、光半導体素子60、ボンディングワイヤ70、ダイパッド表面めっき層21及びリード表面めっき層22が封止される。
図8は、本発明の実施形態に係る光半導体装置の製造方法の一例の後半の一連の工程を示した図である。
図8(a)は、エッチバック工程の一例を示した図である。エッチバック工程では、各裏面めっき層30をエッチングマスクとして、裏面側から金属板10がエッチバックされる。このように、金属板10をエッチバック加工することで、ダイパッド部13及びリード部14が独立する。ここで、エッチバック加工は、裏面めっき層30側の一方向からエッチバックされることにより、エッチバック後のダイパッド部13及びリード部14の断面形状が、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状となる。これにより、第2の封止樹脂部81からの端子抜け不良を無くすことが出来る。例えば、エッチバック工程では、エッチバックに使用される銅材選択エッチング液をノズル噴射して、光半導体搭載用リードフレーム50の裏面側に吹き付けるが、この時に噴射圧と噴射時間とノズル搖動角度の調整等で、エッチバック後のダイパッド部13及びリード部14の断面形状が、上述のテーパー形状となる様に調整すればよい。
図8(b)は、第2の樹脂封止工程の一例を示した図である。第2の樹脂封止工程においては、金属板10のエッチバック加工後の裏面側を樹脂封止する。特許文献1では、エッチバック後第2の樹脂封止はされていない。このため、外部端子部側面が金属面のまま露出している。このため、この露出部は、酸化や変色等不具合が発生しやすい。本発明の実施形態に係る光半導体装置及びその製造方法では、この第2の樹脂封止工程で端子部の側面を封止することで、酸化や変色等の不具合の発生を防止できる。また、特許文献1の第1の実施形態では、エッチバックにてダイパッド部13及びリード部14を形成しているが、樹脂部との接続は、表面めっき層20を含む端子上面のみである。このため、密着強度が弱く、外部からの衝撃に弱い。場合によっては端子が抜ける不具合が発生することがある。本発明の実施形態に係る光半導体装置及びその製造方法では、この第2の樹脂封止工程で端子部の側面を封止するとともに、端子の形状を裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状にする。これにより、端子部と樹脂部の密着性を向上することができ、外部からの衝撃を防止することができる。
図8(c)は、切断工程の一例を示した図である。最後に、ソーイングなどの方法で、光半導体装置100の集合体を、個々のパッケージサイズに切断する。
本発明の実施形態に係る光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法によれば、光半導体素子搭載用リードフレームにおいて、パターン形成エッチングを不要とし、簡素化された製造工程により安価に製造できる。また、樹脂封止後のエッチバック工程で金属材料をエッチングの際の端子抜けを防止できる。光半導体装置においては、ダイパッド部、リード部の間を第2の封止樹脂で封止することにより、外部からの衝撃等で端子部が抜け落ちることのない信頼性の高い光半導体装置を得られる。また、第1の封止樹脂部を形成すること等で、集光性が高く、かつ、小型化及び薄型化が可能な光半導体装置を提供できる。
〔実施例〕
〔実施例1〕
次に、本発明の光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法の実施例を説明する。
金属板10として、厚さ0.125mmの銅系合金材(古河電工製EFTEC64−T)を用いて、両面にドライフィルムレジスト(旭化成製2558)をラミネートした。
次に所定のパターンで両面に露光を行った。表面側は、ダイパッド表面めっき層及びリード表面めっき層を配置するパターン、裏面側は、全露光するパターンとした。なお、露光の際、紫外線の散乱光を用いて露光し、散乱光が斜めから入射するようにし、開口部が逆台形の断面形状となるようにパターンとした。
次に、現像して表面めっき層が必要な部分が開口されためっきマスクを形成した。
次に、形成しためっきマスクの開口部から露出している金属板に、Agめっきを5μmの厚さで形成し、ダイパッド表面めっき層及びリード部表面めっき層となる表面めっき層を形成した。
次に、めっきマスク及びレジスト層を剥離した。
次に、両面にドライフィルムレジスト(旭化成製2558)をラミネートした。
次に所定のパターンで両面に露光を行った。表面側は全露光するパターン、裏面側はダイパッド裏面めっき層及びリード裏面めっき層を配置するパターンとした。なお、裏面めっき層は通常のめっき層の形成でよいので、散乱光ではない一般的な紫外線を照射した。次に、現像して裏面めっき層が必要な部分が開口されためっきマスクを形成した。また、ダイパッド部とリード部の対向する面においては、ダイパッド部、リード部の裏面めっき層の位置は、エッチング時の拡がり量を100μm、庇寸法を10μmとし、表面めっき層の縁部から0.110μm外側の位置とした。
次に、形成しためっきマスクの開口部から露出している金属板に、スルファミン酸ニッケル浴にてNiを2μmめっきし、Pdを0.01μm、Auを0.003μmの厚さで順次めっきし、裏面めっき層を形成した。
次に、めっきマスク及びレジスト層を剥離した。
次に、シート状にカッティングした。この様にして本発明の実施例に係る光半導体素子搭載用リードフレームが得られた。
次に、上述の工程で得られた光半導体素子搭載用リードフレームを用いて、第1の封止樹脂を封止し、その後、光半導体素子の搭載とボンディングワイヤによる接続を行った後、表面側より、第1の封止樹脂部の開口部を透明樹脂により封止した。
次に、裏面側に形成した裏面めっき層をエッチングマスクとして、金属板をエッチバック加工した。
次に、裏面側から第2の樹脂封止を行った。なお、第1の樹脂封止と第2の樹脂封止は同種の樹脂を使用した。
その後に、ソーイングにより小片化し光半導体装置を作製した。
次に効果の確認として、実施例の表面めっき層の封止樹脂密着性の確認と、ダイパッド部とリード部との対向面側において、ダイパッド部、リード部の縁部に金属部の露出があるか否かについて、顕微鏡にて外観確認を行った。
表面めっき層の封止樹脂密着性の確認については、樹脂封止後のエッチバック工程で金属板をエッチバック中に、ダイパット部やリード部が樹脂部から抜け不具合が発生するかを確認した。本発明の実施例においては、抜け不具合の発生はなく良好であった。
更に、ダイパッド部、リード部の縁部における金属部の露出の有無については、金属部の露出がないことを確認できた。
以上、本発明の実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
10 金属板
11 ダイパッド部領域
12 リード部領域
13 ダイパッド部
14 リード部
15 中央領域
20 表面めっき層
21 ダイパッド表面めっき層
22 リード表面めっき層
30 裏面めっき層
31 ダイパッド裏面めっき層
32 リード裏面めっき層
43、47 めっきマスク
50 半導体素子搭載用リードフレーム
60 半導体素子
61 電極
70 ボンディングワイヤ
80 第1の封止樹脂部
81 第2の封止樹脂部
90 透明樹脂部
100 光半導体装置

Claims (6)

  1. 第1の金属柱からなり、半導体素子を搭載可能なダイパッド部と、
    第2の金属柱からなり、前記ダイパッド部に対向して配置されたリード部と、
    前記ダイパッド部の表面上に設けられたダイパッド表面めっき層と、
    該ダイパッド表面めっき層の表面上に搭載された光半導体素子と、
    前記ダイパッド部の裏面上に設けられたダイパッド裏面めっき層と、
    前記リード部の表面上に設けられたリード表面めっき層と、
    前記リード部の裏面上に設けられたリード裏面めっき層と、
    前記光半導体素子の電極と前記リード表面めっき層とを電気的に接続するボンディングワイヤと、
    前記光半導体素子、前記ボンディングワイヤ、前記リード表面めっき層の前記ボンディングワイヤとの接続箇所を少なくとも含む中央領域を取り囲むように設けられた第1の封止樹脂部と、
    前記中央領域を覆うように設けられた透明樹脂部と
    前記ダイパッド部、前記リード部、前記ダイパッド裏面めっき層及び前記リード裏面めっき層の側面を覆うように設けられた第2の封止樹脂部と、を有し、
    前記ダイパッド表面めっき層及びリード表面めっき層は、逆台形の断面形状を有する逆テーパー形状を有するとともに、前記ダイパッド部及び前記リード部から内側にはみ出して庇形状をなすように突出し、
    前記ダイパッド裏面めっき層及びリード裏面めっき層は、前記逆テーパー形状を有しない光半導体装置。
  2. 前記逆テーパー形状のテーパー角度は30°以上70°以下である請求項に記載の光半導体装置。
  3. 少なくとも前記ダイパッド部とリード部の対向面側における上面視にて、前記ダイパッド表面めっき層と前記リード表面めっき層の各々の対向縁部から、前記ダイパッド裏面めっき層及び前記リード裏面めっき層の対向縁部がはみ出さない請求項又はに記載の光半導体装置。
  4. 前記ダイパッド表面めっき層及び前記リード表面めっき層はAgめっき層であり、
    前記ダイパッド裏面めっき層及び前記リード裏面めっき層は、前記第1及び第2の金属柱の前記裏面上から、Niめっき層、Pdめっき層、Auめっき層が順次積層されて構成された積層めっき層である請求項乃至のいずれか一項に記載の光半導体装置。
  5. 前記第1の金属柱からなる前記ダイパッド部及び前記第2の金属柱からなる前記リード部の断面形状が、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状である請求項乃至のいずれか一項に記載の光半導体装置。
  6. 金属板の表面及び裏面を第1のレジスト層で覆う工程と、
    前記金属板の前記表面上の前記第1のレジスト層に、逆台形の断面形状を有する開口を形成して第1のめっきマスクを形成する工程と、
    該第1のめっきマスクを用いて前記金属板の前記表面上に逆台形の断面形状を有し、光半導体素子を搭載可能な領域を有するダイパッド部と、該ダイパッド部に対向して配置されたリード部とを含む第1のめっき層を形成する工程と、
    前記第1のレジスト層を除去する工程と、
    前記金属板の前記表面及び前記裏面を第2のレジスト層で覆う工程と、
    前記金属板の前記裏面上の前記第2のレジスト層に開口を形成して第2のめっきマスクを形成する工程と、
    該第2のめっきマスクを用いて前記金属板の前記裏面上に前記逆台形の断面形状を有しない第2のめっき層を形成する工程と、
    前記第2のレジスト層を除去する工程と、を有し、
    前記金属板の前記表面及び前記裏面は平坦面のみからなり、前記第2のレジスト層を除去する工程終了後も前記平坦面は維持される光半導体素子搭載用リードフレームの製造方法により製造された光半導体素子搭載用リードフレームの前記表面上において、少なくとも前記ダイパッド部の前記光半導体素子を搭載可能な領域と、前記リード部にワイヤボンディングが行われる接続箇所とを含む中央領域を取り囲むように第1の封止樹脂で樹脂封止する第1の樹脂封止工程と、
    前記ダイパッド部上に前記光半導体素子を搭載する工程と、
    前記光半導体素子の電極と前記リード部とをワイヤボンディングにより接続する工程と、
    前記中央領域を透明樹脂で封止する第2の樹脂封止工程と、
    前記第2のめっき層をエッチングマスクとして、前記金属板を前記裏面側からエッチングし、前記第1のめっき層が、前記ダイパッド部及び前記リード部から内側にはみ出して庇形状をなすように突出するように金属柱を形成する工程と、
    前記金属板の前記裏面上を樹脂封止する第3の樹脂封止工程と、を有する光半導体装置の製造方法。
JP2015175515A 2015-09-07 2015-09-07 光半導体装置及びその製造方法 Active JP6641807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015175515A JP6641807B2 (ja) 2015-09-07 2015-09-07 光半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015175515A JP6641807B2 (ja) 2015-09-07 2015-09-07 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017054845A JP2017054845A (ja) 2017-03-16
JP6641807B2 true JP6641807B2 (ja) 2020-02-05

Family

ID=58317250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015175515A Active JP6641807B2 (ja) 2015-09-07 2015-09-07 光半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6641807B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
JP2008192635A (ja) * 2007-01-31 2008-08-21 Matsushita Electric Ind Co Ltd 光半導体装置、リードフレームおよび光半導体装置の製造方法
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
JP5251038B2 (ja) * 2007-08-23 2013-07-31 豊田合成株式会社 発光装置
JP5710128B2 (ja) * 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP2012164936A (ja) * 2011-02-09 2012-08-30 Mitsui High Tec Inc 半導体装置の製造方法
KR101806550B1 (ko) * 2011-06-14 2017-12-07 엘지이노텍 주식회사 발광소자 패키지
JP6042701B2 (ja) * 2012-11-14 2016-12-14 株式会社三井ハイテック リードフレームの製造方法
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法

Also Published As

Publication number Publication date
JP2017054845A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6555927B2 (ja) 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP2019169729A (ja) 半導体装置用基板および半導体装置
JP6679125B2 (ja) リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP6366042B2 (ja) Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP6641807B2 (ja) 光半導体装置及びその製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2017069342A (ja) Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
JP6656961B2 (ja) 光半導体素子搭載用のリードフレーム及びその製造方法
JP6322853B2 (ja) Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP6623489B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP5565819B2 (ja) 半導体装置用基板及び半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP6476494B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6521315B2 (ja) リードフレーム及びその製造方法
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP2012164936A (ja) 半導体装置の製造方法
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6641807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350