JP6623489B2 - リードフレーム及び半導体装置、並びにそれらの製造方法 - Google Patents

Description

本発明は、リードフレーム及び半導体装置、並びにそれらの製造方法に関する。

近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化、低コスト化が要求されている。一般的な半導体装置で、比較的小型で薄型した半導体装置としては、ＱＦＮ(Quad Flat No-Lead)等の金属板を加工したリードフレームを用いた半導体装置が挙げられる。

ところで、半導体素子とリード部とを連結する際には、一般的に、金線を使用したワイヤボンディング方式が採用されていた。しかし、近年のAu価格の高騰で金線を使用せず、半導体素子とリード部とを直接接続するフリップチップ方式の採用が増えてきている。

例えば、特許文献１に記載された半導体装置の製造方法では、ボンディング接続性を良くするため、表面の半導体素子実装部を含む領域が、Ａｕ、Ａｇ等の貴金属めっきにより予め表面処理された金属製のリードフレームが用意され、半導体素子の電極と、金属バンプ等を介して熱圧着または超音波併用熱圧着等により接合されている。その後、半導体素子及びリードフレーム全体を樹脂封止し、所定の寸法に切断することにより、半導体装置を完成させている。

上述のような、金属板を加工したリードフレームを使用した半導体装置であって、半導体素子の電極とリード部の接続方法がフリップチップ方式であっても、更なる小型化、多ピン化の要求がある。フリップチップ実装の場合、半導体素子の電極は半導体素子の外形周辺部に配置される。これに従い、リード部先端の内部端子部は、半導体素子の電極に合わせるように配置する。特許文献１に示すように、従来のリード部の先端形状は、バンプ形成部を含み、バンプより十分大きな形状に構成していた。

特開平１０−２９４４１１号公報

しかしながら、小型化や多ピン化傾向により、半導体素子自体が小さく、かつ、多ピン化になるに従い、電極間のピッチが狭くなっている。これに伴い、リード部の先端形状も、隣接するリード部に接触しないように、また、リード部の内部端子部が半導体素子自体に接触しないように、バンプの大きさと、内部端子部を含むリード部の先端形状の大きさがほぼ同等となるような要求がなされてきている。

また、内部端子部の接続のためのめっき層は、特許文献１に記載されているように、従来はリード部全体を覆う形態であったが、バンプの濡れ広がりを最小限にとどめるため、内部端子部のみをめっき領域とした部分めっきになってきている。これは、貴金属めっきの範囲を減少させることで、コストダウンにも繋がっている。

しかしながら、リードフレームの加工上、めっき工程とリード加工工程は別工程であり、同じ大きさで設定したとしても、加工ズレが生じ得る。かかる加工ズレに起因し、めっき層の下側にリードフレームの金属材が存在しない現象が発生した場合、金属材がない部分のめっき層が脱落する不具合が発生する。このため、リード部の先端形状は、少なくともバンプの大きさより、加工ズレ量である０．０２ｍｍ〜０．０５ｍｍ程度大きく形成し、めっき層の脱落を防止していたが、コストアップに繋がるとともに、小型化、多ピン化に十分対応できないという問題があった。

そこで、本発明は、上記状況を鑑みなされたもので、フリップチップ実装に適し、チップサイズの小型化、多ピン化が可能で、かつ、低コスト化が可能なリードフレーム及び半導体装置、並びにそれらの製造方法を提供することを目的とする。

上記目的を達成するため、本発明の一態様に係るリードフレームは、表面側に半導体素子を実装可能な半導体素子実装領域を有する半導体素子実装用のリードフレームであって、
外側から前記半導体素子実装領域に向かって延び、表面側の所定の先端領域に半導体素子をフリップチップ接続可能な内部端子部を有するリード部と、
該リード部の前記内部端子部の先端に形成された凹部と、
該凹部の内面に形成され、一部が前記先端の前記凹部の断面よりも水平方向に突出して裏面が露出しためっき層と、を有する。

本発明の他の態様に係る半導体装置は、前記リードフレームと、
該リードフレームの前記半導体素子実装領域に搭載された半導体素子と、
該半導体素子の電極と前記内部端子部とを接続するバンプと、
該半導体素子、該接続手段及び前記リード部の上面及び側面を封止する樹脂と、を有する。

本発明の他の態様に係るリードフレームの製造方法は、金属板の表面に凹部を形成する工程と、
該凹部の表面上にめっき層を形成する工程と、
該めっき層の裏面の一部が露出するように前記金属板の所定領域を貫通除去し、前記めっき層の露出部分が先端に配置されるようにリード部を形成する工程と、を有する。

本発明の他の態様に係る半導体装置の製造方法は、前記リードフレームの製造方法により製造されたリードフレームの前記めっき層上にバンプを形成する工程と、
該バンプを介して半導体素子を前記リード部の表面上にフリップチップ実装する工程と、
該半導体素子、該バンプ及び前記リード部の上面及び側面を樹脂で封止する工程と、を有する。

本発明によれば、チップサイズの小型化、多ピン化、及び低コスト化が可能となる。

本発明の実施形態に係るリードフレームの一例を示す図である。図１（ａ）は本発明の実施形態に係るリードフレームの一例を示す断面図である。図１（ｂ）は本発明の実施形態に係るリードフレームの一例を示す平面図である。 本発明の実施形態に係る半導体装置の一例の断面図である。 リード部の内部端子部の先端領域の凹部及びめっき層の形状の一例を示した図である。図３（ａ）は、リード部の内部端子部の先端領域の凹部及びめっき層の形状の一例を示した斜視図である。図３（ｂ）は、実際に作製したリードフレームのめっき層の構成を示した図である。 図３とは異なる形状を有する凹部及びめっき層の形状の一例を示した図である。図４（ａ）は、リード部の内部端子部の先端領域の凹部及びめっき層の形状の一例を示した斜視図である。図４（ｂ）は、実際に作製したリードフレームのめっき層の構成を示した図である。 本発明の実施形態に係る半導体素子実装用のリードフレームの製造方法の一例の前半の一連の工程を示した図である。図５（ａ）は、金属板用意工程の一例を示した図である。図５（ｂ）は、凹部用レジストマスク形成工程の一例を示した図である。図５（ｃ）は、凹部エッチング工程の一例を示した図である。図５（ｄ）は、凹部めっき工程の一例を示した図である。 本発明の実施形態に係る半導体素子実装用のリードフレームの製造方法の一例の後半の一連の工程を示した図である。図６（ａ）は、凹部用レジスト剥離工程の一例を示した図である。図６（ｂ）は、リード部用レジスト形成工程の一例を示した図である。図６（ｃ）は、リード部エッチング工程の一例を示した図である。図６（ｄ）は、リード部用レジスト剥離工程の一例を示した図である。 本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。図７（ａ）は、バンプ形成工程の一例を示した図である。図７（ｂ）は、半導体素子実装工程の一例を示した図である。図７（ｃ）は、樹脂封止工程の一例を示した図である。図７（ｄ）は、個片化工程の一例を示した図である。

以下、図面を参照して、本発明を実施するための形態の説明を行う。

［リードフレーム及び半導体装置］
図１は、本発明の実施形態に係るリードフレームの一例を示す図である。図１（ａ）は本発明の実施形態に係るリードフレームの一例を示す断面図である。図１（ｂ）は本発明の実施形態に係るリードフレームの一例を示す平面図である。

図１（ｂ）に示されるように、本実施形態に係るリードフレーム５０は、半導体素子を実装可能な半導体素子実装領域１１を有する。半導体素子実装領域１１の周縁部付近には、リード部２０を配置している。リード部２０は、外側から半導体素子実装領域１１に向かって延び、半導体素子実装領域１１に重なる領域まで延びている。リード部２０は、半導体素子を実装可能な先端部が細くなった内部端子部２１を有し、更に半導体実装領域１１と重なった先端領域２４とを表面側に有する。

また、図１（ａ）に示されるように、リード部２０は、裏面側には外部機器と接続するための外部端子部２２を有し、表面側には半導体素子の電極を接続するための内部端子部２１を有している。内部端子部２１の先端領域２４には凹部３０が形成され、かつ凹部３０の内面にはめっき層４０が設けられている。また、リード部２０は、中央の半導体素子実装領域１１を囲むように複数設けられる。

次に、図２を用いて、本実施形態に係るリードフレームを使用した半導体装置について説明する。図２は、本発明の実施形態に係る半導体装置の一例の断面図である。

図２に示すように、本発明の実施形態に係る半導体装置１００は、半導体素子６０が、半導体素子６０の電極６１とリード部３０の内部端子部２１の凹部３０とをフリップチップ方式にて、バンプ７０等を介して接続されている。また、半導体素子６０及びバンプ７０等の接続手段、リード部３０の内部端子部２１を含めて全体が樹脂８０により封止されている。なお、リード部２０の底面は、封止樹脂８０より露出しており、外部機器とはんだ合金等で接続される外部端子部２２として構成されている。なお、外部端子部２２にはめっき層を形成してもよい。

次に、本発明の実施形態に係るリードフレームの特徴について説明する。本発明の実施形態に係るリードフレームの特徴は、内部端子部２１のめっき層４０が凹部形状を有し、リード部２０の断面２３よりはみ出して外側に突出していることである。

以下、この点について詳細に説明する。本リードフレーム５０のリード部２０の先端には凹部３０を形成し、凹部３０の内面にめっき層４０を形成した。また、そのめっき層４０の一部はリード部２０の断面２３からはみ出して突出している。これは、めっきの種類やめっきの厚さ、及びめっきの形状等を検討することで、めっき層４０の一部が、リード部２０の断面２３より突出してもめっき層４０が脱落しなく、かつ、フリップチップボンディングを行うことも可能である。

内部端子部２１には、凹部３０を形成する。凹部３０の加工方法は特に限定はないが、エッチング加工にて形成されることが好ましい。エッチング加工で形成した場合、凹部３０の縦断面形状は中央部が深い緩やかな曲線状となる。従来、めっき層４０は、平面上にめっき加工していたため、めっき部の下面にリード部の金属が無いと、その部分からめっき層４０が折れて脱落しやすい状態になり易かった。めっき層４０を凹部形状にすることで、形状効果より強度が増加する。また、めっきの種類、めっきの厚さと組み合わせることにより、めっき層４０の折れや脱落を防止できる。

内部端子部２１の凹部３０の大きさは、特に限定はないが、はんだボール等バンプを搭載する大きさである。凹部３０の直径は、一般的にはφ０．１ｍｍ〜φ０．３ｍｍである。凹部３０の深さは、０．００５ｍｍ以上０．０５ｍｍ以内である。凹部３０の深さが０．００５ｍｍ未満では、凹部３０の内側に形成するめっき層４０の厚みにもよるが、凹部３０の形状効果が少なく、めっき層４０が折れて脱落し易くなる。凹部３０の深さが０．０５ｍｍを超えると、はんだバンプ等が隠れてしまい、リード部２０と半導体素子が接触するリスクが高くなる。凹部３０の深さは、好ましくは、０．０１ｍｍ〜０．０３ｍｍである。

凹部３０の内側にはめっき層４０を形成する。このめっき層４０は、半導体素子の電極とリード部２０とをはんだバンプ等で接続するために形成されるめっき層４０である。このため、はんだあるいはＡｕと接合性の良い貴金属が良い。また、めっき層４０は、リード部２０の断面２３の形状より外側に突出して露出した形状でも良い。このため、めっき層４０自体はある程度の強度が必要である。そこで、薄膜でも強度があるＮｉめっきを用いることが好ましい。上述の条件を満足するようにめっきの種類を選定する。例えば、凹部３０の表面から順に、高強度のＮｉめっき層、Ｐｄめっき層、表面層ははんだ合金と接合性の良いＡｕめっき層を積層形成した３層の積層めっき層でも良い。また、例えば、Ｎｉめっき層、Ｐｄめっき層、Ａｕめっき層、Ａｇめっき層の４層の積層めっき層でも良い。当然、Ｎｉめっき層、Ａｕめっき層、Ａｇめっき層、Ｐｄめっき層等の単層めっきでも良い。但し、この場合は、前述したようにある程度の強度と接合性が必要であり、各めっきの種類に応じてめっきの厚さを調整することが好ましい。

強度を確保するためにＮｉめっきを選定した場合には、めっき層４０の厚さは、５μｍ〜２０μｍとすることが好ましい。めっき層４０の厚さが５μｍ未満の場合、強度が不足して、めっき層４０が折れて脱落しやすくなる。めっき層４０の厚さが２０μｍを超える場合、めっき工程の生産性が悪化する。また、この上層に接続用の貴金属めっきを行うことが好ましい。例えば、Ｐｄめっき層のめっき厚さを０．０１μｍ〜０．１μｍ、Ａｕめっき層のめっき厚さを０．０１μｍ〜０．１μｍとしも良い。接続を目的とするめっき層４０の厚さについては特に限定はない。

上述のめっき層４０は、図１（ｂ）に示すように、リード部２０の断面２３よりも外側（先端側）に突出している。この突出の量は、凹部３０の平面形状の大きさの１／３以内である。これは、種々のバンプの接合方法に対応可能とするためである。即ち、バンプの接合方法には、いくつかの種類がある。例えば、加熱してバンプを溶解して接合する方法や、あるいは、特許文献１に記載されているように、熱圧着または超音波併用熱圧着等の方法がある。溶解接続方法は、内部端子部２１に加わる力は小さく問題ないが、後者は、圧着するため、圧力がある程度加わる。この場合には、下側にめっき層４０を支持する金属部がなく、めっき層４０が存在するだけでは、めっき層４０が折れて脱落するため、めっき層４０の突出量を、凹部３０を上面視した平面形状の大きさの１／３以内に抑えることで、加圧する力は金属部を有する凹部３０の中央付近で行われ、突出するめっき層４０は溶解したバンプの受けとなる。

図３は、リード部２０の内部端子部２１の先端領域２４の凹部３０及びめっき層４０の形状の一例を示した図である。図３（ａ）は、リード部２０の内部端子部２１の先端領域２４の凹部３０及びめっき層４０の形状の一例を示した斜視図であり、図３（ｂ）は、実際に作製した図３（ａ）の構成のリード部を有するリードフレームのめっき層を示した写真である。

図３（ａ）に示されるように、めっき層４０は、皿状型の窪み形状で、円形の平面形状を有するように構成されてもよい。

また、バンプの種類をはんだバンプに限定し、半導体素子を搭載した時、加熱のみで熱圧着や超音波併用圧着等加圧しない場合には、リード部２０の断面２３からの突出は、凹部３０の平面形状の大きさの１／３を超えてもよい。Ｎｉめっき層の厚さは、１０μｍ〜２０μｍが好ましい。形状は、円形よりも楕円形等細長くし、めっき層４０がリード部２０の先端等の端部から突出する形状にしてもよい。このような場合、凹部３０は、めっき層４０のみではんだバンプを保持できるため、リード部２０の先端領域２４の形状をより狭くすることができ、より多ピン化、小型化が可能となる。

図３（ｂ）には、実際に作製したリードフレーム５０のめっき層４０の構成が写真で示されており、リード部２０の先端からめっき層４０が突出してはみ出した形状を作製可能なことが示されている。

図４は、図３とは異なる形状を有する凹部３０ａ及びめっき層４０ａの形状の一例を示した図である。上記バンプの種類をはんだバンプに限定し時の凹部３０ａ及びめっき層４０ａの一例である。図４（ａ）は、リード部２０ａの内部端子部２１ａの先端領域２４ａの凹部３０ａ及びめっき層４０ａの形状の一例を示した斜視図であり、図４（ｂ）は、実際に作製した図４（ａ）のリード部の構成を有するリードフレームのめっき層を示した写真である。

図４（ａ）に示されるように、めっき層４０ａは、リード部２０ａの先端から大きく突出しており、突出量は、凹部３０ａの平面形状の１／３を超えており、１／２近くまで突出している。

上述のように、半導体素子６０の実装時に熱圧又は超音波併用熱圧着等を用いず、バンプ７０が加圧されない場合には、めっき層４０ａは、凹部３０ａの平面形状の大きさの１／３を超えてリード部２０ａからはみ出していてもよい。

このように、凹部３０、３０ａ及びめっき層４０、４０ａの形状は、用途に応じて種々の形状とすることができる。

なお、図４（ｂ）には、実際に作製したリードフレーム５０のめっき層４０の構成が写真で示されており、リード部２０の先端からめっき層４０が大幅に突出してはみ出した形状を作製可能なことが示されている。

上述の構成により、めっき層４０をリード部２０の断面２３の形状より突出させてはみ出させることが可能となり、従来、めっき加工とエッチング加工の加工ずれによるめっき層の折れや脱落を防止するため、内部端子部２１上のバンプ形成部より０．０２ｍｍ〜０．０５ｍｍ程度先端形状を大きく設定していたが、これをほぼ、同一の大きさに設定することが可能となった。

また、これに伴い、０．０２ｍｍ〜０．０５ｍｍ程度、半導体素子の電極間隔を小さくすることが可能となり、半導体素子の小型化にも効果がある。

更に、バンプの形状とリード部２０の先端領域２４の形状をほぼ同一にすることで、リード部２０の他の隣接するリード部２０あるいは内部端子部２１の先のリード部２０の先端領域２４が半導体素子と接触するリスクを最小限に抑えることもできる。

本発明の半導体装置の特徴は、図１に示したリードフレーム５０で説明した様に、リード部２０の内部端子部２１の先端領域２４の端部に凹部３０が形成され、凹部３０の内側の面にめっき層４０が形成され、めっき層４０の一部がリード部２０の断面２３より外側に突出していることである。

内部端子部２１のバンプ形成部に凹部３０を形成していることで、バンプ７０の形成時、はんだバンプ等が中央部に集まりやすく、バンプ７０の位置出しが容易になった。また、凹部３０に構成されていることで、余分なはんだが凹部３０以外に濡れ広がるのを防止でき、隣接リード等とショートするリスクを減らすことが出来る。
［リードフレームの製造方法］
次に、図５及び図６を参照して本発明の実施形態に係る半導体素子実装用のリードフレームの製造方法について説明する。図５は、本発明の実施形態に係る半導体素子実装用のリードフレームの製造方法の一例の前半の一連の工程を示した図である。

図５（ａ）は、金属板用意工程の一例を示した図である。図５（ａ）に示されるように、本発明の実施形態に係る半導体素子実装用のリードフレームを製造するに当たり、まずは金属板１０を用意する。使用する金属板１０の材質は、リードフレーム材料であれば特に限定はないが、一般的にＣｕ合金又はＣｕが使用される。

図５（ｂ）は、凹部用レジストマスク形成工程の一例を示した図である。凹部用レジストマスク形成工程では、詳細には、レジスト被覆、露光、現像を行い、凹部用のレジストマスク１２０を形成する。具体的には、まず、金属板１０の表・裏面全体を、レジスト１１０で覆う。使用するレジスト１１０としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。次に、露光では、前のレジスト被覆工程で金属板１０の表・裏面にレジスト１１０を被覆した後、そのレジスト１１０上に、表面側には内部端子部２１の凹部３０となる位置に所望のパターンを形成する。裏面側には、全面を覆うパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。

現像では、マスクを除去してレジスト１１０を現像することにより、表面に凹部を形成する部分（未硬化部分）を除去して開口１１１を形成し、金属板１０の表面を露出させる。これにより、硬化して残留したレジスト１１０と開口部１１１からなる凹部用のレジストマスク１２０が形成される。

図５（ｃ）は、凹部エッチング工程の一例を示した図である。図５（ｃ）に示されるように、形成したレジストマスク１２０を凹部エッチング用マスクとして、金属板１０の表面上にエッチング加工を行い、凹部３０を形成する。エッチング深さは０．００５ｍｍ以上０．０５ｍｍ以下で、好ましくは、０．０１ｍｍ〜０．０３ｍｍである。

図５（ｄ）は、凹部めっき工程の一例を示した図である。図５（ｄ）に示されるように、形成したレジストマスク１２０を凹部めっき用マスクとして、金属板１０の凹部３０が形成された面にめっき加工を行い、凹部３０の内側の面にめっき層４０を形成する。めっきの種類は、特に限定はないが、薄膜でも強度があるＮｉめっきを用いることが好ましい。めっき層４０の表面層には、接合性の良いＡｕ等を用いることが好ましい。Ｎｉめっきを選定した場合は、めっき層４０の厚さは５μｍ〜２０μｍである。

図６は、本発明の実施形態に係る半導体素子実装用のリードフレームの製造方法の一例の後半の一連の工程を示した図である。

図６（ａ）は、凹部用レジスト剥離工程の一例を示した図である。凹部用レジスト剥離工程では、硬化しているレジスト１１０を剥離する。これにより、金属板１０の表面に凹部３０が形成され、その凹部３０の内面にめっき層４０が形成された状態となる。

図６（ｂ）は、リード部用レジスト形成工程の一例を示した図である。リード部用レジスト形成工程では、詳細には、レジスト被覆、露光、現像を行い、リード部用レジストマスク１２１、１２２を形成する。図５（ｄ）で凹部３０が形成された金属板１０の表面及び金属板１０の裏面全体を、レジスト１１２で被う。使用するレジスト１１２としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。次に露光では、前のレジスト被覆で金属板１０の表・裏面にレジスト１１２を被覆した後、表裏面側に、リード部形状を形成可能なように所定のパターンを形成する。なお、凹部３０及びめっき層４０は少なくともレジスト１１２で覆う。次に、パターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。

現像では、マスクを除去してレジスト１１２を現像することにより、未硬化部分を除去して開口１１３を形成し、金属板１０の表面を露出させる。これにより、硬化して残留したレジスト１１２と開口部１１３とからなるリード部用マスク１２１、１２２が形成される。

図６（ｃ）は、リード部エッチング工程の一例を示した図である。リード部エッチング工程では、図６（ｂ）で形成したリード部用レジストマスク１２１、１２２を使用し、金属板１０をエッチング加工してリード部２０を形成する。なお、エッチング液の種類によっては、金属板と同時に図５（ｄ）で形成しためっき層４０を溶解する場合がある。この場合には、めっき層４０は溶解せず、金属板１０のみエッチングする選択エッチング液を使用する。あるいは、最初に金属板とめっき層を溶解するエッチング液でエッチングし、その後、めっき層４０が含まれる範囲をエッチングする際に上述の選択エッチング液を使用する、いわゆる２段エッチング方法でエッチングを行ってもよい。

図６（ｄ）は、リード部用レジスト剥離工程の一例を示した図である。リード部めっき用レジスト剥離工程では、硬化しているレジスト１１２を剥離する。

これにより、リードフレーム５０が完成する。なお、必要に応じ、所定の寸法に切断しシート状にしても良い。また、必要に応じてリード部２０の裏面の外部端子部に既存の方法によりめっき層を形成しても良い。

このように、上述の各工程を順に経ることにより、本発明の実施形態に係るリードフレーム５０が作製される。

［半導体装置の製造方法］
次に、図７を用いて、上述の製造方法によって作製されたリードフレーム５０を用いて半導体装置１００を製造する製造方法の一例について説明する。図７は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。なお、図７では、半導体素子６０とリード部２０の接続方法がフリップチップ方式である例について説明する。

図７（ａ）は、バンプ形成工程の一例を示した図である。バンプ形成工程においては、リードフレーム５０のリード部２０の内部端子部２１のめっき層４０の表面上に、半導体素子６０と接続するためのバンプ７０を形成する。

図７（ｂ）は、半導体素子実装工程の一例を示した図である。半導体素子６０の電極６１は、図７（ａ）で形成されたバンプ７０に接続され、リード部２０の内部端子部２１の上側に半導体素子６０が実装される。

図７（ｃ）は、樹脂封止工程の一例を示した図である。樹脂封止工程では、リードフレーム５０の半導体素子６０を実装した面全体を樹脂８０により封止する。これにより、樹脂８０よりリード部２０の底面の外部端子部２２のみが露出した半導体装置１００が得られる。

図７（ｄ）は、個片化工程の一例を示した図である。最後に、個片化工程において、図７（ｄ）に示すように、所定の半導体装置１００の寸法になるように切断し、半導体装置１００を完成させる。

以下、本発明の実施形態に係るリードフレーム及び半導体装置を作製した実施例について説明する。

［実施例１］
金属板として板厚０．２ｍｍのＣｕ板（古河電気工業株式会社製：ＥＦＴＥＣ６４−Ｔ）を幅１４０ｍｍの長尺板状に加工し、次に厚み０．０５ｍｍの感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−５０３８）をラミネートロールで、金属板の両面に貼り付けた。

次に、半導体素子を実装する内部端子領域を凹部とする所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。

その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られ、感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

次にレジスト層が除去された開口部の金属板の露出部表面をエッチングした。エッチング液としては、塩化第二鉄溶液を使用した。エッチング深さは、０．０１ｍｍとした。これにより、内部端子部に凹部が形成された。

次に、エッチングにより形成された凹部に、Ｎｉめっきを１０μｍ、Ｐｄめっきを０．０１μｍ、Ａｕめっきを約０．００３μｍの順番にめっきを施した。その後、水酸化ナトリウム溶液でドライフィルムレジストを剥離した。これにより、金属板上にリード部の内部端子部に形成された凹部の内側の面上にめっき層を形成した。

次に、再度、厚み０．０５ｍｍの感光性ドライフィルムレジスト（旭化成イーマテリアルズ社製ＡＱ−５０３８）をラミネートロールで、金属板の両面に貼り付けた。

次に、リード部に該当する所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。なお、内部端子部は、少なくとも一部がリード部形状と同一になるように設定した。

その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られ、感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

次にレジスト層が除去された開口部の金属板の露出部表面をエッチングした。エッチング液としては、塩化第二鉄溶液を使用した。この液により、めっき層が含まれず全体の７５％をエッチング加工し、残り２５％は、エッチング液を塩化アンモニウム溶液に変更して金属板のみをエッチングする選択エッチングを行った。

これにより、リード部が形成された。また、内部端子接続部をリード部と形状と同一になるように設定した所は、リード部の断面よりめっき層の一部が突出してはみ出した形状となった。

その後、所定寸法に切断することにより、本発明の実施例１に係るリードフレームを得た。

次いで、作製したリードフレームの内部端子部の凹部３０及びめっき層４０上にフリップチップ用のバンプを形成した。次に、半導体素子の電極とバンプをフリップチップ方式にて実装し、半導体素子とリード部とを接続した。次に、半導体素子が実装されている面を樹脂で封止した。

最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させた。

［実施例２］
実施例２は、実施例１において、内部端子接続部の深さを０．０２ｍｍとした設定で行った。その他は実施例１同様である。

［比較例１］
比較例１は、実施例１において、凹部をエッチングする工程を削除し、次のめっき工程においては、Ｎｉめっきを２μｍ、Ｐｄめっきを０．０１μｍ、Ａｕめっきを約０．００３μｍの順番にめっきを施した。その他は、実施例と同様である。

各実施例のリードフレームにおいて、実体顕微鏡にて内部端子接続部のめっき層を確認した所、実施例１及び２については、めっき層がリード部の先端の断面より突出し、バンプ形成領域の形状を確保していた。これに対し、比較例では、一部のリード部において、めっき層の下側に金属板がない部分はめっき層が欠損しているリードが発見された。

また、実施例１及び２について、半導体装置製作工程において、フリップチップ方式にて半導体素子を実装したが、その接合状況を顕微鏡にて確認を行った。特に不具合はなく良好であった。

このように、本発明の実施形態及び実施例に係るリードフレーム及び半導体装置、並びにそれらの製造方法によれば、特にフリップチップ実装に適し、チップサイズの小型化、多ピン化が可能で、かつ、低コスト化が可能なリードフレーム、及び半導体装置並びにそれらの製造方法を提供することができる。

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。

１０ 金属板
１１ 半導体素子実装領域
２０ リード部
２１ 内部端子部
２２ 外部端子部
２３ 断面
２４ 先端領域
３０ 凹部
４０ めっき層
５０ リードフレーム
６０ 半導体素子
６１ 電極
７０ バンプ
８０ 樹脂
１００ 半導体装置

Claims (11)

1. 表面側に半導体素子を実装可能な半導体素子実装領域を有する半導体素子実装用のリードフレームであって、
   外側から前記半導体素子実装領域に向かって延び、表面側の所定の先端領域に半導体素子をフリップチップ接続可能な内部端子部を有するリード部と、
   該リード部の前記内部端子部の先端に形成された凹部と、
   該凹部の内面に形成され、一部が前記リード部の前記先端の前記凹部の断面よりも水平方向に突出して裏面が露出しためっき層と、を有するリードフレーム。
2. 前記めっき層の前記リード部の前記先端の断面より突出する量は、前記凹部の平面形状の大きさの１／３以内である請求項１に記載のリードフレーム。
3. 前記めっき層の厚さは５μｍ以上２０μｍ以内である請求項１又は２に記載されたリードフレーム。
4. 表面側に半導体素子を実装可能な半導体素子実装領域を有する半導体素子実装用のリードフレームであって、
   外側から前記半導体素子実装領域に向かって延び、表面側の所定の先端領域に半導体素子をフリップチップ接続可能な内部端子部を有するリード部と、
   該リード部の前記内部端子部の前記所定の先端領域内の端部に形成された凹部と、
   該凹部の内面に形成され、一部が前記リード部の前記端部の断面よりも水平方向に突出して露出しためっき層と、を有し、
   前記めっき層は、凹部の接触面よりＮｉめっき層で形成されためっき層であるリードフレーム。
5. 前記凹部の平面形状は、前記先端により一部が切り欠かれた形状を有し、
   前記凹部の切り欠き部分から前記めっき層の一部が突出している請求項１乃至３のいずれか一項に記載のリードフレーム。
6. 前記先端は、前記リード部の延在方向における先端である請求項１乃至３又は５のいずれか一項に記載のリードフレーム。
7. 前記リード部の裏面側には、外部機器と接続可能な外部端子部が設けられている請求項１乃至３、５又は６のいずれか一項に記載のリードフレーム。
8. 請求項１乃至７のいずれか一項に記載のリードフレームと、
   該リードフレームの前記半導体素子実装領域に搭載された半導体素子と、
   該半導体素子の電極と前記内部端子部とを接続するバンプと、
   該半導体素子、該バンプ及び前記リード部の上面及び側面を封止する樹脂と、を有する半導体装置。
9. 金属板の表面に凹部を形成する工程と、
   該凹部の表面上にめっき層を形成する工程と、
   該めっき層の裏面の一部が露出するように前記金属板の所定領域を貫通除去し、前記めっき層の露出部分が先端に配置されるようにリード部を形成する工程と、を有するリードフレームの製造方法。
10. 前記リード部を形成する工程は、前記金属板を両面からエッチングすることにより行われる請求項９に記載のリードフレームの製造方法。
11. 請求項９又は１０に記載のリードフレームの製造方法により製造されたリードフレームの前記めっき層上にバンプを形成する工程と、
    該バンプを介して半導体素子を前記リード部の表面上にフリップチップ実装する工程と、
    該半導体素子、該バンプ及び前記リード部の上面及び側面を樹脂で封止する工程と、を有する半導体装置の製造方法。