JP6505540B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6505540B2 JP6505540B2 JP2015147882A JP2015147882A JP6505540B2 JP 6505540 B2 JP6505540 B2 JP 6505540B2 JP 2015147882 A JP2015147882 A JP 2015147882A JP 2015147882 A JP2015147882 A JP 2015147882A JP 6505540 B2 JP6505540 B2 JP 6505540B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin layer
- lead
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図1(a)に示すように、半導体装置10は、大略すると、リードフレーム20と、半導体素子30と、金属線35と、樹脂層40と、半田めっき膜50とを有している。半導体装置10は、QFNタイプの半導体装置である。
図1(a)に示すように、樹脂層40から露出されたリードフレーム20の下面及び側面には、半田めっき膜50が形成されている。具体的には、半田めっき膜50は、ダイパッド21及びリード22の下面全面と直接接し、開口部20X内において樹脂層40から露出されたダイパッド21及びリード22の側面と直接接するように形成されている。さらに、半田めっき膜50は、ダイパッド21及びリード22の下面全面と、開口部20X内において樹脂層40から露出されたダイパッド21及びリード22の側面とを被覆するように形成されている。なお、開口部20X内では、樹脂層40の下面の一部が半田めっき膜50によって被覆されている。
ここで、半導体素子30は、例えば、ICチップやLSIチップなどである。接着層31としては、例えば、エポキシ樹脂等のダイボンド材(ダイアタッチ材)やエポキシ樹脂等の絶縁性樹脂に銀フィラーを分散させた銀ペーストを用いることができる。また、金属線35としては、例えば、金(Au)ワイヤ、アルミニウム(Al)ワイヤや銅(Cu)ワイヤなどを用いることができる。樹脂層40の材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂や塩化ビニル樹脂などの絶縁性樹脂を用いることができる。半田めっき膜50の材料としては、例えば、鉛(Pb)フリーはんだ(Sn(錫)−Ag(銀)系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn(亜鉛)−Bi(ビスマス)系など)を用いることができる。
半導体装置10は、例えば、マザーボード等の実装用の基板60に実装される。ここで、基板60の上面には、複数の配線層61が形成されている。そして、半導体装置10は、そのダイパッド21及びリード22の下部が半田70によって配線層61に接合されている。具体的には、ダイパッド21の下面及び側面に形成された半田めっき膜50が半田70により配線層61に接合され、リード22の下面及び側面に形成された半田めっき膜50が半田70により配線層61に接合されている。このとき、半田めっき膜50が、ダイパッド21及びリード22の下面だけではなく、ダイパッド21及びリード22の側面にも形成されている。すなわち、半田めっき膜50が立体的に形成されている。これにより、半田めっき膜50と半田70とが立体的に接合されるため、好適なフィレットを有する半田70が形成される。このような半田70は、接合強度が高い。したがって、ダイパッド21及びリード22の下面のみに半田めっき膜50が形成される場合に比べて、ダイパッド21及びリード22(半田めっき膜50)と配線層61との接続信頼性を向上させることができる。この結果、基板60に半導体装置10を実装した際の実装信頼性を向上させることができる。
まず、図4(a)及び図4(b)に示すように、金属板80を準備する。図4(a)に示すように、金属板80は、例えば、平面視略矩形状に形成されている。金属板80は、複数(ここでは、3つ)の樹脂封止領域81が設けられている。複数の樹脂封止領域81は互いに分離して設けられている。各樹脂封止領域81には、リードフレーム20(図1(a)参照)が形成される個別領域A1がマトリクス状(ここでは、5×5)に複数個連設されている。なお、金属板80としては、例えば、Cu、Cuをベースにした合金、Fe−NiやFe−Niをベースにした合金等からなる金属板を用いることができる。金属板80の厚さは、例えば、100〜250μm程度とすることができる。
次いで、ダイシングソー等により、図中の一点鎖線で示す切断位置における樹脂層40、セクションバー82、リード22及び半田めっき膜50を切断し、個別の半導体装置10に個片化される。このとき、本例の切断位置は、各個別領域A1において、セクションバー82とリード22との接続部分よりも内側の位置に設定されている。このため、図中の一点鎖線の位置で切断されると、図8(c)に示すように、切断面である、樹脂層40の側面とリード22の基端部の側面と半田めっき膜50の側面とが略面一に形成される。以上の製造工程により、個別の半導体装置10を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における突出部23の形成位置は特に限定されない。例えば、上記実施形態では、各リード22の先端部の側面に突出部23を形成するようにしたが、各リード22の側面全面に突出部23を形成するようにしてもよい。また、各リード22の長手方向に延びる側面のみに突出部23を形成するようにしてもよい。
まず、図10(a)に示す工程では、図4に示した工程と同様に、金属板80を準備する。続いて、金属板80の上面に、開口パターン90Xを有するレジスト層90を形成するとともに、金属板80の下面に、開口パターン91Xを有するレジスト層91を形成する。開口パターン90X,91Xは、開口部20Yの形成領域に対応する部分の金属板80の上面及び下面をそれぞれ露出するように形成される。このとき、開口パターン90Xと開口パターン91Xとは、平面視で互いに重なる位置に形成され、略同じ大きさの平面形状に形成されている。
以上説明した半導体装置10であっても、上記実施形態の(1)〜(3)と同様の効果を奏することができる。
例えば図11(a)に示すように、突出部26を、開口部20Yの深さ方向の中央部よりも上方(例えば、リード21の上面側)に設けるようにしてもよい。この場合であっても、樹脂層40は、開口部20Y内において、突出部26の下面を含む表面全面を被覆するように形成される。
・上記実施形態及び上記変形例の半導体装置10は、QFNタイプの半導体装置に具体化したが、これに限定されない。例えば、半導体装置10を、SONタイプの半導体装置に具体化してもよい。
・上記実施形態及び上記変形例におけるリードフレーム20に実装される半導体素子30の数や、その半導体素子30の実装の形態(例えば、ワイヤボンディング実装、フリップチップ実装、又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
20 リードフレーム
20X,20Y 開口部
21 ダイパッド
22 リード
23,26 突出部
24,27 凹部(第1凹部)
25,28 凹部(第2凹部)
29 基端部
29X 凹部(第3凹部)
30 半導体素子
35 金属線
40 樹脂層
50 半田めっき膜
80 金属板
Claims (9)
- 複数のリードを有するリードフレームと、
前記リードフレームを厚さ方向に貫通し、前記複数のリードを画定する開口部と、
前記リードと電気的に接続され、前記リードフレームに実装された半導体素子と、
前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、
前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、
前記開口部は、前記リードフレームの上面側に形成され、内側面が湾曲面に形成された第1凹部と、前記リードフレームの下面側に形成され、内側面が湾曲面に形成された第2凹部とが連通されて形成され、
前記突出部は、前記第1凹部の内側面の下端と前記第2凹部の内側面の上端との接続部分であって、他の部分よりも内径が狭くなっている部分であり、
前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されていることを特徴とする半導体装置。 - ダイパッドと、前記ダイパッドの周囲に設けられた複数のリードとを有するリードフレームと、
前記リードフレームを厚さ方向に貫通し、前記ダイパッドと前記複数のリードとを画定する開口部と、
前記ダイパッドの上面に搭載された半導体素子と、
前記半導体素子と前記リードの上面とを電気的に接続する金属線と、
前記リードフレームの上面を被覆し、前記半導体素子及び前記金属線を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、
前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、
前記開口部は、前記リードフレームの上面側に形成され、内側面が湾曲面に形成された第1凹部と、前記リードフレームの下面側に形成され、内側面が湾曲面に形成された第2凹部とが連通されて形成され、
前記突出部は、前記第1凹部の内側面の下端と前記第2凹部の内側面の上端との接続部分であって、他の部分よりも内径が狭くなっている部分であり、
前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されていることを特徴とする半導体装置。 - 前記突出部は、前記リードの先端部の側面及び前記リードの長手方向に延びる側面に形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記樹脂層から露出された前記リードフレームの表面を被覆する半田めっき膜を有することを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記半導体装置の側面となる前記リードの側面は、前記半田めっき膜から露出されていることを特徴とする請求項4に記載の半導体装置。
- 前記リードの前記半導体装置の側面側の端部には、下面に第3凹部が形成され、
前記樹脂層は、前記第3凹部の底面を被覆するように形成され、
前記半田めっき膜は、前記樹脂層から露出された前記第3凹部の内側面を被覆するように形成されていることを特徴とする請求項4に記載の半導体装置。 - 金属板を準備する工程と、
前記金属板をエッチング加工又はプレス加工し、複数のリードを画定する開口部を形成し、前記複数のリードを有するリードフレームを形成する工程と、
前記リードフレームに半導体素子を実装する工程と、
前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部を充填する樹脂層を形成する工程と、
前記樹脂層の下面側から前記樹脂層の一部を除去し、前記リードフレームの下面側の側面を露出させる工程と、を有することを特徴とする半導体装置の製造方法。 - 前記樹脂層の一部を除去する工程では、前記樹脂層を下面側から溶解することを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記開口部を形成する工程では、前記開口部を形成するとともに、前記リードフレームの側面に、前記開口部の内側に突出する突出部を形成し、
前記樹脂層の一部を除去する工程では、前記突出部の下面を被覆する前記樹脂層が残るように前記樹脂層の一部を除去することを特徴とする請求項7又は8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015147882A JP6505540B2 (ja) | 2015-07-27 | 2015-07-27 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015147882A JP6505540B2 (ja) | 2015-07-27 | 2015-07-27 | 半導体装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017028200A JP2017028200A (ja) | 2017-02-02 |
JP2017028200A5 JP2017028200A5 (ja) | 2018-04-26 |
JP6505540B2 true JP6505540B2 (ja) | 2019-04-24 |
Family
ID=57949955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015147882A Active JP6505540B2 (ja) | 2015-07-27 | 2015-07-27 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6505540B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6909629B2 (ja) * | 2017-05-10 | 2021-07-28 | ローム株式会社 | 半導体装置 |
JP7022541B2 (ja) * | 2017-09-11 | 2022-02-18 | ローム株式会社 | 半導体装置 |
JP2019110278A (ja) * | 2017-12-20 | 2019-07-04 | 株式会社デンソー | 半導体装置 |
JP7450575B2 (ja) * | 2021-03-18 | 2024-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3436159B2 (ja) * | 1998-11-11 | 2003-08-11 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
JP3046024B1 (ja) * | 1999-04-23 | 2000-05-29 | 松下電子工業株式会社 | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 |
JP5122835B2 (ja) * | 2007-02-27 | 2013-01-16 | ローム株式会社 | 半導体装置、リードフレームおよび半導体装置の製造方法 |
JP5126687B2 (ja) * | 2009-02-16 | 2013-01-23 | 大日本印刷株式会社 | 樹脂封止型半導体装置、リードフレーム、リードフレームの製造方法、および樹脂封止型半導体装置の製造方法 |
JP5319571B2 (ja) * | 2010-02-12 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8389330B2 (en) * | 2010-06-24 | 2013-03-05 | Stats Chippac Ltd. | Integrated circuit package system with package stand-off and method of manufacture thereof |
-
2015
- 2015-07-27 JP JP2015147882A patent/JP6505540B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017028200A (ja) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11289409B2 (en) | Method for fabricating carrier-free semiconductor package | |
JP6030970B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
EP1952440B1 (en) | Metal cuboid semiconductor device and method | |
US9190296B2 (en) | Fabrication method of semiconductor package without chip carrier | |
US9397068B2 (en) | Package in package (PiP) electronic device and manufacturing method thereof | |
US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
US20090102063A1 (en) | Semiconductor package and method for fabricating the same | |
US20040142505A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
TWI455213B (zh) | 無外引腳封裝結構及其製作方法 | |
JP2000100843A (ja) | 半導体パッケージおよびその製造方法 | |
US20140239475A1 (en) | Packaging substrate, semiconductor package and fabrication methods thereof | |
JP6505540B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20150332991A1 (en) | Method of forming a thin substrate chip scale package device and structure | |
JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
US20080105960A1 (en) | Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package | |
US9202712B2 (en) | Lead frame and a method of manufacturing thereof | |
WO2013097580A1 (zh) | 一种芯片上芯片封装及制造方法 | |
US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
JP4400492B2 (ja) | 電子装置 | |
US9190354B2 (en) | Semiconductor device and manufacturing method of the same | |
US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2013254984A (ja) | 半導体装置 | |
JP3802500B2 (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180316 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6505540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |