JP6505540B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6505540B2
JP6505540B2 JP2015147882A JP2015147882A JP6505540B2 JP 6505540 B2 JP6505540 B2 JP 6505540B2 JP 2015147882 A JP2015147882 A JP 2015147882A JP 2015147882 A JP2015147882 A JP 2015147882A JP 6505540 B2 JP6505540 B2 JP 6505540B2
Authority
JP
Japan
Prior art keywords
lead frame
resin layer
lead
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015147882A
Other languages
English (en)
Other versions
JP2017028200A (ja
JP2017028200A5 (ja
Inventor
真太郎 林
真太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015147882A priority Critical patent/JP6505540B2/ja
Publication of JP2017028200A publication Critical patent/JP2017028200A/ja
Publication of JP2017028200A5 publication Critical patent/JP2017028200A5/ja
Application granted granted Critical
Publication of JP6505540B2 publication Critical patent/JP6505540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
近年、電子機器の小型化、高密度化に対応するために、半導体部品の高密度化、高機能化が要求され、半導体装置(半導体パッケージ)の小型化、軽量化が急速に進んでいる。このような流れの中で、QFNパッケージ(Quad Flat Non-leaded Package)やSONパッケージ(Small Outline Non-leaded Package)などのリードが外側に延伸していないリードレスタイプの半導体装置(リードレスパッケージ)が実用化されている(例えば、特許文献1参照)。
この種の半導体装置では、リードフレームに半導体素子が実装され、その半導体素子が封止樹脂にて封止される。また、上記半導体装置では、リードフレームのリードの下面(裏面)が封止樹脂から露出され、そのリードの下面が外部接続端子となる。そして、半導体装置のリードは、実装相手の基板等に形成された配線層にはんだ付けされる。
特開2002−110884号公報
このような半導体装置には、当該半導体装置を基板等に実装する際のリードの良好な接合性などが要求される。
本発明の一観点によれば、複数のリードを有するリードフレームと、前記リードフレームを厚さ方向に貫通し、前記複数のリードを画定する開口部と、前記リードと電気的に接続され、前記リードフレームに実装された半導体素子と、前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、前記開口部は、前記リードフレームの上面側に形成され、内側面が湾曲面に形成された第1凹部と、前記リードフレームの下面側に形成され、内側面が湾曲面に形成された第2凹部とが連通されて形成され、前記突出部は、前記第1凹部の内側面の下端と前記第2凹部の内側面の上端との接続部分であって、他の部分よりも内径が狭くなっている部分であり、前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されている。
本発明の一観点によれば、良好な接合性を得ることができるという効果を奏する。
(a)は、一実施形態の半導体装置を示す概略断面図(図2における1−1断面図)、(b)は、(a)に示した半導体装置の一部を拡大した拡大断面図。 一実施形態の半導体装置を示す概略平面図。 一実施形態の半導体装置の実装形態の一例を示す概略断面図。 (a)は、一実施形態の半導体装置の製造方法を示す概略平面図、(b)は、一実施形態の半導体装置の製造方法を示す概略断面図。 (a)は、一実施形態の半導体装置の製造方法を示す概略平面図、(b),(c)は、一実施形態の半導体装置の製造方法を示す概略断面図(図5(a)における5b−5b断面図)。なお、(a)は、図4(a)に示した領域Rを拡大した平面図である。 (a),(b)は、一実施形態の半導体装置の製造方法を示す概略断面図、(c)は、一実施形態の半導体装置の製造方法を示す概略平面図。 (a)〜(d)は、一実施形態の半導体装置の製造方法を示す概略断面図。 (a)〜(c)は、一実施形態の半導体装置の製造方法を示す概略断面図。 (a)は、変形例の半導体装置を示す概略断面図、(b)は、(a)に示した半導体装置の一部を拡大した拡大断面図。 (a)〜(c)は、変形例のリードフレームの製造方法を示す概略断面図。 (a),(b)は、変形例の半導体装置を示す概略断面図。 (a)は、変形例の半導体装置を示す概略断面図、(b)は、(a)に示した半導体装置の一部を拡大した拡大断面図。 変形例の半導体装置の製造方法を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、半導体装置10の構造について説明する。
図1(a)に示すように、半導体装置10は、大略すると、リードフレーム20と、半導体素子30と、金属線35と、樹脂層40と、半田めっき膜50とを有している。半導体装置10は、QFNタイプの半導体装置である。
リードフレーム20は、例えば、薄い金属板にプレス加工やエッチング加工等を施して形成された導電性基材である。リードフレーム20は、ダイパッド21と、複数のリード22とを有している。リードフレーム20(ダイパッド21及びリード22)の材料としては、例えば、Cu(銅)、Cuをベースにした合金、Fe(鉄)−Ni(ニッケル)やFe−Niをベースにした合金等を用いることができる。リードフレーム20の厚さは、例えば、100〜250μm程度とすることができる。
図2に示すように、ダイパッド21は、例えば、半導体装置10の平面視略中央部に設けられている。ダイパッド21は、例えば、平面視略矩形状に形成されている。複数のリード22は、ダイパッド21の周囲を囲むように設けられている。複数のリード22は、ダイパッド21から離間して設けられ、ダイパッド21と電気的に独立している。例えば、各リード22は、平面視略矩形状に形成され、半導体装置10の側面(外周面)からダイパッド21に向かって延在して形成されている。複数のリード22は、互いに離間して設けられ、互いに電気的に独立している。換言すると、ダイパッド21と複数のリード22との間、及び各リード22間には、リードフレーム20を厚さ方向に貫通する開口部20Xが形成されている。すなわち、開口部20Xによって、ダイパッド21と複数のリード22とが画定されている。なお、図2は、図1に示した半導体装置10を下方から視た平面図であり、半田めっき膜50が透視的に描かれている。
図1(a)に示すように、ダイパッド21の上面は、半導体素子30が搭載される素子搭載部として機能する。ダイパッド21の下面は、例えば、マザーボード等の実装用基板の配線層と電気的に接続される外部接続端子として機能する。ダイパッド21の上面は、断面視において、ダイパッド21の下面よりも幅が広くなっている。また、ダイパッド21の上面は、平面視において、ダイパッド21の下面よりも一回り大きく形成されている。具体的には、ダイパッド21の外周部は、そのダイパッド21の下面側から薄化されている。
各リード22の上面は、半導体素子30の電極端子(図示略)と電気的に接続されるインナーリードとして機能する。各リード22の下面は、マザーボード等の実装用基板の配線層と電気的に接続される外部接続端子として機能する。各リード22の上面は、半導体装置10の側面からダイパッド21に向かって延びる長手方向の長さが、そのリード22の下面のそれよりも長くなっている。具体的には、各リード22の先端部(つまり、ダイパッド21に近い側の端部)は、そのリード22の下面側から薄化されている。なお、各リード22の上面は、平面視において、そのリード22の下面よりも面積が大きくなっている。
以上説明したように、ダイパッド21の側面は、上面の幅が下面よりも長い階段形状に形成され、リード22の先端部の側面は、上面が下面よりも長手方向に長い階段形状に形成されている。このため、ダイパッド21と各リード22との間に形成された開口部20Xでは、ダイパッド21の上面側の外周部とリード22の上面側の先端部とが開口部20Xの内側に突出する突出部23となる。
換言すると、図1(b)に示すように、ダイパッド21と各リード22との間に形成された開口部20Xは、リードフレーム20の上面側に形成された凹部24と、リードフレーム20の下面側に形成され、凹部24よりも平面形状が大きく形成された凹部25とが連通されて形成されている。そして、凹部25の上方において、凹部24の内側面を構成するリードフレーム20の一部、つまり突出部23が、凹部25の内側に突出するように形成されている。突出部23の厚さは、例えば、リードフレーム20全体の厚さの1/2程度の厚さとすることができる。
なお、本例における各リード22の基端部(先端部と反対側の端部)では、上面側の側面と下面側の側面とが略面一に形成されている。そして、本例では、各リード22の基端部の側面が、半導体装置10の側面となる。
図1(a)に示すように、以上説明したリードフレーム20のダイパッド21上には、半導体素子30が搭載されている。例えば、ダイパッド21の上面には、接着層31を介して、半導体素子30がフェイスアップ状態で搭載されている。半導体素子30の電極端子(図示略)は、金属線35を介してリード22の上面に接続されている。
樹脂層40は、半導体素子30及び金属線35を封止するように、ダイパッド21上及びリード22上に形成されている。樹脂層40は、ダイパッド21及びリード22の上面全面と直接接し、ダイパッド21及びリード22の上面全面を被覆するように形成されている。樹脂層40は、半導体素子30及び金属線35を全体的に被覆するように形成されている。また、樹脂層40は、リードフレーム20の開口部20X内の一部に形成されている。
具体的には、図1(b)に示すように、樹脂層40は、凹部24を充填するように形成されるとともに、凹部25内の一部の空間に形成されている。より具体的には、樹脂層40は、突出部23(具体的には、ダイパッド21の上面側の外周部及びリード22の上面側の先端部)の側面(つまり、凹部24の内側面)と、突出部23の下面と、凹部25の内側面のうち凹部24側の内側面と直接接するように形成されている。さらに、樹脂層40は、突出部23の側面全面と、突出部23の下面全面と、凹部25の内側面の一部とを被覆するように形成されている。このように、樹脂層40は、突出部23の下面を含む表面全面を被覆するように形成されている。すなわち、樹脂層40は、突出部23の下方で凹部25の内壁面に食い込んで、リードフレーム20(ダイパッド21及びリード22)を係止するように形成されている。換言すると、リードフレーム20の一部である突出部23は、樹脂層40内に食い込んで抜けにくいアンカー形状に形成されている。
その一方で、樹脂層40は、リードフレーム20の下面側の側面を露出するように形成されている。すなわち、樹脂層40は、開口部20Xのうちリードフレーム20の下面側の空間の一部には形成されていない。このため、開口部20Xでは、凹部25の内側面のうちリードフレーム20の下面側の内側面が樹脂層40から露出されている。換言すると、半導体装置10では、リードフレーム20(ダイパッド21及びリード22)の下部が樹脂層40から突出している。例えば、樹脂層40から突出したリードフレーム20の厚さは、リードフレーム20全体の厚さの1/4程度の厚さとすることができる。
また、半導体装置10の側面となる樹脂層40の側面は、リード22の基端部の側面と面一になるように形成されている。
図1(a)に示すように、樹脂層40から露出されたリードフレーム20の下面及び側面には、半田めっき膜50が形成されている。具体的には、半田めっき膜50は、ダイパッド21及びリード22の下面全面と直接接し、開口部20X内において樹脂層40から露出されたダイパッド21及びリード22の側面と直接接するように形成されている。さらに、半田めっき膜50は、ダイパッド21及びリード22の下面全面と、開口部20X内において樹脂層40から露出されたダイパッド21及びリード22の側面とを被覆するように形成されている。なお、開口部20X内では、樹脂層40の下面の一部が半田めっき膜50によって被覆されている。
一方、リード22の基端部の側面には半田めっき膜50が形成されておらず、リード22の基端部の側面は半田めっき膜50から露出している。このように、半田めっき膜50は、樹脂層40から露出されたダイパッド21の表面全面を被覆するとともに、樹脂層40から露出されたリード22の表面のうち基端部の側面以外の表面全面を被覆するように形成されている。そして、半田めっき膜50が、マザーボード等の実装用基板の配線と電気的に接続される外部接続端子として機能する。
本例では、リード22の基端部の側面と樹脂層40の側面と半田めっき膜50の側面とが略面一に形成されている。
ここで、半導体素子30は、例えば、ICチップやLSIチップなどである。接着層31としては、例えば、エポキシ樹脂等のダイボンド材(ダイアタッチ材)やエポキシ樹脂等の絶縁性樹脂に銀フィラーを分散させた銀ペーストを用いることができる。また、金属線35としては、例えば、金(Au)ワイヤ、アルミニウム(Al)ワイヤや銅(Cu)ワイヤなどを用いることができる。樹脂層40の材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂や塩化ビニル樹脂などの絶縁性樹脂を用いることができる。半田めっき膜50の材料としては、例えば、鉛(Pb)フリーはんだ(Sn(錫)−Ag(銀)系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn(亜鉛)−Bi(ビスマス)系など)を用いることができる。
次に、図3に従って、半導体装置10の実装形態の一例について説明する。
半導体装置10は、例えば、マザーボード等の実装用の基板60に実装される。ここで、基板60の上面には、複数の配線層61が形成されている。そして、半導体装置10は、そのダイパッド21及びリード22の下部が半田70によって配線層61に接合されている。具体的には、ダイパッド21の下面及び側面に形成された半田めっき膜50が半田70により配線層61に接合され、リード22の下面及び側面に形成された半田めっき膜50が半田70により配線層61に接合されている。このとき、半田めっき膜50が、ダイパッド21及びリード22の下面だけではなく、ダイパッド21及びリード22の側面にも形成されている。すなわち、半田めっき膜50が立体的に形成されている。これにより、半田めっき膜50と半田70とが立体的に接合されるため、好適なフィレットを有する半田70が形成される。このような半田70は、接合強度が高い。したがって、ダイパッド21及びリード22の下面のみに半田めっき膜50が形成される場合に比べて、ダイパッド21及びリード22(半田めっき膜50)と配線層61との接続信頼性を向上させることができる。この結果、基板60に半導体装置10を実装した際の実装信頼性を向上させることができる。
なお、配線層61の材料としては、例えば、銅や銅合金を用いることができる。半田70の材料としては、例えば、鉛フリーはんだ(Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn−Bi系など)を用いることができる。
次に、半導体装置10の製造方法について説明する。
まず、図4(a)及び図4(b)に示すように、金属板80を準備する。図4(a)に示すように、金属板80は、例えば、平面視略矩形状に形成されている。金属板80は、複数(ここでは、3つ)の樹脂封止領域81が設けられている。複数の樹脂封止領域81は互いに分離して設けられている。各樹脂封止領域81には、リードフレーム20(図1(a)参照)が形成される個別領域A1がマトリクス状(ここでは、5×5)に複数個連設されている。なお、金属板80としては、例えば、Cu、Cuをベースにした合金、Fe−NiやFe−Niをベースにした合金等からなる金属板を用いることができる。金属板80の厚さは、例えば、100〜250μm程度とすることができる。
なお、図4(a)に示した例では、金属板80が3個の樹脂封止領域81を有し、各樹脂封止領域81が25個の個別領域A1を有するが、樹脂封止領域81及び個別領域A1の数は特に制限されない。以下では、説明の簡略化のために、1つの個別領域A1に着目して説明を行う。
次に、図5(a)に示す工程では、金属板80に、平面視略格子状に形成されるセクションバー82と、セクションバー82から延在する4本のサポートバー83によって支持されるダイパッド21と、セクションバー82からダイパッド21に向かって延在される櫛歯状のリード22とを画定する開口部20Xを形成する。このとき、各ダイパッド21は、各個別領域A1の平面視略中央部に形成されている。また、各個別領域A1に形成されたリード22及びサポートバー83は、セクションバー82を介して、隣接する個別領域A1に形成されたリード22及びサポートバー83と連結されている。なお、セクションバー82、サポートバー83、ダイパッド21及びリード22を有するリードフレーム20が形成された個別領域A1は、半導体素子30(図1(a)参照)が搭載された後、最終的に図5(a)及び図5(b)に示した一点鎖線に沿って切断されて個片化され、各々個別の半導体装置10となる。また、各個別領域A1の間において一点鎖線で囲まれた部分は、最終的に廃棄される部分である。すなわち、セクションバー82は、最終的に廃棄される。
本例では、図5(b)に示すように、セクションバー82の下面に凹部82Xが形成されている。すなわち、本例のセクションバー82は下面側から薄化されている。以上説明した開口部20X及び凹部82Xは、例えば、以下に説明するエッチング加工により形成することができる。
まず、図5(c)に示す工程では、図4に示した工程で準備した金属板80の上面に、開口パターン90Xを有するレジスト層90を形成するとともに、金属板80の下面に、開口パターン91X,91Yを有するレジスト層91を形成する。開口パターン90X,91Xは、開口部20X(図1(a)参照)の形成領域に対応する部分の金属板80の上面及び下面をそれぞれ露出するように形成される。具体的には、開口パターン90Xは凹部24(図1(b)参照)の形状に対応して形成され、開口パターン91Xは凹部25(図1(b)参照)の形状に対応して形成されている。開口パターン90Xの一部は、平面視で重なる位置に形成された開口パターン91Xよりも平面形状が小さく形成されている。また、開口パターン91Yは、凹部82X(図5(b)参照)の形成領域に対応する部分の金属板80の下面を露出するように形成される。
レジスト層90,91の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト(例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、金属板80の上面及び下面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層90,91を形成する。なお、液状のフォトレジストを用いる場合にも、液状のフォトレジストを塗布後、同様の工程を経て、レジスト層90,91を形成することができる。
続いて、図6(a)に示す工程では、レジスト層90,91をエッチングマスクとして、金属板80を両面からエッチングして開口部20X及び凹部82Xを形成する。具体的には、レジスト層90,91の開口パターン90X,91Xから露出された金属板80を両面からエッチングし、凹部24と凹部25とが連通してなる開口部20Xを形成する。この開口部20Xの形成により、各個別領域A1に、セクションバー82、サポートバー83(図5(a)参照)、ダイパッド21及びリード22が画定される。このとき、ダイパッド21とリード22との間における開口パターン90Xが開口パターン91Xよりも平面形状が小さく形成されている。このため、ダイパッド21とリード22との間では、金属板80の上面側に形成される凹部24の平面形状が、金属板80の下面側に形成される凹部25の平面形状よりも小さく形成される。これにより、ダイパッド21の外周部及びリード22の先端部に突出部23が形成される。また、本工程では、レジスト層91の開口パターン91Yから露出された金属板80を下面からエッチング(ハーフエッチング)し、金属板80を下面側から所要の深さまで除去して薄化する。これにより、開口パターン91Yから露出された金属板80、つまりセクションバー82の下面に凹部82Xが形成される。なお、本工程で使用されるエッチング液は、金属板80の材料に応じて適宜選択することができる。例えば、金属板80として銅を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を使用することができ、金属板80の両面からスプレーエッチングにて本工程を実施することができる。
次いで、レジスト層90,91を例えばアルカリ性の剥離液により除去する。これにより、図6(b)に示すように、開口部20X及び凹部82Xが形成され、各個別領域A1にリードフレーム20が形成される。以上の製造工程により、図5に示した構造体を製造することができる。ここで、図6(c)は、図6(b)に示した構造体を下方から見た平面図であり、ハーフエッチング領域、つまり凹部25(突出部23)及び凹部82Xの形成された領域を梨地模様で示している。図6(c)に示すように、本例では、サポートバー83も、セクションバー82の一部と同様に、ハーフエッチングされている。
なお、本例では、開口部20X及び凹部82Xをエッチング加工により形成するようにしたが、例えば、プレス加工により開口部20X及び凹部82Xを形成することもできる。
次に、図7(a)に示す工程では、各個別領域A1のダイパッド21の上面に、接着層31により半導体素子30を接着する。続いて、各半導体素子30の電極端子とリード22の上面とを金属線35により電気的に接続する。これにより、各リードフレーム20に半導体素子30が実装される。なお、半導体素子30をダイパッド21上に搭載する前に、リードフレーム20の表面(例えば、ダイパッド21の表面及びリード22の表面)にめっき処理を施してめっき層を形成するようにしてもよい。めっき処理としては、例えば、順に、Niめっき、Auめっきを施すめっき処理や、Agめっきを施すめっき処理が挙げられるが、これに限定されない。
続いて、図7(b)に示す工程では、金属板80の下面にテープ92を接着する。例えば、テープ92の粘着剤(図示略)が塗布されている側の面を金属板80の下面に貼り付ける。例えば、金属板80の下面にシート状のテープ92を熱圧着によりラミネートする。ここで、テープ92の材料としては、例えば、耐薬品性や耐熱性に優れた材料を用いることができる。テープ92の材料としては、例えば、ポリイミド樹脂やポリエステル樹脂を用いることができる。また、テープ92の粘着剤としては、後工程のモールディングによって形成される樹脂層40(図1(a)参照)から容易に剥離することのできる材料を用いることができる。このような粘着剤の材料としては、例えば、シリコーン系の粘着材料を用いることができる。なお、テープ92を、図6(b)に示した工程の直後、つまり開口部20X及び凹部82Xを形成した直後に、金属板80の下面に接着するようにしてもよい。
次いで、図7(c)に示す工程では、テープ92の上面に、半導体素子30及び金属線35を封止するように樹脂層40を形成する。具体的には、テープ92の上面に、開口部20X(凹部24及び凹部25)及び凹部82Xを充填し、金属板80の上面を被覆し、半導体素子30及び金属線35を被覆する樹脂層40を形成する。樹脂層40は、例えば、樹脂モールド成形法により形成することができる。例えば、樹脂層40の材料として熱硬化性を有したモールド樹脂を用いる場合には、図7(b)に示した構造体を金型内に収容し、その金型内に圧力(例えば、5〜10MPa)を印加し、流動化したモールド樹脂をゲート部(図示略)から対応する樹脂封止領域81(図4(a)参照)に導入する。その後、モールド樹脂を180℃程度の温度で加熱して硬化させることにより、樹脂層40を形成する。このように、一括モールディング方式により、樹脂封止領域81毎に、半導体素子30及びリードフレーム20を封止する樹脂層40がテープ92上に形成される。本工程の封止処理中において、テープ92は、モールド樹脂の金属板80の下面への漏れ出し(「モールドフラッシュ」ともいう。)を抑制する役割を果たす。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
そして、所要の封止処理を終えると、樹脂層40で覆われた構造体を上記金型から取り出す。その後、テープ92を樹脂層40から除去(剥離)する。例えば、樹脂層40からテープ92を機械的に剥離する。これにより、図7(d)に示すように、金属板80の下面と樹脂層40の下面とが外部に露出される。このとき、テープ92の上面に接していた金属板80の下面と樹脂層40の下面とは略面一に形成されている。なお、この段階では、金属板80の下面側に、剥離したテープ92の粘着剤の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤を、例えば、アッシング(酸素プラズマを用いたドライエッチング)で除去するようにしてもよい。
次に、図8(a)に示す工程では、樹脂層40を下面側から薄化し、金属板80の側面、つまりダイパッド21及びリード22の側面の一部を外部に露出させる。具体的には、凹部25の内側面である、ダイパッド21及びリード22の側面の一部を露出させるように、樹脂層40を下面側から薄化する。このとき、凹部82Xの内側面の一部も樹脂層40から露出される。例えば、発煙硝酸などの硝酸系溶剤を用いて、樹脂層40の下面側から樹脂層40の一部を溶解することにより、樹脂層40を薄化することができる。また、樹脂層40の薄化は、例えば、サンドブラスト法を用いて行うこともできる。本工程では、凹部25内に形成された樹脂層40の一部が残るように、具体的にはリードフレーム20の突出部23の下面を被覆する樹脂層40が残るように、樹脂層40を薄化する量が設定されている。このような樹脂層40を薄化する量は、例えば、樹脂層40を溶解する処理時間等を調整することにより設定することができる。
続いて、図8(b)に示す工程では、樹脂層40から露出された金属板80の表面全面を被覆する半田めっき膜50を形成する。例えば、金属板80を給電層に利用する電解半田めっき法により、樹脂層40から露出された金属板80の表面全面に半田めっき膜50を被着する。これにより、樹脂層40から露出されたダイパッド21及びリード22の下面全面及び側面全面を被覆する半田めっき膜50が形成される。このとき、半田めっき膜50は、樹脂層40から露出された凹部82Xの内側面全面を被覆するように形成される。
以上の製造工程により、各個別領域A1に半導体装置10に相当する構造体を製造することができる。
次いで、ダイシングソー等により、図中の一点鎖線で示す切断位置における樹脂層40、セクションバー82、リード22及び半田めっき膜50を切断し、個別の半導体装置10に個片化される。このとき、本例の切断位置は、各個別領域A1において、セクションバー82とリード22との接続部分よりも内側の位置に設定されている。このため、図中の一点鎖線の位置で切断されると、図8(c)に示すように、切断面である、樹脂層40の側面とリード22の基端部の側面と半田めっき膜50の側面とが略面一に形成される。以上の製造工程により、個別の半導体装置10を製造することができる。
なお、半導体装置10の個片化は、例えば、金型のパンチによって各リード22をセクションバー82から切り離すことによって実現することもできる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)リードフレーム20の下部を樹脂層40から突出させ、その樹脂層40から露出されたダイパッド21及びリード22の下面及び側面に半田めっき膜50を形成するようにした。すなわち、半田めっき膜50を立体的に形成するようにした。これにより、マザーボード等の実装用の基板60に半導体装置10を実装した際の実装信頼性を向上させることができる。
(2)ダイパッド21及びリード22の側面に、開口部20Xの内側に突出する突出部23を形成し、その突出部23の下面を含む表面全面を被覆するように樹脂層40を形成するようにした。すなわち、突出部23の下方で凹部25の内壁面に食い込んで、ダイパッド21及びリード22を係止するように樹脂層40を形成した。これにより、ダイパッド21及びリード22の一部である突出部23が、樹脂層40内に食い込んで抜けにくいアンカー形状に形成される。このため、ダイパッド21及びリード22が樹脂層40から脱離することを好適に抑制できる。
(3)開口部20Xを充填するように樹脂層40を形成した後に、その樹脂層40を下面側から溶解して樹脂層40を薄化するようにした。このため、仮に、樹脂層40を形成する際に金属板80の下面にモールド樹脂が漏れ出した場合であっても、そのモールド樹脂を溶解することができる。これにより、樹脂層40を形成する際に使用するテープ92を省略することもできる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における突出部23の形成位置は特に限定されない。例えば、上記実施形態では、各リード22の先端部の側面に突出部23を形成するようにしたが、各リード22の側面全面に突出部23を形成するようにしてもよい。また、各リード22の長手方向に延びる側面のみに突出部23を形成するようにしてもよい。
あるいは、ダイパッド21及び各リード22の側面のうち各リード22の側面のみに突出部23を形成するようにしてもよい。また、ダイパッド21及び各リード22の側面のうちダイパッド21の側面のみに突出部23を形成するようにしてもよい。
・上記実施形態では、ダイパッド21の外周部を下面側から薄化し、各リード22の先端部を下面側から薄化することにより、ダイパッド21と各リード22との間の開口部20Xにおいて突出部23を形成するようにした。
これに限らず、図9(a)に示すように、ダイパッド21の外周部における薄化、及び各リード22の先端部における薄化を省略してもよい。すなわち、突出部23の形成を省略してもよい。但し、この場合には、図9(b)に示すように、開口部20Yの断面形状を、その開口部20Yの深さ方向の中途部が最狭部(内径が最も狭くなる部分)となる略鼓状に形成する。具体的には、開口部20Yの断面形状は、その開口部20Yの深さ方向の中央部分に「くびれ」をもたせるように湾曲して形成されている。より具体的には、開口部20Yは、リードフレーム20の上面側に形成され、内側面がリードフレーム20の内方に向かって湾曲状に凹むように形成された凹部27と、リードフレーム20の下面側に形成され、内側面がリードフレーム20の内方に向かって湾曲状に凹むように形成された凹部28とが連通して構成されている。そして、凹部27の内側面の下端と凹部28の内側面の上端との接続部分が上記最狭部となる。換言すると、凹部27の内側面の下端と凹部28の内側面の上端との接続部分が、他の部分よりも開口部20Yの内側に突出する突出部26となる。本例では、図示は省略するが、隣接するリード22間に位置する開口部20Yも、ダイパッド21と各リード22との間に位置する開口部20Yと同様の形状を有している。なお、凹部27,28の断面形状は、例えば、半円状又は台形状に形成されている。
このような半導体装置10の樹脂層40は、リードフレーム20の開口部20Y内の一部に形成され、リードフレーム20の下部を露出するように形成されている。具体的には、樹脂層40は、凹部27を充填するとともに、凹部28内の一部に形成されている。より具体的には、開口部20Yの内側面のうち、凹部27の内側面全面と、突出部26の表面全面と、凹部28の内側面の一部とを被覆するように形成されている。すなわち、樹脂層40は、突出部26の下方で凹部28の内側面(湾曲面)に食い込んで、リードフレーム20を係止するように形成されている。換言すると、リードフレーム20(ダイパッド21及びリード22)の一部である突出部26は、樹脂層40内に食い込んで抜けにくいアンカー形状に形成されている。
その一方で、樹脂層40は、開口部20Yのうちリードフレーム20の下面側の空間には形成されていない。これにより、リードフレーム20の下部は、樹脂層40から露出し、樹脂層40から突出している。そして、ダイパッド21及びリード22の下面全面と、開口部20Yにおいて樹脂層40から露出されたダイパッド21及びリード22の側面とを被覆するように半田めっき膜50が形成されている。
次に、図9に示したリードフレーム20(特に、開口部20Y)の製造方法について説明する。
まず、図10(a)に示す工程では、図4に示した工程と同様に、金属板80を準備する。続いて、金属板80の上面に、開口パターン90Xを有するレジスト層90を形成するとともに、金属板80の下面に、開口パターン91Xを有するレジスト層91を形成する。開口パターン90X,91Xは、開口部20Yの形成領域に対応する部分の金属板80の上面及び下面をそれぞれ露出するように形成される。このとき、開口パターン90Xと開口パターン91Xとは、平面視で互いに重なる位置に形成され、略同じ大きさの平面形状に形成されている。
次いで、図10(b)に示す工程では、レジスト層90,91をエッチングマスクとする等方性エッチングにより、金属板80を両面からエッチングして開口部20Yを形成する。この等方性エッチングにより、エッチングが金属板80の面内方向に進行するサイドエッチ現象によって、レジスト層90,91に被覆された金属板80の一部も除去される。この等方性エッチングにより、金属板80の上面側に、内側面が湾曲面となる凹部27が形成されるとともに、金属板80の下面側に、内側面が湾曲面となる凹部28が形成される。そして、凹部27と凹部28とが連通されて開口部20Yが形成される。このとき、凹部27の内側面の下端と凹部28の内側面の上端との接続部分が、他の部分よりも開口部20Yの内側に突出する突出部26となる。また、開口部20Yの形成により、図6(a)に示した工程と同様に、セクションバー82(図5(a)参照)と、サポートバー83(図5(a)参照)と、ダイパッド21と、リード22とが画定される。
その後、レジスト層90,91を例えばアルカリ性の剥離液により除去する。これにより、図10(c)に示すように、本実施形態のリードフレーム20が形成される。
以上説明した半導体装置10であっても、上記実施形態の(1)〜(3)と同様の効果を奏することができる。
・図9に示した半導体装置10の開口部20Yでは、凹部27,28の内側面を湾曲面としたが、例えば、凹部27,28の内側面を傾斜面としてもよい。具体的には、凹部27,28を、突出部26(最狭部)から両開口端に向かうに連れて開口径が大きくなるように形成してもよい。
・図9に示した半導体装置10の開口部20Yでは、開口部20Yの深さ方向の略中央部に突出部26を設けるようにしたが、突出部26の形成位置はこれに限定されない。
例えば図11(a)に示すように、突出部26を、開口部20Yの深さ方向の中央部よりも上方(例えば、リード21の上面側)に設けるようにしてもよい。この場合であっても、樹脂層40は、開口部20Y内において、突出部26の下面を含む表面全面を被覆するように形成される。
また、図11(b)に示すように、突出部26を、開口部20Yの深さ方向の中央部よりも下方(例えば、リード21の下面側)に設けるようにしてもよい。この場合であっても、樹脂層40は、開口部20Y内において、突出部26の下面を含む表面全面を被覆するように形成される。
・上記実施形態では、半導体装置10の側面となるリード22の基端部の側面を、半田めっき膜50から露出させるようにした。これに限らず、リード22の基端部の側面を被覆するように半田めっき膜50を形成するようにしてもよい。
例えば図12(a)に示すように、各リード22の基端部29の下面に凹部29Xを形成し、その凹部29Xの内側面の一部を被覆する半田めっき膜50を形成するようにしてもよい。具体的には、図12(b)に示すように、各リード22の基端部29は、凹部29Xの形成により、そのリード22の下面側から薄化されている。これにより、リード22の基端部29の側面は、上面が下面よりも長手方向に長い階段形状に形成されている。
樹脂層40は、凹部29X内の一部に形成され、凹部29Xの内側面の下部を露出するように形成されている。具体的には、樹脂層40は、凹部29X内において、基端部29の下面(つまり、凹部29Xの底面)を被覆するとともに、凹部29Xの内側面のうちリード22の上面側の内側面を被覆するように形成されている。
半田めっき膜50は、樹脂層40から露出された凹部29Xの内側面を被覆するように形成されている。本例では、凹部29Xの内側面を被覆する半田めっき膜50の側面と、リード22の基端部29の側面と、樹脂層40の側面とが略面一に形成されている。なお、リード22の基端部29の側面と樹脂層40の側面とを、凹部29Xの内側面を被覆する半田めっき膜50の側面よりも外方に突出するように形成してもよい。
以上説明した半導体装置10は、上記実施形態の半導体装置10の製造方法と同様の製造方法により製造することができる。但し、図13に示すように、半導体装置10を個片化する際の切断位置(一点鎖線参照)が上記実施形態(図8(b)参照)と異なる。また、上記実施形態では、セクションバー82の下面のみに凹部82Xが形成されていたが、本変形例では、セクションバー82及び各リード22の基端部29の下面に凹部29Xが形成されている。すなわち、凹部29Xは、セクションバー82を下面側から薄化するとともに、基端部29を下面側から薄化するように形成されている。そして、半導体装置10を個片化する際の切断位置が、各個別領域A1において、凹部29Xの内側面を被覆する半田めっき膜50よりも外側の位置に設定されている。
このような構造によれば、半田めっき膜50が、リード22の先端部の側面(具体的には、凹部25の内側面)の一部を被覆するとともに、リード22の基端部29の側面(具体的には、凹部29Xの内側面)の一部を被覆するように形成される。これにより、半田めっき膜50が、リード22の先端部側だけではなく、基端部29側でも立体的に形成される。このため、リード22及び半田めっき膜50の接合性を向上させることができる。この結果、基板60等に半導体装置10を実装する際における実装信頼性を向上させることができる。
・図14に示すように、各リード22の基端部の側面全面を被覆するように半田めっき膜50を形成してもよい。例えば、半田めっき膜50を形成する前に、個別の半導体装置10に個片化し、樹脂層40から露出するダイパッド21及びリード22の表面全面に半田めっき膜50を形成することにより、各リード22の基端部の側面全面に半田めっき膜50を形成することができる。
・上記実施形態及び上記各変形例における半田めっき膜50を省略してもよい。但し、この場合には、図15に示すように、リードフレーム20(ダイパッド21及びリード22)の表面全面にめっき層100が形成されていることが好ましい。めっき層100の例としては、例えば、リードフレーム20の表面上に、下地層としてのNiめっき層と、Pdめっき層と、Auめっき層とが順に積層されためっき層を挙げることができる。また、めっき層100の別の例としては、例えば、リードフレーム20の表面上に、下地層としてのNiめっき層と、Pdめっき層と、Agめっき層と、Auめっき層とが順に積層されためっき層を挙げることができる。
この場合においても、樹脂層40は、開口部20X内において突出部23の下面を含む表面全面を被覆するように形成されている。具体的には、本例の樹脂層40は、突出部23の表面を被覆するめっき層100の表面全面を被覆するように形成されている。
なお、図15では、上記実施形態の半導体装置10の変形例を示したが、図9〜図13に示した変形例の半導体装置10も同様に変更することができる。
・上記実施形態及び上記変形例の半導体装置10は、QFNタイプの半導体装置に具体化したが、これに限定されない。例えば、半導体装置10を、SONタイプの半導体装置に具体化してもよい。
・上記実施形態及び上記各変形例におけるダイパッド21を省略してもよい。
・上記実施形態及び上記変形例におけるリードフレーム20に実装される半導体素子30の数や、その半導体素子30の実装の形態(例えば、ワイヤボンディング実装、フリップチップ実装、又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
10 半導体装置
20 リードフレーム
20X,20Y 開口部
21 ダイパッド
22 リード
23,26 突出部
24,27 凹部(第1凹部)
25,28 凹部(第2凹部)
29 基端部
29X 凹部(第3凹部)
30 半導体素子
35 金属線
40 樹脂層
50 半田めっき膜
80 金属板

Claims (9)

  1. 複数のリードを有するリードフレームと、
    前記リードフレームを厚さ方向に貫通し、前記複数のリードを画定する開口部と、
    前記リードと電気的に接続され、前記リードフレームに実装された半導体素子と、
    前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、
    前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、
    前記開口部は、前記リードフレームの上面側に形成され、内側面が湾曲面に形成された第1凹部と、前記リードフレームの下面側に形成され、内側面が湾曲面に形成された第2凹部とが連通されて形成され、
    前記突出部は、前記第1凹部の内側面の下端と前記第2凹部の内側面の上端との接続部分であって、他の部分よりも内径が狭くなっている部分であり、
    前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されていることを特徴とする半導体装置。
  2. ダイパッドと、前記ダイパッドの周囲に設けられた複数のリードとを有するリードフレームと、
    前記リードフレームを厚さ方向に貫通し、前記ダイパッドと前記複数のリードとを画定する開口部と、
    前記ダイパッドの上面に搭載された半導体素子と、
    前記半導体素子と前記リードの上面とを電気的に接続する金属線と、
    前記リードフレームの上面を被覆し、前記半導体素子及び前記金属線を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、
    前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、
    前記開口部は、前記リードフレームの上面側に形成され、内側面が湾曲面に形成された第1凹部と、前記リードフレームの下面側に形成され、内側面が湾曲面に形成された第2凹部とが連通されて形成され、
    前記突出部は、前記第1凹部の内側面の下端と前記第2凹部の内側面の上端との接続部分であって、他の部分よりも内径が狭くなっている部分であり、
    前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されていることを特徴とする半導体装置。
  3. 前記突出部は、前記リードの先端部の側面及び前記リードの長手方向に延びる側面に形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記樹脂層から露出された前記リードフレームの表面を被覆する半田めっき膜を有することを特徴とする請求項1〜のいずれか一項に記載の半導体装置。
  5. 前記半導体装置の側面となる前記リードの側面は、前記半田めっき膜から露出されていることを特徴とする請求項に記載の半導体装置。
  6. 前記リードの前記半導体装置の側面側の端部には、下面に第3凹部が形成され、
    前記樹脂層は、前記第3凹部の底面を被覆するように形成され、
    前記半田めっき膜は、前記樹脂層から露出された前記第3凹部の内側面を被覆するように形成されていることを特徴とする請求項に記載の半導体装置。
  7. 金属板を準備する工程と、
    前記金属板をエッチング加工又はプレス加工し、複数のリードを画定する開口部を形成し、前記複数のリードを有するリードフレームを形成する工程と、
    前記リードフレームに半導体素子を実装する工程と、
    前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部を充填する樹脂層を形成する工程と、
    前記樹脂層の下面側から前記樹脂層の一部を除去し、前記リードフレームの下面側の側面を露出させる工程と、を有することを特徴とする半導体装置の製造方法。
  8. 前記樹脂層の一部を除去する工程では、前記樹脂層を下面側から溶解することを特徴とする請求項に記載の半導体装置の製造方法。
  9. 前記開口部を形成する工程では、前記開口部を形成するとともに、前記リードフレームの側面に、前記開口部の内側に突出する突出部を形成し、
    前記樹脂層の一部を除去する工程では、前記突出部の下面を被覆する前記樹脂層が残るように前記樹脂層の一部を除去することを特徴とする請求項7又は8に記載の半導体装置の製造方法。
JP2015147882A 2015-07-27 2015-07-27 半導体装置及び半導体装置の製造方法 Active JP6505540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015147882A JP6505540B2 (ja) 2015-07-27 2015-07-27 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015147882A JP6505540B2 (ja) 2015-07-27 2015-07-27 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017028200A JP2017028200A (ja) 2017-02-02
JP2017028200A5 JP2017028200A5 (ja) 2018-04-26
JP6505540B2 true JP6505540B2 (ja) 2019-04-24

Family

ID=57949955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015147882A Active JP6505540B2 (ja) 2015-07-27 2015-07-27 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6505540B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909629B2 (ja) * 2017-05-10 2021-07-28 ローム株式会社 半導体装置
JP7022541B2 (ja) * 2017-09-11 2022-02-18 ローム株式会社 半導体装置
JP2019110278A (ja) * 2017-12-20 2019-07-04 株式会社デンソー 半導体装置
JP7450575B2 (ja) * 2021-03-18 2024-03-15 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436159B2 (ja) * 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP3046024B1 (ja) * 1999-04-23 2000-05-29 松下電子工業株式会社 リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP5126687B2 (ja) * 2009-02-16 2013-01-23 大日本印刷株式会社 樹脂封止型半導体装置、リードフレーム、リードフレームの製造方法、および樹脂封止型半導体装置の製造方法
JP5319571B2 (ja) * 2010-02-12 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8389330B2 (en) * 2010-06-24 2013-03-05 Stats Chippac Ltd. Integrated circuit package system with package stand-off and method of manufacture thereof

Also Published As

Publication number Publication date
JP2017028200A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
EP1952440B1 (en) Metal cuboid semiconductor device and method
US9190296B2 (en) Fabrication method of semiconductor package without chip carrier
US9397068B2 (en) Package in package (PiP) electronic device and manufacturing method thereof
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US20090102063A1 (en) Semiconductor package and method for fabricating the same
US20040142505A1 (en) Semiconductor package free of substrate and fabrication method thereof
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
TWI455213B (zh) 無外引腳封裝結構及其製作方法
JP2000100843A (ja) 半導体パッケージおよびその製造方法
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
US20080105960A1 (en) Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
US9202712B2 (en) Lead frame and a method of manufacturing thereof
WO2013097580A1 (zh) 一种芯片上芯片封装及制造方法
US20080303134A1 (en) Semiconductor package and method for fabricating the same
JP4400492B2 (ja) 電子装置
US9190354B2 (en) Semiconductor device and manufacturing method of the same
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013254984A (ja) 半導体装置
JP3802500B2 (ja) リードフレーム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R150 Certificate of patent or registration of utility model

Ref document number: 6505540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150