JP5319571B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5319571B2
JP5319571B2 JP2010028705A JP2010028705A JP5319571B2 JP 5319571 B2 JP5319571 B2 JP 5319571B2 JP 2010028705 A JP2010028705 A JP 2010028705A JP 2010028705 A JP2010028705 A JP 2010028705A JP 5319571 B2 JP5319571 B2 JP 5319571B2
Authority
JP
Japan
Prior art keywords
lead
sealing body
dam
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010028705A
Other languages
English (en)
Other versions
JP2011166000A (ja
Inventor
知二 天内
俊之 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010028705A priority Critical patent/JP5319571B2/ja
Priority to US13/024,714 priority patent/US8377751B2/en
Publication of JP2011166000A publication Critical patent/JP2011166000A/ja
Application granted granted Critical
Publication of JP5319571B2 publication Critical patent/JP5319571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるレジン除去技術に適用して有効な技術に関するものである。
リードフレーム上に半導体チップを搭載し、樹脂モールドでそれらリードフレームおよび半導体チップを一体に封止した半導体装置において、ダムバー（タイバー）はリードフレームのリード間を連結するものであり、樹脂モールドでリードフレームと半導体チップを一体に封止する時に樹脂モールドがリード間に流れ出てくるのを堰き止める役割を果たすものである。
また、このダムバーは各リードを補強する役割も有する。そして、樹脂モールドによる封止が終了すると、このダムバーはプレス金型（切断金型）内にセットされているパンチ（切断刃）やダイなどを用いて切断除去され、リードフレームの各リードが、ダムバーによってそれぞれが連結された状態から、個々のリードに切り離される。
特開平４-１５７７６１号公報（特許文献１）には、従来のタイバー切断方法として、プレス金型内にセットされているパンチとそれに精密に嵌合するダイとを用いて、モールド樹脂から出ているリードフレームのリードと他のリードとの間に生じる樹脂ダム部とタイバー部とを同時に打ち抜く技術が開示されている。また、同公報には、樹脂ダム部にレーザ光線を照射し、その熱でダム部の樹脂を溶融して除去し、その後、パンチを用いてタイバー部を切断除去する技術が開示されている。
特開平８-３１６３９６号公報（特許文献２）には、従来の樹脂封止半導体装置の製造方法の一例として、ダムバーを有するリードフレームを使用し、樹脂封止部からダムバー迄の間のリードの間に形成され、リードとほぼ同一の厚さの樹脂であるダム内レジンを細いくさび形状のスポットを有するレーザ光によりダムバーごと切断、除去する技術が開示されている。
特開平４-１５７７６１号公報 特開平８-３１６３９６号公報
リードフレームを用いた半導体装置（または半導体集積回路装置）の製造方法では、搭載された半導体チップを封止する封止体を形成する工程（樹脂封止工程、モールド工程）において、供給された樹脂がリードフレームのデバイス領域の外側に漏れないようにするために、前記特許文献１および２に示すように、ダムバー（タイバー）が形成されたリードフレームを使用することが多い。
そのため、樹脂封止工程を施した後では、前記特許文献１の図１（ａ）および図３（ａ）に示すように、半導体チップを封止する封止体（チップ封止用樹脂）だけでなく、この封止体の周囲に位置し、封止体の側面から露出（突出）するリードとダムバーとで囲まれる領域にも封止体（ダム内樹脂、リード間樹脂、ダム内レジン）が形成される。
そして、樹脂封止工程後のダム切断工程において、前述のダムバーとダム内樹脂は除去され、その後のめっき工程において、リード表面に外装めっきとなるめっき膜の形成を行う。
このダム切断工程におけるダム内樹脂を除去する方法について本願発明者らが検討した結果、金型パンチ（切断刃）でダム内樹脂を除去する方法および前記特許文献１，２に開示されている方法では、以下の問題が発生することが明らかとなった。
まず、ダムバーおよびダム内樹脂を金型パンチ（切断刃）で打ち抜いて除去した場合、
前記特許文献１の図３（ｂ）に示すように、ダムバーごとダム内樹脂を除去することができる。しかし、前記特許文献１の図３（ｃ）に示すように、金型パンチで打ち抜く領域と、その領域に隣接するリードとの間には、材料公差分や切断公差分を考慮した所定のクリアランスが設けられており、そのクリアランスが設けられている関係でリードの側面にダム内樹脂の一部が残留してしまう。
また、前記特許文献２に開示されている方法により、レーザ（レーザ光）を照射してダムバーおよびダム内樹脂を除去した場合、図２３に示すように、封止体２の側面２ｃから突出するリード３の側面に、ダム内樹脂の残渣である残留樹脂２ｉが形成される。なお、図２３は半導体チップを搭載したリードフレームの一部を樹脂封止した半導体装置の要部平面図であり、封止体２の側面２ｃからリードフレームの一部である複数のリード３の一部が露出している領域を示している。
このように、リード３の側面に残留樹脂２ｉが形成されている場合、以下に説明するような不具合が発生する場合がある。
まず、ダムバーおよびダム内樹脂の除去工程の後のリード３の表面に外装めっきとなるめっき膜を形成するめっき工程において、めっき液が残留樹脂２ｉによりリード３表面と接触しなくなるので、その残留樹脂２ｉに覆われたリード３の表面には、めっき膜が形成されない。さらに、残留樹脂２ｉがリード３の表面から脱落すると、その部分はメッキ膜が形成されていないので、酸化や腐食を起こし易い。その結果、半導体装置を実装基板に半田実装する際、リード３が半田に濡れないといった問題が起きる。
また、めっき工程完了後にリード３を成形する際、残留樹脂２ｉがリード３の表面から脱落せず、付着したままの状態でリード成形を行うと、成形時の応力で残留樹脂２ｉがリード３の表面（側面）から剥がれ、接触していたリード３と隣り合う他のリード３の方に向くことがある。この時、残留樹脂２ｉとめっき膜とは殆ど密着していないので、めっき膜は残留樹脂２ｉの周囲から剥離し、針状（ひげ状、細線状）の金属バリとなって、残留樹脂２ｉと同様に接触していたリード３と隣り合う他のリード３の方に向く。そして、このめっき膜の金属バリの長さが隣り合うリード３同士の間の距離よりも長く、隣接するリード３と接触した場合や、２本のリード３からそれぞれ金属バリが向かい合うように突出し、それらが接触した場合は、リード３同士が電気的にショート（短絡）する問題に繋がる。
また、図２３に示すリード３の側面に形成された残留樹脂２ｉがリード３の表面から剥がれ、金型パンチによってダムバー（図示しない）およびダム内樹脂（図示しない）を除去するダム切断工程において、ダムバーおよびダム内樹脂の除去用の金型内に残留樹脂２ｉが落下する場合がある。同様に、リード３を所望の形状に曲げるためのリード３加工用の金型内に残留樹脂２ｉが落下する場合もある。これらの場合、落下した残留樹脂２ｉは、リード３に食い込み、リード３の表面に傷を付けたり、金型内のパンチまたはダイを破損させる原因になることも有る。
また、特許文献２に開示されている方法により、一度のレーザ（レーザ光）照射で図２５に示すダム内樹脂２ｆを除去できる程の高いエネルギーのレーザ照射によりダム内樹脂２ｆを除去しようとすると、レーザの熱により溶融した樹脂が異物となって周囲に飛散し、この異物が封止体２から露出するリード３の表面に付着する問題がある。なお、この異物は煤（すす）のような微小なものであるため、ダム内樹脂２ｆを除去する際に使用するレーザをリード３の表面にまで照射したとしても、除去することが困難であるだけでなく、かえってリード３の表面に異物を焦げ付かせる虞がある。異物がリード３の表面に付着すると、後のめっき工程において、リード３の表面にめっき膜が安定して形成されないので、半田との濡れ性やリードとの密着性といった信頼性が低下する。さらに、このような高いエネルギーを有するレーザ照射を行った場合、高温によりリードフレームの表面が酸化するなどしてリードフレームが変質し、後のめっき工程においてリード３の表面にめっき膜が形成されなくなる問題もある。
また、特許文献１に開示されている方法では、図２５に示すダム部１２ａの全域にレーザを照射しているため、ダム部１２ａ内の全ての樹脂を残さず除去しようとすると、レーザ照射に高いエネルギーが必要となる。この場合、上記した特許文献２に開示されている方法の問題点と同様に、レーザ照射によって発生した異物がリード３表面に付着することにより、リード３表面にめっき膜が形成されなくなる。これは、特許文献１に開示されているようにレーザ照射を複数回に分けて行っても、最終的にダム内樹脂２ｆを全て除去するエネルギーを要するので、同じ問題が発生する。
なお、隣り合うリード３同士の間でのショートは、リード３の表面に形成された残留樹脂２ｉの量が多いほど起こりやすくなる。以下に、リード３の表面に形成された残留樹脂２ｉが多く残る場合の仕組みを説明する。
通常、図２４に示すように、プレス金型内のダイ３２上であって金型パンチガイド３３の下にセットされている銅板３０を、金型パンチ（切断刃）３１で打ち抜いて銅板３０からなるリードフレームを形成する場合、銅板３０の上面３０ａから銅板３０の下面３０ｂに向けて（図２４に示す矢印の方向に）不要な銅板３０ｄをパンチで打ち抜く。このとき、図２４に示すように、金型パンチ３１の打ち抜きによって、銅板３０の上面３０ａと側面３０ｃの境界である銅板３０の角は、金型パンチ３１に押され、また、打ち抜かれる不要な銅板３０ｄによって銅板３０の下面３０ｂ方向に引き込まれるため、銅板３０の平坦な上面３０ａの高さよりも高さが下がり、曲線状の潰れ（凹み）３０ｅを有する形状となる。また、金型パンチ３１の打ち抜きによって、銅板３０の下面３０ｂと側面３０ｃとの境界である銅板３０の角は、金型パンチ３１によって打ち抜かれる不要な銅板３０ｄによって銅板３０の下面３０ｂ方向に引き込まれ、銅板３０の平坦な下面３０ｂよりも下方向に突出するバリ３０ｆが形成される。
上記したように、金型パンチ３１で形成されたリードフレームは、下面の端部に突出したバリ３０ｆを有しており、通常、このバリ３０ｆがある下面を上向きにしてリードフレームの主面とし、この主面上に半導体チップを搭載して使用する。これは、リードフレームに形成されたバリ３０ｆが下方向に形成されたままリードフレームとして使用すると、半導体装置を実装基板に実装した時にバリ３０ｆによってリードフレームの一部または全体が浮き上がり、半導体装置の実装不良を引き起こすことに繋がるためである。
このため、半導体チップの搭載されたリードフレームは、主面側にバリ３０ｆを有し、裏面側の角に曲線形状に凹んだ形状の潰れ３０ｅを有する。これは、リードフレームの一部であるリードも同様であり、リードの主面側の角にはバリ３０ｆが形成され、リードの裏面の角には曲線形状の潰れ３０ｅが形成される。
次に、リードフレームの主面に半導体チップ（図示しない）を搭載し、各リード３と半導体チップの主面の電極（図示しない）とをボンディングワイヤ（図示しない）により電気的に接続した後、金型内でモールドにより樹脂封止した半導体装置の平面図を図２５に示す。図２５において、封止体２から外部に露出した複数のリード３は、それぞれのリード３同士がダムバー１２により連結されており、ダムバー１２、隣り合うリード３および封止体２によって囲まれたダム部１２ａ内には、封止体２と同一の部材からなるダム内樹脂２ｆが形成されている。
また、図２５のＨ−Ｈ線における断面図を図２６に示す。図２６に示すように、リード３はその主面にバリ３０ｆを有し、裏面に潰れ３０ｅを有している。ここで、複数のリード３同士の間に形成されたダム内樹脂２ｆは、曲線形状を有する潰れ３０ｅの下部にも入り込んで形成されている。これは、封止体２およびダム内樹脂２ｆを形成するための金型の、潰れ３０ｅを有するリード３の裏面に接する面が平坦であり、金型内にモールド樹脂を流し込んだ際に、平坦な面を有する金型と、リード３の裏面の潰れ３０ｅの下部との隙間にモールド樹脂が入り込んでダム内樹脂２ｆを形成するためである。このため、図２７に示すように、図２６における半導体装置の要部を裏面側から見た場合、リード３の裏面の潰れ３０ｅ（図示しない）の形成された領域の表面にダム内樹脂２ｆが形成されており、図２７に破線で示したリード３の側面およびダムバー１２の側面とダム内樹脂２ｆとの境界よりもリード３側またはダムバー１２側にダム内樹脂２ｆが広がって形成されている。なお、リード３の裏面に形成されたダム内樹脂２ｆは、ダムバー１２側よりも封止体２の側面２ｃ近傍の方がより広い範囲でリード３の裏面を覆っており、封止体２の側面２ｃに沿う方向において、１本のリード３の裏面は両端から最大で約１００μｍ（約０．１ｍｍ）程度ずつダム内樹脂２ｆによって覆われている。封止体２の側面２ｃに沿う方向における１本のリード３の幅は約３００μｍ（約０．３ｍｍ）程度であるため、同方向においてリード３の裏面の両端が約１００μｍ程度ずつダム内樹脂２ｆによって覆われている場合、露出しているリード３の裏面の幅は約１００μｍ程度である。
なお、図２４に示すような金型パンチ３１による打ち抜きではなく、マスクとしてのレジスト膜が表面に配置されている銅板の上面および下面を薬液に晒すことにより形成されたリードフレーム（エッチングフレーム）１０ｄは、図２８に示すように、リードの断面形状において、リードフレームの上面と下面との間の側面に凸部３ｉを有している。このため、エッチングによって形成されたリードフレーム１０ｄを用いて半導体装置を製造した場合、リードフレーム１０ｄの樹脂封止工程において、上記した金型パンチ３１により形成されたリードフレーム１０と同様に、リード３ｈの側面の凸部３ｉの下部および上部にもダム内樹脂２ｆが形成される。
金型パンチによってダム内樹脂２ｆを除去する方法または前記特許文献１，２に開示されている方法により、図２６に示すリード３の主面側からレーザを照射してダム内樹脂２ｆを除去した場合、ダムバー１２側面およびリード３側面のダム内樹脂２ｆを除去したとしても、リード３の裏面の潰れ３０ｅの下部に形成されたダム内樹脂２ｆには金型パンチまたはレーザが当たらず、ダム内樹脂を完全に除去することが出来ない。
また、上記したエッチングフレームをリードフレームとして用いている場合も、図２８に示すリード３ｈの側面の凸部３ｉの下部のダム内樹脂２ｆには主面側からのレーザまたは金型パンチ３１が当たらないため、凸部３ｉの下部のダム内樹脂２ｆを除去することができない。
以上に述べたように、リード３の側面または下部に形成されたダム内樹脂２ｆの一部が除去されずに残留樹脂２ｉがリード３の表面に残った場合、リード３に潰れ３０ｅが形成されておらずリード３の側面とリードの主面および裏面とが垂直に接し、リード３の側面の全面がリード３の主面に対して垂直に形成されている場合よりもリード３表面に形成される樹脂が多くなる。すなわち、リード３に潰れ３０ｅが形成されている場合、よりリード３間のショートが起こりやすくなり、深刻な問題となる。
本発明の目的は、リード表面に形成された残留樹脂を確実に除去する技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性を向上する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の半導体装置の製造方法は、半導体チップを封止する第１封止体および前記第１封止体から露出する複数のリードを有する半導体装置の製造方法であって、以下の製造工程を有する。
（ａ）前記半導体チップを封止する前記第１封止体、前記第１封止体から露出する前記複数のリード、前記複数のリードと一体に形成されたダムバー、および前記第１封止体と前記複数のリードと前記ダムバーとで囲まれた領域に形成された第２封止体を有する半導体パッケージを準備する工程。
（ｂ）前記第２封止体にレーザを照射し、前記第２封止体を除去する工程。
（ｃ）前記（ｂ）工程の後、前記ダムバーの一部を除去する工程。
（ｄ）前記（ｃ）工程の後、前記複数のリードのそれぞれの表面にめっき膜を形成する工程。
本願発明の半導体装置の製造方法は、上記の製造工程を有し、前記（ｂ）工程では、前記第２封止体に対し、前記第２封止体に接する前記複数のリードの側面および前記ダムバーの側面に沿う経路に前記レーザを照射することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、リードの裏面の曲線形状部に形成されたダム内樹脂を確実に除去することにより、半導体装置の信頼性を向上することができる。
本実施の形態における半導体装置の平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示すリードの一部を拡大して示す平面図である。 本発明の実施の形態である半導体装置の製造工程を説明する平面図である。 図４の一部を拡大して示す平面図である。 図５のＢ−Ｂ線における断面図である。 図５に続く半導体装置の製造方法を説明する断面図である。 図７に続く半導体装置の製造方法を説明する平面図である。 図８のＣ−Ｃ線における断面図である。 図９に続く半導体装置の製造方法を説明する断面図である。 図１０に続く半導体装置の製造方法を説明する断面図である。 図１１に続く半導体装置の製造方法を説明する平面図である。 図１２のＤ−Ｄ線における断面図である。 図１２のＥ−Ｅ線における断面図である。 図１２のＦ−Ｆ線における断面図である。 図１２に続く半導体装置の製造方法を説明する平面図である。 （ａ）は、図１６における半導体装置の製造方法を説明する断面図である。（ｂ）は、図１６のＧ−Ｇ線における断面図である。 図１７に続く半導体装置の製造方法を説明する断面図である。 図１８に続く半導体装置の製造方法を説明する平面図である。 図１９に続く半導体装置の製造方法を説明する平面図である。 本発明の他の実施の形態における半導体装置の平面図である。 本発明の他の実施の形態における半導体装置の平面図である。 従来技術である半導体装置の要部平面図である。 半導体装置の製造方法を説明する要部断面図である。 半導体装置の製造方法を説明する平面図である。 図２５のＨ−Ｈ線における断面図である。 半導体装置の製造方法を説明する裏面図である。 半導体装置の製造方法を説明する断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
本実施の形態は、封止体から突出したリード（アウタリード）およびダムバーを有するリードフレームに半導体チップが搭載され、前記リードフレームの一部および前記半導体チップが封止樹脂された半導体装置に関するものである。
まず、本実施の形態の半導体装置１の構成について、図１〜図３を用いて説明する。図１は本実施の形態の半導体装置１の平面図であり、図２は、図１に示す半導体装置１のＡ−Ａ線における断面図である。また、図３は、図１に示すリード３の一部を拡大して示す平面図である。
図１に示すように、封止体（封止樹脂）２の平面形状はほぼ四角形である。図示はしないが、詳細には、各角部が面取り加工されており、これにより封止体の欠けを抑制している。また、図１および図２に示すように、封止体２は上面２ａと、この上面２ａとは反対側の下面２ｂと、この上面２ａと下面２ｂとの間に位置する側面２ｃと、上面２ａと下面２ｂとの間に位置し、側面２ｃと垂直に交わる側面２ｄとを有している。
図１および図２に示すように、外部端子として複数のリード３が封止体２の側面２ｃ（図１で言う半導体装置１の四辺の内の一辺と、その反対側の一辺）から露出している。詳細には、封止体２の側面２ｃに沿って形成された複数のリード３のそれぞれの一部は、図１および図２に示すように、封止体２の側面２ｃから外側に向かって突出しており、さらに封止体２の外側において、封止体２の上面２ａ側から下面２ｂ側に向かって折り曲げられている。封止体２の側面２ｃに沿う方向において、１本のリード３の幅は例えば約３００μｍ（約０．３ｍｍ）程度であり、リード３の主面に垂直に交わる方向において、リード３の厚さは約２００μｍ（約０．２ｍｍ）程度である。なお、リード３は、封止体２よりも外側のアウタリード３ｂと、一部が封止体によって封止されているインナリード３ａとを備えている。
また、封止体２の上面２ａには、図１に示すように、複数のリード３のうちの一番目のリード３を認識するために、マーク（アライメントマーク、位置認識マーク）２ｊが形成されている。
また、図２に示すように、封止体２の内部には半導体チップ４が配置されており、この半導体チップ４は、同じく封止体２の内部に配置されたチップ搭載部（ダイパッド、タブ）５の主面にダイボンド材（接着材）６を介して搭載されている。チップ搭載部５の下面は、封止体２の下面２ｂから露出している。なお、チップ搭載部５は、封止体２の下面２ｂから露出していない構造であってもよい。
また、半導体チップ４の主面に形成された複数の電極パッド（ボンディングパッド）４ｄは、複数の導電性部材７を介して、封止体２の内部に位置する複数のインナリード３ａとそれぞれ電気的に接続されている。なお、本実施の形態における導電性部材７は、例えば金（Ａｕ）等からなるボンディングワイヤである。また、この複数の導電性部材７も封止体２で封止されており、電気的及び機械的に保護されている。さらに、封止体２から露出するリード３の表面には、図２に示すように、めっき膜８が形成されている。なお、導電性部材７は、銅（Ｃｕ）、あるいはアルミニウム（Ａｌ）からなるワイヤを使用してもよく、銅またはアルミニウムからなる金属リボン等を用いてもよい。
また、封止体２の外側に位置する複数のリード３のそれぞれは、図３に示すように、リード３の側面（図３で言うリード３の長辺）に形成された突出部３ｃを有している。この突出部３ｃは、リードフレームに形成されていたダムバー（タイバー）を切断することにより形成された残留ダムバーである。そのため、複数のリード３のそれぞれに形成された突出部（残留ダムバー）３ｃは、隣り合うリード３に形成された突出部３ｃと対向するように形成されている。
なお、図１および図３のそれぞれの平面図では、構造を理解しやすくするためにリード３の表面に形成されためっき膜８を示していない。
次に、本実施の形態における半導体装置１の製造工程について、図４〜図２１を用いて、以下に説明する。
まず、図４および図５に示すように、Ｃｕ（銅）からなる銅板３０を準備し、金型パンチを用いて銅板の不要な部分を打ち抜き、銅板３０からなるリードフレーム１０を形成する。なお、図４は製造工程中の半導体装置を示す平面図であり、図５は図４において破線で示す領域を拡大した平面図である。このとき、銅板３０の上面から下面に向かって金型パンチによって打ち抜きを行った場合、打ち抜き工程の後に、形成されたリードフレーム１０の上面と下面を裏返し、この後の工程では、銅板３０の下面であった面をリードフレーム１０の主面として上向きにし、銅板３０の上面であった面をリードフレーム１０の裏面として下向きにして使用する。このようにすることで、金型パンチで銅板３０を打ち抜く際に銅板３０の上面から下面に向かう方向に形成されたバリが上向きになるので、半導体装置を実装基板に実装した際にバリによってリードフレーム１０の一部または全体が浮き上がることによって発生する半導体装置の実装不良を防止することができる。
図５に示すように、本実施の形態で使用するリードフレーム１０には、枠体（枠部）１０ｂの内側に複数のデバイス領域１０ａが形成されている。リードフレーム１０は、図４に示すように１方向に長い銅板３０からなり、図５に示すデバイス領域１０ａは、銅板３０の延在方向に並んで複数形成されている。すなわち、複数のデバイス領域１０ａは枠体１０ｂ内において１方向に一列に並んで形成されているが、図５では複数のデバイス領域１０ａの内の１つのデバイス領域１０ａのみを示している。また、枠体１０ｂには、リードフレーム１０を搬送するための送り穴（スプロケットホール）１０ｃが形成されている。
また、デバイス領域１０ａは、デバイス領域１０ａのほぼ中央部に形成されたチップ搭載部（ダイパッド、タブ）５と、このチップ搭載部５と一体に形成された複数の吊りリード１１とを有している。また、デバイス領域１０ａは、この複数の吊りリード１１の間に配置され、かつチップ搭載部５の周囲に配置された複数のリード３と、この複数のリード３のそれぞれと一体に形成されたダムバー（タイバー）１２とを有している。
また、複数のリード３のそれぞれは、後の封止工程において形成される封止体２（図１および図２参照）によってその一部を覆われるものであり、図５に示すように、ダムバー１２よりもチップ搭載部５側に位置するインナリード３ａと、このインナリード３ａとダムバー１２を介して一体に形成され、このダムバー１２よりもインナリード３ａから遠い位置に形成されたアウタリード３ｂとを備えている。
また、図示はしないが、チップ搭載部５に近いインナリード３ａの端部（後のワイヤボンディング工程においてワイヤが接続される領域）の表面には、銀（Ａｇ）からなるめっき膜が形成されている。本実施の形態におけるめっき膜の形成方法としては、電解めっき法を使用している。また、図示はしないが、リードフレーム１０を形成した後、銅からなるリードフレーム１０の表面にニッケル（Ｎｉ）からなるめっき膜を形成する。
なお、本実施の形態ではリードフレーム１０の部材として銅を用いているが、鉄（Ｆｅ）とニッケル（Ｎｉ）との合金を用いてもよい。また、本実施の形態におけるリードフレーム１０の厚さ（リード３の上面と下面との間隔）は、約２００μｍ（約０．２ｍｍ）程度である。
ここで、ダムバー１２よりもチップ搭載部５から遠い領域におけるリード３（アウターリード３ｂ部分）の断面図を図６に示す。図６は、図５のＢ−Ｂ線における断面図である。図６に示すように、リード３を含むリードフレーム１０の裏面の端部は曲線形状に凹んだ形状の潰れ３０ｅを有し、角が丸みを帯びた状態になっている。これは、図５に示す金型パンチを用いた打ち抜き工程によって形成されたリードフレーム１０の裏面側の端部が、図２４を用いて説明したように、金型パンチ３１によって打ち抜かれる不要な銅板３０ｄおよび金型パンチ３１によってリードフレーム１０の主面方向に引き込まれた状態で切断され、リードフレーム１０の裏面の端部の表面がリードフレーム１０の主面側に上がり、曲線状の潰れ３０ｅを有する形状となるためである。図６では、金型パンチ３１で不要な銅板３０ｄを打ち抜いた方向を矢印で示している。
また、図６に示すように、リードフレーム１０の主面の端部には、上方向に突出したバリ３０ｆが形成されている。これは、図５に示す金型パンチの打ち抜き工程によって形成されたリードフレーム１０の主面側の端部が、図２４を用いて説明したように、金型パンチ３１によってリードフレーム１０の裏面側から主面側に向けて打ち抜かれる不要な銅板３０ｄによってリードフレーム１０の主面よりも上方向に引張られた状態で切断され、リードフレーム１０の主面よりも上方向に突出する形状となるためである。
次に、図７に示すように、上記したリードフレーム１０および半導体チップ４を準備した後、半導体チップ４をチップ搭載部５の上面にダイボンド材６を介して搭載する。本実施の形態で使用するダイボンド材６はペースト状の接着材であり、例えばノズル（図示しない）を介してチップ搭載部５の上面に配置（塗布）してから、半導体チップ４を搭載する。図７は、リード３、半導体チップ４を含む製造工程中の半導体装置の断面図である。なお、図７においては、図５に示す枠体１０ｂを示していない。ここでは、ペースト状のダイボンド材６を介して半導体チップ４をチップ搭載部５に搭載しているが、半導体チップ４の裏面に予め接着層、例えばＤＡＦ（Die Attach Film）等を貼り付けておき、この接着層を介してチップ搭載部５に搭載してもよい。
次に、図８および図９に示すように、半導体チップ４の主面の電極パッド４ｄとリード３とを、導電性部材７を介して電気的に接続する。図８は半導体チップ４が搭載されたリードフレーム１０を示す平面図であり、図９は図８のＣ−Ｃ線における断面図である。導電性部材７であるボンディングワイヤは金属からなり、本実施の形態では、例えば金（Ａｕ）からなる。そのため、電極パッド４ｄの表面に金（Ａｕ）を形成しておくことで、ワイヤと電極パッド４ｄとの密着性を向上できる。なお、図９以降の図においては、図５に示す枠体１０ｂの図示を省略する。
次に、図１０に示すように、金型面（第１金型面）２１ａ、およびこの金型面２１ａに形成された凹部（キャビティ）２１ｂを有する上型（第１金型）２１と、上型２１の金型面２１ａに対向する金型面（第２金型面）２２ａ、およびこの金型面２２ａに形成された凹部（キャビティ）２２ｂを有する下型（第２金型）２２とを準備する。
その後、チップ搭載部５が下型２２の凹部２２ｂ内に位置するように、ワイヤボンディング工程を施したリードフレーム１０を成形金型２０の内部（上型２１と下型２２との間）に配置する。
次に、図１１に示すように、リードフレーム１０を上型２１と下型２２とでクランプした状態で、上型２１の凹部２１ｂおよび下型２２の凹部２２ｂのそれぞれに樹脂を供給し、半導体チップ４、複数の導電性部材７、チップ搭載部５、および複数のリード３をこの樹脂で封止する。
その後、供給された樹脂を熱硬化することで、封止体（チップ封止用樹脂）２を形成する。ここで、本実施の形態における封止体２を構成する樹脂は、熱硬化性のエポキシ系樹脂であり、複数のフィラー（シリカ）を含有している。また、本実施の形態における成形金型２０の温度は、約１８０℃程度である。
次に、前記熱硬化工程の後、成形金型内からリードフレーム１０を取り出すことで、図１２〜図１５に示すような、各デバイス領域１０ａに封止体２が形成されたリードフレーム１０を取得する。なお、図１２は成形金型内から取り出したリードフレーム１０の平面図であり、図１３、図１４および図１５はそれぞれ、図１２のＤ−Ｄ線、Ｅ−Ｅ線およびＦ−Ｆ線における断面図である。図１３は図中においてリード３の断面を示し、図１４は図中においてダムバー１２の断面を示し、図１５は図中においてリード３およびダム内樹脂２ｆの断面を示している。
ここで、本実施の形態では、図１１に示すように、金型面２１ａ、２２ａがリード３の上面および下面のそれぞれの一部に接触した状態で、樹脂を凹部２１ｂ、２２ｂ内に供給している。このため、図１２および図１４に示すように、複数のリード３のうちの隣り合うリード３間だけでなく、半導体チップ４を封止する封止体２と、複数のリード３のそれぞれの一部（金型でクランプされる部分）と、ダムバー１２とで囲まれた領域（樹脂蓄積領域）であるダム部１２ａにも、封止体（ダム内樹脂、リード間樹脂）２ｆが形成される。
なお、図１２〜図１５に示した工程の後に、封止体２が形成されたリードフレーム１０をベーク炉（図示しない）で熱処理（ベーク処理）する場合が多い。本ベーク工程では、約１５０℃程度の熱雰囲気中に封止体２が形成されたリードフレーム１０を配置し、約３〜３．５時間程度、熱を加える。
また、図１５に示すように、リード３は、図６に示すリードフレーム１０と同様に裏面の端部に潰れ３０ｅを有し、主面の端部にバリ３０ｆを有している。リード３の裏面は一律に平坦ではなく、端部に曲線形状に凹んだ形状の潰れ３０ｅを有するため、図１１における樹脂封止工程において、図１５に示す潰れ３０ｅがある領域においては、リード３の下部にも樹脂が充填され、ダム内樹脂２ｆが形成されている。
次に、図１６に示すように、レーザ（レーザ光）をダム内樹脂２ｆに対して主面側および裏面側から、矢印に示す経路に照射することで、ダム内樹脂２ｆの一部を除去する。図１６に示す矢印の経路は、リード３の側面およびダムバー１２の側面とダム内樹脂２ｆとの界面に沿う経路である。なお、図１６は、リード３が露出している封止体２の側面２ｃの近傍を拡大して示した拡大平面図である。
レーザ照射によるダム内樹脂２ｆの除去工程では、図１６に矢印で示す方向にレーザを走査しながら図１５に示すダム内樹脂２ｆにレーザを照射することで、ダム部１２ａ内において、リード３の側面およびダムバー１２の側面に形成されたダム内樹脂２ｆを除去する。このとき、ダム部１２ａ内において封止体２の側面２ｃからダムバー１２のある方向に向かって、ここでは約７０μｍ程度の幅を有する封止体側樹脂２ｇを形成し、隣り合うリード３の間の封止体２の側面２ｃからダムバー１２方向に突出して延びる凸状樹脂２ｈを形成する。封止体側樹脂２ｇは、隣り合うリード３同士の間において、封止体２の側面２ｃに沿って封止体２の側面２ｃの表面に延在する樹脂である。また、封止体側樹脂２ｇおよび凸状樹脂２ｈは、どちらもダム内樹脂２ｆからなるものである。図示は省略するが、レーザの走査は、レーザ装置のミラーの角度を操作することにより、レーザの照射位置を移動させるものである。
なお、レーザを走査して照射する経路は図１６に示す矢印方向に限られず、矢印の逆方向に走査してもよい。また、本実施の形態では、矢印の経路（コの字型の経路）内においてレーザの照射を停止せず、連続してレーザ照射を行う。また、矢印の経路上のレーザ照射を終えた後はレーザ照射を停止し、レーザ照射を停止した位置から近い方のリード３を跨ぐようにレーザの照射位置を移動し、隣り合う他のダム部１２ａ内において、同様の矢印方向にレーザ照射をすることにより、複数あるダム内樹脂２ｆを順次除去する。なお、封止体側樹脂２ｇを残さず、封止体２の側面２ｃには凸状樹脂２ｈ以外の樹脂を残さないようにレーザを照射しても構わないが、レーザは封止体２に照射しない事が望ましいため、本実施の形態では、封止体側樹脂２ｇを残すことで、レーザの位置がずれた場合であってもレーザが封止体２に照射されないようにしている。
また、封止体側樹脂２ｇは形成しないことも可能である。ただし、レーザの照射位置または図１０に示す成形金型２０の上型２１と下型２２との合わせ位置がずれたときに、封止体側樹脂２ｇを形成していない場合、図１６に示す封止体２の一部にレーザが照射され、封止体２が焼けてしまう虞がある。このため、封止体側樹脂２ｇは形成した方が好ましい。
なお、本実施の形態ではダム内樹脂２ｆを除去するためのレーザ照射を複数回に分けて行っており、ここではダム内樹脂２ｆに対して主面側および裏面側からそれぞれ２回ずつ行っている。このように、レーザ照射を複数回に分けて行うことにより、１回のレーザ照射のエネルギーは相対的に低くなるので、封止体２にレーザが当たったとしても封止体２のダメージ（焼け）を最小限に抑えることができる。
ここで照射するレーザは、周波数３〜４ｋＨｚ、電流値１６〜１８Ａ、移動速度（スキャンスピード、送りスピード）８０ｍｍ／秒のＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザとし、この条件でのレーザ照射をリードフレーム１０の主面側から全てのダム部１２ａに対して２回行った後、リードフレーム１０の裏面側から全てのダム部１２ａに対して２回行う。また、レーザは、レーザの照射される箇所の中心から半径約２５μｍ程度、つまりφ約５０μｍ程度の円の範囲のスポットに照射される。なお、上記したレーザの電流値とは、ＹＡＧレーザの媒体を励起するために照射する光源（アークランプ、レーザーダイオード等）に流す電流の値であり、これを増すことによりレーザの出力を上げることができる。
ここで、レーザを照射する経路について図１６を用いて詳細に説明する。なお、ダム部１２ａを挟んで隣り合うリード３同士のそれぞれの対向する側面の内、一方のリードの側面を第１側面とし、対向するもう一方のリードの側面を第２側面とする。
まず、第１側面に沿う位置であって、封止体２の近傍からダム内樹脂２ｆに対するレーザ照射を開始し、ダムバー１２に向かって第１側面に沿う方向にレーザの照射位置を走査させながらダム内樹脂２ｆにレーザを照射する。このとき、レーザをリード３に照射しすぎないことが好ましく、かつ第１側面に形成されたダム内樹脂２ｆを除去する必要があるため、レーザの照射位置の中心は第１側面に対して近すぎても離れすぎてもいけない。
次に、第１側面に沿ったレーザ照射がダムバー１２に近づいたら、第１側面に沿う方向と垂直に交わる方向であって、第１側面に対向する第２側面に向かう方向にレーザの走査方向を変え、ダムバー１２とダム部１２ａとの界面であるダムバー１２の側面に沿ってレーザを走査しながらダム内樹脂２ｆに照射する。このときの前記ダムバー１２の側面からレーザの照射位置の中心までの距離は、リード３の第１側面に沿ってレーザを照射した際の第１側面とレーザの照射位置の中心との距離と同じ距離とすることが好ましい。
次に、前記ダムバー１２の側面に沿ったレーザ照射が第２側面に近づいたら、前記ダムバー１２の側面に沿った方向と垂直に交わる方向であって、第２側面に沿う方向にレーザの走査方向を変え、ダムバー１２の近傍から封止体２に向かってレーザの照射位置を走査しながらレーザを照射する。このとき、第２側面からレーザの照射位置の中心までの距離は、第１側面に沿ってレーザを照射した際の第１側面とレーザの照射位置の中心との距離と同じ距離とすることが好ましい。
次に、レーザの照射位置が封止体２に近づいたらレーザの照射を停止し、１つのダム部１２ａ内におけるレーザの照射工程を終了する。なお、レーザを複数回照射する場合は、前述の動作をその回数分繰り返す。
その後は、レーザの照射を停止した状態で隣り合う他のダム部１２ａのレーザ照射開始位置にレーザの照射位置を移動させ、前記工程と同様のレーザ走査を行って前記他のダム部１２ａ内のダム内樹脂２ｆを除去する。これを繰り返すことで、各ダム内樹脂２ｆを除去する。なお、各ダム部１２ａにおいて、第１側面、ダムバー１２の側面および第２側面のそれぞれに沿う経路におけるレーザの照射は連続して行う。
ここで、レーザを照射する位置とリード３の側面またはダムバー１２の側面との距離について説明する。
ダム内樹脂２ｆを除去するためのレーザは、レーザ照射のスポットの半径の範囲内の距離でダム部１２ａに接するリード３の側面およびダムバー１２の側面から離間した位置に照射することが好ましい。
換言すると、図１６に示す矢印の経路はリード３の側面およびダムバー１２の側面とダム内樹脂２ｆとの界面に沿う経路であるが、リード３の側面およびダムバー１２の側面に形成されたダム内樹脂２ｆを除去できればよいため、レーザ照射の中心位置を前記界面に位置させてレーザ照射を行うのではなく、前記界面よりもダム内樹脂２ｆ側にレーザ照射の中心位置をずらした位置にレーザを照射することが望ましい。
ここで、レーザが照射されるスポットの範囲がレーザの照射位置の中心から半径約２５μｍ程度のレーザを用いた場合を例に挙げて説明すると、本実施の形態では、図１６に示す矢印の経路は、リード３の側面およびダムバー１２の側面に沿う方向であって、リード３の側面およびダムバー１２の側面のそれぞれからダム内樹脂２ｆの方向に約２５μｍ以内の範囲で離間した経路となる。
これは、レーザの照射されるスポットの範囲を大きくした状態でレーザ照射をすると、ダム内樹脂２ｆを全て除去してしまい、大量の塵埃を発生させてしまう原因となるためである。よって、発生する塵埃の量およびレーザの消費エネルギーを低減させるために、レーザの照射スポットの範囲の半径を約２５μｍ以内に小さく絞ることが望ましいことになる。また、レーザの照射位置については、リード３の側面およびダムバー１２の側面に形成されたダム内樹脂２ｆを除去するために、リード３の側面およびダムバー１２の側面のそれぞれからダム内樹脂２ｆの方向に約２５μｍの範囲内で離間させることが好ましいことになる。
このようにすることで、レーザ照射の中心位置を前記界面に位置させてレーザ照射を行う場合に比べて、リード３に対するレーザの照射エネルギーが小さくなるので、リード３のダメージ（焦げ・焼け）を低減しつつ、リード３の側面およびダムバー１２の側面に形成されたダム内樹脂２ｆを除去することができる。
なお、このときリード３の上面または下面の端部にレーザが多少照射されても、半導体装置の品質上、特に問題となることはない。図１６に示す矢印の経路に沿ってレーザを照射することによりレーザに晒されたリード３の上面または下面には痕（照射痕、若干の焦げ痕）が残る。この痕は、後のめっき工程によってリード３の表面にめっき膜を形成した後も確認することが可能である。
また、図１６に示すレーザ照射によるダム内樹脂２ｆの除去工程を、図１７（ａ）および図１７（ｂ）を用いて説明する。図１７（ａ）および図１７（ｂ）は、図１５と同じ位置における断面図であり、図１７（ｂ）は図１６のＧ−Ｇ線における断面図でもある。
図１６に示すレーザ照射によるダム内樹脂２ｆの除去工程では、まず図１７（ａ）に示すように、リード３の主面側からダム内樹脂２ｆに対して図１６に示す矢印の方向にレーザを照射し、ダム内樹脂２ｆの主面側の半分の領域を除去する。このとき、図１６に示す矢印の経路から離れているダム部１２ａの中央部は、図１６に示す矢印の経路（レーザ照射経路）から離れているためダム内樹脂２ｆが除去される量が少なく、除去されなかったダム内樹脂２ｆの一部がダム内樹脂２ｆの上面において上方に盛り上がる形状となって残る。
なお、図１７（ａ）に示すように、リード３の主面方向からのレーザ照射によってリード３の主面の端部が一部除去されても構わない。ここでは、リード３の側面からリード３の中央方向に２５μｍの幅の範囲でリード３の側面に沿った領域が、レーザ照射によってリード３の主面から裏面方向に最大１０μｍ程度の深さで一部除去される。
次に、図１７（ｂ）に示すように、リード３の裏面側からダム内樹脂２ｆに対して図１６に示す矢印の方向に２回レーザを照射し、ダム内樹脂２ｆの残りの半分の領域を除去する。このとき、主面側からレーザ照射した工程と同様に、ダム部１２ａの中央のダム内樹脂２ｆは除去される量が少ないため、図１７（ａ）に示す工程においてダム内樹脂２ｆの上面に形成され上向きに盛り上がった樹脂と、裏面からのレーザ照射によって残ったダム部１２ａの中央部の樹脂とで構成される凸状樹脂２ｈが形成される。
また、リード３の裏面方向からのレーザ照射により、図１７（ａ）に示すリード３の下部であって潰れ３０ｅの表面に形成されたダム内樹脂２ｆも除去される。このとき、レーザ照射によってリード３の裏面の端部が一部除去されても構わない。ここでは、図１７（ａ）を用いて説明した工程と同様に、リード３の側面からリード３の中央方向に２５μｍの幅の範囲でリード３の側面に沿った領域が、レーザ照射によってリード３の裏面から主面方向に最大１０μｍ程度の深さで一部除去される。
ここで、金型パンチを用いてダムバー１２およびダム内樹脂２ｆを除去する方法、または特許文献２に開示されているようにレーザ照射によってダムバー１２およびダム内樹脂２ｆを除去する方法を用いた場合、リード３の側面に樹脂が残留し、この樹脂が、完成した半導体装置のリード３同士の間でショートを引き起こす原因となる問題があった。
本実施の形態では、図１６を用いて説明したように、リード３の側面およびダムバー１２の側面に沿う経路にレーザを照射することにより、ダム部１２ａ内においてリード３の側面およびダムバー１２の側面のダム内樹脂２ｆを残すことなく除去することができる。その結果、めっき膜の金属バリの発生が無くなり、リード３間の金属バリによるショートの発生を防ぐことができる。
また、特許文献１に開示されているように、ダム部１２ａ内の全域にレーザを照射し、ダム内樹脂２ｆを全て除去した場合、または特許文献２に開示されているように、ダムバー１２ごとダム内樹脂２ｆを除去した場合は、どちらの方法もダム内樹脂２ｆを除去するために高エネルギーでのレーザ照射が必要となる。このため、高エネルギーでのレーザ照射によって発生した異物（すす）がリードフレーム１０に付着し、または高温が発生することによってリードフレーム１０が変質することにより、後のめっき工程においてリードフレーム１０の表面にめっき膜が形成されなくなる問題があった。
本実施の形態では、リード３の側面およびダムバー１２の側面に沿う経路のみにレーザを照射するため、レーザ照射の際にダム内樹脂の全てを除去する程の高いエネルギーを要せず、異物の発生およびリードフレーム１０の加熱による変質を防ぐことができる。
また、特許文献１または特許文献２に開示されている方法では、ダム内樹脂除去の際のレーザ照射はリードフレームの主面方向からのみであったため、図１５に示すリード３の下部に形成されたダム内樹脂２ｆにはレーザは照射されず、ダム内樹脂２ｆが除去されず、このダム内樹脂２ｆがリード３から剥がれた際にリード３同士の間のショートを引き起こすという問題があった。
本実施の形態では、図１６、図１７（ａ）および図１７（ｂ）を用いて説明したように、リード３の主面および裏面の両面方向からレーザを照射することにより、図１５に示すリード３の下部に形成されたダム内樹脂２ｆにもレーザを照射し、封止体側樹脂２ｇおよび凸状樹脂２ｈを残してダム内樹脂２ｆを完全に除去することを可能としている。すなわち、本実施の形態では、図６に示す潰れ３０ｅのあるリードフレーム１０の裏面側からレーザを照射することにより、リード３の側面、リード３の下部およびダムバー１２の側面に形成されたダム内樹脂２ｆを除去できるため、リード３の表面にダム内樹脂２ｆを残留させることがない。これにより、ダム内樹脂２ｆが剥がれることに起因するリード３同士の間におけるめっき膜の金属バリの発生が無くなるので、リード３間の金属バリによるショートの発生を防ぐことができる。その結果、半導体装置１の信頼性を向上することができる。
なお、半導体装置の種類によっては、金型パンチによって銅板を上面から下面に向かって打ち抜き、その銅板の上面をそのままリードフレームの主面として用いる場合がある。この場合、リードの主面の端部に曲線形状の潰れが形成されるため、潰れの表面に形成されたダム内樹脂を除去する目的においては、裏面側よりも主面側からレーザを照射することが重要となる。すなわち、本発明では、リード３の主面側または裏面側であって、端部が曲線形状に凹んだ形状を有する面のある側からレーザを照射することが重要である。
また、本実施の形態では、レーザをリード３の主面側および裏面側から一回ずつ照射するのではなく、主面側から２回、裏面側から２回照射している。すなわち、リード３の主面側および裏面側のそれぞれから複数回レーザを照射している。これは、レーザを用いて樹脂を除去する場合、レーザが照射された樹脂は粉砕されるが、強い照射エネルギーでレーザを一度だけ照射してダム内樹脂２ｆを除去したとき、粉砕された樹脂は異物となって周囲（特に、レーザが照射された部分の近傍）に飛散するためである。この場合、リード３の表面に煤（すす）となって付着する。このとき、レーザが照射される部分は高温となる。そして、このレーザが照射された部分の近傍も、ある程度、加熱された状態となる。そのため、リード３におけるダム内樹脂の近傍は加熱された状態となり、リード３の表面に付着した異物（すす）が固着してしまう。また、レーザにて除去する樹脂の量（体積）が多いと、リード３表面に堆積する異物（すす）の量も多くなる。この結果、後の洗浄工程において要する処理時間が長くなるだけでなく、場合によっては、リード３の表面に固着した異物（堆積された異物のうちのリード表面側（下層）に位置する異物）を完全に除去できず、後のめっき工程においてめっきがリードフレーム１０の表面に形成されなかったり、仮に形成されてもめっきが剥がれやすくなるといった問題がある。このため、発明者らが検討した結果、レーザを照射する周波数を５ｋＨｚ未満とすることが望ましく、本実施の形態では周波数３〜４ｋＨｚ、電流値１６〜１８Ａの条件でのレーザの照射をリード３の主面側および裏面側から複数回行っている。
なお、ここではリード３の側面およびダムバー１２の側面に形成されたダム内樹脂２ｆを除去できればよいため、凸状樹脂２ｈが封止体２の側面２ｃに形成されても問題ない。また、ダム部１２ａ内のダム内樹脂２ｆの全てをレーザにより除去する場合に比べ、リード３の側面およびダムバー１２の側面に沿う箇所にのみレーザを照射することで、レーザの照射時間をより短縮し、半導体装置の製造時間を短縮することができる。
また、ダム内樹脂２ｆの全てを除去する場合、ダム内樹脂２ｆにレーザ照射した際に発生する塵埃（異物）の量が増加するため、上記したように、リード３のめっき工程において形成するめっき膜の信頼性を低下させることになる。このため、レーザのエネルギーを低めに設定し、またはレーザの照射スポットの範囲を狭く絞ることで、リード３の側面およびダムバー１２の側面の樹脂のみを除去して凸状樹脂２ｈを残すことが望ましい。
すなわち、凸状樹脂２ｈを残さず、ダム内樹脂２ｆの全てを除去するよりも、凸状樹脂２ｈを残すようにレーザ照射する方が、半導体装置の信頼性および製造コストの点で有利である。
次に、図１８に示すように、リードフレーム１０の主面が下向きになるように上下を逆さにし、リードフレーム１０を金型パンチガイド３３ａとダイ３２ａとの間に設置する。続いて、金型パンチ（切断刃）３１ａによって、複数のリード３の内の隣り合うリード３間のダムバー１２を図１８に示す矢印の方向に打ち抜いて除去し、リードフレーム１０の主面を上向きに戻して図１９に示すリードフレーム１０を得る。その後、洗浄工程においてリードフレーム１０を洗浄し、リード３の表面に付着した異物を除去する。これにより、複数のリード３の内の一方のリード３と、他方のリード３とが電気的に分離される。このとき、図１８に示す工程においてダムバー１２を除去すると共に、金型パンチ（切断刃）３１ａによって凸状樹脂２ｈを切り落とし、凸状樹脂２ｈも除去する。
図１８は、ダムバー１２が延在する方向に沿う面における、リード３および突出部３ｃを含む断面図であり、破線でリード３の側面の位置を示している。破線で示すリード３の側面と、他のリード３の側面との間に形成された突出部３ｃは、リードフレーム１０に形成されていたダムバー１２を切断することにより形成された残留ダムバーである。図１９は、ダムバー１２および凸状樹脂２ｈが除去されたリードフレーム１０の平面図である。
図１８に示す工程では、ダムバー１２を金型パンチ３１ａによってリードフレーム１０の裏面（図１８におけるリードフレーム１０の上面）から主面（図１８におけるリードフレーム１０の下面）へ向かって打ち抜いているため、ダムバー１２のカットされたリード３の断面は、図６と同様に、図１８ではリード３の主面から下方向にバリ３０ｇが突出して形成されている。図６を用いて説明したように、金型パンチによりリードフレーム１０を形成する際は、バリ３０ｆによる実装不良を回避するためにリードフレーム１０の裏面から主面方向へ銅板３０（図４参照）の一部を打ち抜いている。
しかし、図１３に示すように、リード３はリードフレーム１０の一番低い位置にあるチップ搭載部５の下面よりも上方に浮いている部分であり、特に図１６に示すダムバー１２の形成されていた領域は、この後のリード３の折り曲げ加工の後もリードフレーム１０の一番低い領域よりも高い位置にある。すなわち、リード３のダムバー１２の形成されていた領域は半導体装置を実装する際に配線基板に接する領域ではないため、リード３の裏面においてバリが下方向に突出して形成されても問題ない。このため、ダムバー１２のカット工程では、リード３の上面方向から下面方向に向かって図１６に示すダムバー１２を打ち抜いてもよい。この場合、図１８に示すダイ３２ａ上にリードフレーム１０の主面を下側にして配置する必要はなく、リードフレーム１０の主面が上向きの状態でダイ３２ａ上に配置し、主面側から裏面側に向けて金型パンチ３１ａを打ち抜くこととなる。
また、凸状樹脂２ｈは、細い棒状の形状を有する樹脂であり、金型パンチ３１ａを押し当てると、容易に封止体２に近い位置で凸状樹脂２ｈの根本が折れて封止体２から分離して脱落する。このため、特許文献１の課題に開示されているように、ダム内樹脂２ｆの殆どの領域の樹脂を金型パンチによって砕いて除去する方法に比べ、本実施の形態における方法では、弱い圧力でダム内に残った樹脂を除去できるため、金型パンチ３１ａ自身の部材の摩耗を防ぎ、半導体装置の製造コストを低減することが可能である。
また、本実施の形態のダムバー１２のカット工程において使用する金型パンチ３１ａは、図１８に示すように、隣り合うリード３間の距離（間隔）Ｌ１よりも細い（小さい）幅Ｌ２からなる切断刃を使用している。これは、リードフレーム１０に対する金型パンチ３１ａの位置ずれを考慮しているためであり、金型パンチ３１ａの位置がずれたとしても、金型パンチ３１ａの一部がリード３に接触することを抑制する効果がある。これにより、ダムバー１２のカット工程が施されたリード３の側面には、図１９に示すように、ダムバー１２の残存物である突出部（残留ダムバー）３ｃが形成される。
なお、図１６で説明したレーザ照射によるダム内樹脂２ｆの除去工程において、レーザ照射によって同時にダムバー１２を除去する方法も考えられるが、この方法を用いるとダム内樹脂２ｆに高いエネルギーのレーザが照射される。よって、上記しためっき不良の発生を防ぐため、本実施の形態ではダム内樹脂２ｆの除去工程とダムバー１２の除去工程を別にし、ダムバー１２の除去は金型パンチによって行う。
リードフレーム１０の洗浄工程では、封止体２から露出するリード３の表面に付着した異物（すす）を除去する。方法としては、まず被加工物（本実施の形態では、図１９に示すリードフレーム１０を、電解液が入った浴槽内に配置し、被加工物を浴槽内の陽極に接続する。そして、この陽極と、同じく浴槽内に配置された陰極との間に直流電圧をかけることによって、被加工物の表面（ここでは、リード３の表面）に付着した異物と被加工物との結合を解く。これにより、リード３の表面に付着した異物を除去できる。その後、洗浄水によってリードフレーム１０を洗浄する。このとき、本実施の形態で使用する洗浄水は、例えば一般的な水であり、詳細には水道水（上水）を指す。
次に、図２０に示すように、封止体２から露出するリード３の表面にめっき膜８を形成する。図２０は、突出部３ｃよりも封止体２に近い領域のリード３の断面図であり、図１７（ｂ）と同じ位置でのリード３の断面図を示している。めっき膜８の厚さは、規格が７〜１８μｍであり、実際は１０〜１２μｍで形成される。
封止体２から露出するリード３の表面をめっきする工程では、まず、被加工物（本実施の形態では、図１９に示すリードフレーム１０）を、めっき液が入っためっき槽内に配置し、被加工物をめっき槽内の陰極に接続する。そして、この陰極と、同じくめっき槽内に配置された陽極との間に直流電圧をかけることによって、被加工物（リード３の表面）にめっき膜８を形成する。つまり、本実施の形態では所謂、電解めっき法によりめっき膜８を形成する。
本実施形態のめっき膜８は、Ｐｂ（鉛）を実質的に含まない、所謂、鉛フリー半田からなり、例えばＳｎ（錫）のみ、Ｓｎ（錫）−Ｂｉ（ビスマス）、またはＳｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）などである。ここで、鉛フリー半田とは、Ｐｂ（鉛）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
このため、本めっき工程で使用するめっき液には、例えばＳｎ２＋、あるいはＢｉ３＋などの金属塩が含まれている。なお、本実施の形態では、鉛フリー半田めっきの例としてＳｎ−Ｂｉの合金化金属めっきについて説明するが、ＢｉをＣｕやＡｇなどの金属に置き換えることができる。
本実施の形態では、図１６に示すようにダム内樹脂２ｆにレーザを照射し、リード３の側面に残留樹脂を残さずダム内樹脂２ｆを除去している。したがって、本めっき工程では、図１９に示す突出部３ｃよりも封止体２に近い領域のリード３の側面がめっき膜８により被覆される。
本実施の形態のリードフレーム１０は、例えば銅からなる下地材の表面にＮｉからなるめっき膜（図示しない）を形成している。上記したレーザ照射によるダム内樹脂の除去工程またはダムバーカット工程において、レーザの照射箇所またはダムバーの切断面では下地材が露出することとなる。このように下地材が露出した状態では、露出面からリード３の腐食が進行し、半導体装置の信頼性を低下させる原因となる。
しかし、本実施の形態では、上記したように、リード３の側面および突出部３ｃの対向する側面にもめっき膜８を形成することができるので、リード３の腐食を防止して、半導体装置の信頼性を向上させることができる。
なお、本実施の形態によれば、リードフレーム１０を構成する材料の種類によらず、突出部３ｃよりも封止体２に近い領域のリード３の側面をめっき膜８で被覆することができるので、上記した材料の他、例えば鉄（Ｆｅ）とニッケル（Ｎｉ）との合金である、４２Ａｌｌｏｙと呼ばれる材料や、Ｎｉからなるめっき膜を形成しない銅フレームなど、種々の変形例に適用することができる。
次に、図２に示すように、リードフレーム１０の枠体（枠部）１０ｂ（図示しない）に連結された複数のリード３の連結部を切断した後、リード３に曲げ加工を施して成形する。
リード３に曲げ加工を施す方法としては、まず、枠体１０ｂ（図示しない）にそれぞれ連結されて一体化している複数のリード３を連結部で切断し、それぞれ独立した部材とする（リードカット工程）。図示は省略するが、本リードカット工程では、例えばリードフレーム１０の下面側にダイ（支持部材）、上面側にパンチ（切断刃）をそれぞれ配置してプレスすることでリード３を枠体１０ｂから切断する。
次に、図２に示すように、切断された複数のリード３に曲げ加工を施して成形する（曲げ加工工程）。本実施の形態では、例えば、ガルウィング状に成形する。このようにプレス加工により切断されたリード３の端部は、図２に示すように、略平坦な切断面を有し、切断面において、リード３の端部がめっき膜８から露出する。曲げ加工工程では、３ダイ（支持部材）およびパンチ（押圧部材）を用いてプレスすることにより、リード３に曲げ加工を施す。
ここで、本実施の形態では、図１６に示すダム内樹脂除去工程において、レーザを照射することでリード３の側面にダム内樹脂２ｆを残さず除去している。リード３の側面にダム内樹脂が残存する場合は、リード３の曲げ加工を行う際の応力がリード３の側面に形成された残留樹脂に伝達し、前記残留樹脂が破壊する場合がある。この場合、破壊された残留樹脂の欠片が脱落し、例えば曲げ加工用のダイの上に落下し、次のリードを成形する際に、リード３の形状不良などを引き起こす原因となる。また、脱落した欠片がリード３に付着した場合、半導体装置の実装時に異物となって実装不良を引き起こす原因となる。
しかし、本実施の形態によれば、上記したようにリード３側面の残留樹脂を確実に取り除くことができるので、リード３の形状不良や半導体装置の実装不良を防止することができる。
次に、枠体１０ｂ（図示しない）に連結されている吊りリード１１（図示しない）を切断し、デバイス領域１０ａ毎に個片化して半導体装置１を取得する。吊りリード１１を切断する手段は、例えばリードフレーム１０の下面側にダイ（支持部材）、上面側にパンチ（切断刃）をそれぞれ配置してプレスすることで吊りリード１１を切断する。これにより、図１および図２に示す本実施の形態の半導体装置１が完成する。
本実施の形態における半導体装置１では、リード３およびダムバー１２に沿うようにレーザ照射を行うことにより、リード３の側面、およびダムバー１２の側面に形成されたダム内樹脂２ｆを残さず、確実に除去できる。このため、リード３のめっき工程後にリード３の側面またはリード３の下部に形成された残留樹脂２ｉが剥がれることに起因するリード３同士の間でのめっき膜の金属バリによるショートの発生を防ぎ、半導体装置１の信頼性を向上させることができる。また、リード３の裏面側からもレーザ照射を行うため、リード３の下部に形成されるダム内樹脂２ｆも残さずに除去することができる。
また、レーザ照射のエネルギーを下げ、複数回に分けて照射することにより、レーザ照射による異物の飛散およびリードフレーム１０の変質を防ぎ、リードフレーム１０の表面に形成するめっき膜の信頼性を向上させることができる。なお、これにより、１回のレーザ照射のエネルギーは相対的に低くなるため、封止体２にレーザが当たったとしても、封止体２のダメージを抑えることができる。
また、残留樹脂２ｉの脱落による金型パンチの破損や半導体装置１の損傷または実装不良の発生を防ぐことにより、半導体装置１の信頼性を向上させることができる。
また、金型パンチの摩耗を防ぎ、レーザの照射範囲を少なくすることで、半導体装置１の製造コストを低減することを可能としている。
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、図１に示すように平面形状が四角形からなる封止体２の４辺の内の２辺の側面２ｃおよび封止体２の下面（裏面、実装面）からリードフレーム１０の一部が露出（突出）するＳＯＰ（Small Outline Package）型の半導体装置について説明した。しかし、側面から露出するリードは２辺のみに限られず、本発明は封止体の各辺（４辺）からリードが露出（突出）するＱＦＰ（Quad Flat Package）型の半導体装置に適用してもよい。
ここでは、例として本発明を封止体の各辺からリードが突出するＱＦＰ型の半導体装置２３に適用した場合の半導体装置の平面図を図２１および図２２に示す。図２２は、図２１に示す封止体２４を透過して示す半導体装置２３の平面図であり、破線で封止体２４の輪郭を示している。図２１および図２２に示すように、チップ搭載部５、吊りリード１１および複数のリード２５を有するリードフレーム１０のチップ搭載部５上に半導体チップ４ａが搭載されている。半導体チップ４ａの四辺に沿うように半導体チップ４ａの上面に複数形成された電極パッド４ｄは、複数の導電性部材７によりそれぞれのリード２５と電気的に接続されており、封止体２４の４辺のそれぞれからは複数のリード２５が露出している。
ＱＦＰ型の半導体装置２３においても前記実施の形態と同様に、製造工程においてダム内に樹脂が形成されるため、このダム内樹脂をレーザによって図１６に示す方法と同様の方法で除去することで、リード２５同士の間でショート（短絡）が発生することを防ぐことができる。
また、前記実施の形態ではリードフレーム１０はプレスフレームであることを例に説明したが、これに限定されるものでなく、図２８に示すエッチングフレームであるリードフレーム１０ｄを用いた半導体装置にも適用できる。リードフレーム（エッチングフレーム）１０ｄを使用した場合は、リードフレーム１０ｄの上面と下面との間の側面に凸部３ｉがあり、その凸部３ｉの上下に樹脂が残りやすいので、リードフレーム１０ｄの上下面からレーザを照射し、ダム内樹脂２ｆを除去することが有効である。
本発明は、半導体チップを封止する封止体から外部端子であるリードが突出している半導体装置に利用可能である。
１、２３ 半導体装置
２、２４ 封止体
２ａ 上面
２ｂ 下面
２ｃ、２ｄ 側面
２ｆ ダム内樹脂
２ｇ 封止体側樹脂
２ｈ 凸状樹脂
２ｉ 残留樹脂
２ｊ マーク
３、３ｈ、２５ リード
３ａ インナリード
３ｂ アウタリード
３ｃ 突出部
３ｉ 凸部
４、４ａ 半導体チップ
４ｄ 電極パッド
５ チップ搭載部
６ ダイボンド材
７ 導電性部材
８ めっき膜
１０、１０ｄ リードフレーム
１０ａ デバイス領域
１０ｂ 枠体（枠部）
１０ｃ 送り穴（スプロケットホール）
１１ 吊りリード
１２ ダムバー
１２ａ ダム部
２０ 成形金型
２１ 上型
２１ａ 金型面
２１ｂ 凹部
２２ 下型
２２ａ 金型面
２２ｂ 凹部
３０ 銅板
３０ａ 上面
３０ｂ 下面
３０ｃ 側面
３０ｄ 不要な銅板
３０ｅ 潰れ
３０ｆ、３０ｇ バリ
３１、３１ａ 金型パンチ
３２、３２ａ ダイ
３３、３３ａ 金型パンチガイド
Ｌ１ 距離
Ｌ２ 幅

Claims (12)

  1. 半導体チップを封止する第１封止体および前記第１封止体から露出する複数のリードを有する半導体装置の製造方法であって、
    （ａ）前記半導体チップを封止する前記第１封止体、前記第１封止体から露出する前記複数のリード、前記複数のリードのそれぞれのリード間に一体で形成されたダムバー、および前記第１封止体と前記複数のリードと前記ダムバーとで囲まれた領域に形成された第２封止体を有する半導体パッケージを準備する工程と、
    （ｂ）前記第２封止体の一部にレーザを照射する工程と、
    （ｃ）前記（ｂ）工程の後、前記ダムバーの一部を除去する工程と、
    （ｄ）前記（ｃ）工程の後、前記複数のリードのそれぞれの表面にめっき膜を形成する工程と、
    を有し、
    前記（ｂ）工程は、前記第２封止体と前記複数のリードとの界面と、前記第２封止体と前記ダムバーとの界面と、に沿う経路に前記レーザを照射することにより、前記第２封止体の前記レーザが照射された部分は除去し、それ以外の部分は残存させるように行う半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程において、前記レーザの照射は、前記レーザの中心位置を前記界面よりも前記第２封止体側に位置させた状態で行う半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程は、前記第１封止体の側面から前記ダムバーが設けられている方向に突出した第３封止体を形成するように行い、
    前記第３封止体は、前記第２封止体の一部が残存したものである半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記（ｃ）工程は、前記ダムバーの一部と前記第３封止体とを除去する半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記（ｃ）工程は、切断刃を用いて前記ダムバーの一部と前記第３封止体とを除去する半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記（ｃ）工程で使用する前記切断刃の幅は、前記複数のリード間の距離よりも小さい半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程は、前記複数のリード間において、前記第１封止体の側面に沿って延在する第４封止体を形成するように行い、
    前記第４封止体は、前記第２封止体の一部が残存したものである半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程は、前記複数のリードの主面側または前記主面側の反対の裏面側において、端部が曲線形状に凹んだ形状を有する面のある側から前記レーザを前記第２封止体に対して照射する半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程は、前記レーザの照射を前記複数のリードの主面側および裏面側のそれぞれの方向から行う半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程は、前記レーザの照射を複数回に分けて行う半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程で照射する前記レーザはＹＡＧレーザである半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、
    （ｅ）前記（ｄ）工程の後、前記複数のリードをガルウイング状に成形する半導体装置の製造方法。
JP2010028705A 2010-02-12 2010-02-12 半導体装置の製造方法 Active JP5319571B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010028705A JP5319571B2 (ja) 2010-02-12 2010-02-12 半導体装置の製造方法
US13/024,714 US8377751B2 (en) 2010-02-12 2011-02-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010028705A JP5319571B2 (ja) 2010-02-12 2010-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011166000A JP2011166000A (ja) 2011-08-25
JP5319571B2 true JP5319571B2 (ja) 2013-10-16

Family

ID=44369069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010028705A Active JP5319571B2 (ja) 2010-02-12 2010-02-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8377751B2 (ja)
JP (1) JP5319571B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473651B (zh) 2009-07-06 2014-12-17 瑞萨电子株式会社 半导体器件的制造方法
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
JP6090041B2 (ja) * 2013-07-30 2017-03-08 株式会社デンソー 電子装置およびその製造方法
US20150144389A1 (en) * 2013-11-22 2015-05-28 Texas Instruments Incorporated Method of minimizing mold flash during dambar cut
JP6178734B2 (ja) * 2014-02-04 2017-08-09 新電元工業株式会社 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造装置
JP6505540B2 (ja) * 2015-07-27 2019-04-24 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
WO2017168537A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
JP7396789B2 (ja) * 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
JP7489933B2 (ja) * 2021-02-24 2024-05-24 三菱電機株式会社 半導体装置及びその製造方法
JP2022184057A (ja) * 2021-05-31 2022-12-13 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157761A (ja) 1990-10-19 1992-05-29 Nec Corp タイバー切断方法
JPH05315381A (ja) * 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
KR100191675B1 (ko) * 1994-10-13 1999-07-01 세구치 류이치 댐바 절단 장치 및 방법
JPH08316396A (ja) 1995-05-16 1996-11-29 Hitachi Constr Mach Co Ltd ダムバー切断方法及びダムバー切断装置
US8198137B2 (en) * 2005-06-30 2012-06-12 Jon Heyl Lead frame isolation using laser technology

Also Published As

Publication number Publication date
US20110198739A1 (en) 2011-08-18
JP2011166000A (ja) 2011-08-25
US8377751B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5319571B2 (ja) 半導体装置の製造方法
US9263274B2 (en) Method for manufacturing semiconductor device
JP5380244B2 (ja) 半導体装置の製造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN102859687B (zh) 半导体器件及其制造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US8338927B2 (en) Semiconductor device with the leads projected from sealing body
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
JP4472773B1 (ja) リードフレームの製造方法及びリードフレーム、ヒートシンクの製造方法及びヒートシンク
JP2011258680A (ja) 半導体装置の製造方法
CN111952204A (zh) 半导体装置的制造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2017108191A (ja) 半導体装置
JP5816659B2 (ja) 半導体装置の製造方法
JP5894209B2 (ja) 半導体装置
WO2023047720A1 (ja) 半導体装置およびその製造方法
JP2014236039A (ja) 半導体装置の製造方法
JP5519745B2 (ja) 半導体装置
JP2004158594A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2007013062A (ja) リードフレームとその製造方法、及びリードフレームを用いた半導体パッケージ
JP2006229243A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

R150 Certificate of patent or registration of utility model

Ref document number: 5319571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350