JP2011258680A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011258680A
JP2011258680A JP2010130688A JP2010130688A JP2011258680A JP 2011258680 A JP2011258680 A JP 2011258680A JP 2010130688 A JP2010130688 A JP 2010130688A JP 2010130688 A JP2010130688 A JP 2010130688A JP 2011258680 A JP2011258680 A JP 2011258680A
Authority
JP
Japan
Prior art keywords
cavity
air vent
corner
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010130688A
Other languages
English (en)
Other versions
JP5507344B2 (ja
Inventor
Shigeki Tanaka
茂樹 田中
Atsushi Fujisawa
敦 藤澤
Masahiro Tani
正寛 谷
Satoru Suzuki
悟 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010130688A priority Critical patent/JP5507344B2/ja
Priority to US13/155,377 priority patent/US8399302B2/en
Publication of JP2011258680A publication Critical patent/JP2011258680A/ja
Application granted granted Critical
Publication of JP5507344B2 publication Critical patent/JP5507344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止不良の発生を抑制する。
【解決手段】モールド工程において、成形金型の上型に形成されたキャビティ内の気体をキャビティの外部に排出する複数のエアベント部３２が形成されたリードフレーム３０を用いて行う。ここで、複数のエアベント部３２は、キャビティが有する４つの角部のうち、ゲート部の内側に配置される第１角部以外の３つの角部と重なる位置に配置される。また、複数のエアベント部３２は、それぞれ、キャビティの角部からクランプ領域３５の外側まで引き出され、クランプ領域３５内ではキャビティの各辺に沿って延びているものである。
【選択図】図２１

Description

本発明は、半導体装置の製造技術に関し、リードフレームのダイパッド上に半導体チップを搭載し、該半導体チップを樹脂封止する半導体装置の製造方法に適用して有効な技術に関するものである。
特開２００４−９６０２２号公報（特許文献１）や、特開平７−１４９６５号公報（特許文献２）には、リードフレームの一部に、モールド工程時のエアベント用の溝を形成することが記載されている。
特開２００４−９６０２２号公報 特開平７−１４９６５号公報
半導体装置の製造方法において、半導体チップを樹脂で封止し、封止体を形成する工程（モールド工程）がある。このモールド工程により形成された封止体にボイドが形成されると、半導体装置の信頼性が低下する要因となるため、このモールド工程では、ボイドの発生を抑制するための手段を適用する必要がある。
ボイドの発生を抑制するための手段として、例えば前記特許文献１のように、隣り合うリードフレームの間のタイバー領域に溝部を形成し、この溝部とキャビティを連結することで、キャビティ内の空気を排出する方法がある。
しかしながら、前記特許文献１のように、この溝部とキャビティを単に連結しただけでは、ボイドの発生を抑制することが困難であることが、本願発明者の検討により明らかとなった。
また、他の手段として、例えば前記特許文献２のように、複数のリードを連結するダム部を横断するように、このダム部に溝部を形成する方法がある。
しかしながら、溝部と成型金型により形成される中空空間の体積が広いと、ダム部の外側が開放空間となっているので樹脂漏れ不良となる。一方、溝部と成形金型により形成される中空空間の体積を狭くすると、ボイド発生不良となることが、本願発明者の検討により明らかとなった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、樹脂封止不良の発生を抑制する技術を提供することにある。
また、本発明の別の目的は、半導体装置の実装強度を向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の一態様である半導体装置の製造方法は、モールド工程において、成形金型の上型に形成されたキャビティ内の気体を前記キャビティの外部に排出する複数のエアベント部が形成されたリードフレームを用いて行う。ここで、前記複数のエアベント部は、前記キャビティが有する４つの角部のうち、第１角部以外の３つの角部と重なる位置に配置される。また、前記複数のエアベント部は、それぞれ、前記キャビティの前記角部からクランプ領域の外側まで引き出され、前記クランプ領域内では前記キャビティの各辺に沿って延びているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願発明の一態様によれば、半導体チップを樹脂封止する工程において、樹脂封止不良を抑制することができる。
本発明の一実施の形態である半導体装置の上面図である。 図１に示す半導体装置の下面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った断面図である。 図３に示す半導体装置を実装基板に実装した実装構造体を示す拡大断面図である。 図４に示す半導体装置を実装基板に実装した実装構造体を示す拡大断面図である。 図１に示す封止樹脂を取り除いた状態で、半導体装置の内部構造を示す平面図である。 図７のＣ部の拡大平面図である。 図７のＤ部の拡大平面図である。 本実施の形態の半導体装置の組み立てフローを示す説明図である。 リードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。 図１１に示す複数の製品形成領域のうち、１つの製品形成領域周辺の拡大平面図である。 リードフレームにエッチング加工を施した後のインナリードの先端部の断面形状を示す断面図である。 図１３に示すリードのアウタリード部分の断面形状を示す断面図である。 図１４に示すリードの側面をパンチにより切除した状態を示す断面図である。 平面視におけるリードとパンチの位置関係を示す拡大平面図である。 図１２に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図である。 図１７のＥ−Ｅ線に沿った拡大断面図である。 図１７に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図である。 図１９のＦ−Ｆ線に沿った拡大断面図である。 図１９に示すリードフレームの製品形成領域に、封止樹脂を形成した状態を示す拡大平面図である。 図２１のＧ−Ｇ線に沿った拡大断面図である。 図２１のＨ−Ｈ線に沿った拡大断面図である。 モールド工程で使用する成形金型を示す拡大断面図である。 図２４に示す上型のキャビティ形成面（下面）側を示す拡大平面図である。 図２５のＪ−Ｊ線に沿った拡大断面図である。 図２４に示す成形金型の間に図２０に示すリードフレームを配置してクランプした状態を示す拡大断面図である。 図２７に示すキャビティ内に封止用樹脂を供給している状態を示す拡大断面図である。 図１９に示すゲートスリット周辺における成形金型とリードフレームの位置関係を示す拡大平面図である。 図２９のＫ−Ｋ線に沿った拡大断面図である。 図１９に示すエアベント部周辺における成形金型とリードフレームの位置関係を示す拡大平面図である。 図３１のＬ−Ｌ線に沿った拡大断面図である。 図２１に示すリードフレームを複数枚重ね、ベーク炉に搬送する状態を模式的に示す説明図である。 図２１に示すダム内樹脂を取り除いた状態を示す拡大平面図である。 図２１に示すダム内樹脂にレーザを照射した状態を示す拡大断面図である。 図３４に示す封止樹脂から露出する複数のリードおよびダイパッドの露出面に、外装めっき膜を形成した状態を示す拡大断面図である。 図３４に示す封止樹脂から露出する吊りリードの露出部およびダイパッドの露出面に、外装めっき膜を形成した状態を示す拡大断面図である。 図３４に示すリードフレームに外装めっき膜を形成した後、切断刃（パンチ）を配置した状態を示す拡大平面図である。 本発明の他の実施の形態である図２１に示すリードフレームの変形例を示す拡大平面図である。 本発明の他の実施の形態である図３９に示すリードフレームの変形例を示す拡大平面図である。 本発明の他の実施の形態である図２１に示すリードフレームの変形例を示す拡大平面図である。 図４１に示す半導体装置の製造方法に用いる成形金型であって、図２５に示す成形金型（上型）の変形例を示す拡大平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態１）
本実施の形態では、半導体装置の一例として、本発明者が具体的に検討した、四角形の平面形状を成す封止樹脂の角部の外側において、吊りリードの一部が露出するタイプのＱＦＮに適用した実施態様について説明する。図１は本実施の形態の半導体装置の上面図、図２は、図１に示す半導体装置の下面図、図３は図１のＡ−Ａ線に沿った断面図、図４は図１のＢ−Ｂ線に沿った断面図である。また、図５は、図３に示す半導体装置を実装基板に実装した実装構造体を示す拡大断面図、図６は図４に示す半導体装置を実装基板に実装した実装構造体を示す拡大断面図である。また、図７は図１に示す封止樹脂を取り除いた状態で、半導体装置の内部構造を示す平面図である。また、図８は、図７のＣ部の拡大平面図、図９は図７のＤ部の拡大平面図である。
＜半導体装置＞
まず、本実施の形態のＱＦＮ（半導体装置）１の構成について、図１〜図９を用いて説明する。図１〜図７に示すように、本実施の形態のＱＦＮ１は、ダイパッド２（図３、図７参照）と、ダイパッド２上にダイボンド材７（図３、図７参照）を介して搭載された半導体チップ３（図３、図７参照）と、を備えている。また、ＱＦＮ１は、半導体チップ３の周囲に配置された複数のリード４（図３、図７参照）と、半導体チップ３の複数の電極パッド３ｃ（図３、図７参照）と複数のリード４とを、それぞれ電気的に接続する複数のワイヤ５（図３、図７参照）と、を有している。また、ＱＦＮ１は半導体チップ３、複数のワイヤ５、および複数のリード４を封止する封止樹脂６（図３、図７参照）を備えている。また、ダイパッド２には、複数の吊りリード１０（図４、図７参照）が接続されている。
＜外観構造＞
まず、ＱＦＮ１の外観構造について説明する。図１に示す封止樹脂（封止体）６の平面形状は矩形状からなり、本実施の形態では、例えば、７．４ｍｍ×７．４ｍｍの四角形である。詳細には、各角部６ｄが面取り加工されており、これにより封止樹脂６の欠けを抑制している。封止樹脂６は上面６ａと、この上面６ａとは反対側の下面（裏面、実装面）６ｂ（図２参照）と、この上面６ａと下面６ｂとの間に位置する側面６ｃとを有している。側面６ｃは、図３および図４に示すように傾斜面となっている。また、封止樹脂６の厚さは、例えば０．９ｍｍである。
ここで、封止樹脂６の角部６ｄとは、封止樹脂６の四辺（四つの主辺）のうち、交差する任意の二辺（二つの主辺）の交点である角の周辺領域を含んでいる。なお、厳密には、図１および図２に示すように、封止樹脂６の角部６ｄは、一部が面取り加工されているので、主辺の交点は封止樹脂６の角部６ｄよりも外側に配置される。しかし、面取り加工部は、主辺の長さと比較して十分に小さいため、本願では、面取り加工部の中心を封止樹脂６の角と見做して説明する。詳細には、角部６ｄは、図１および図２において、ドットパターンを付して示す領域であって、その境界は以下のように定義する。すなわち、ＱＦＮ１は、封止樹脂６の四辺に沿って、それぞれ複数のリード４が配列されている。この各辺に沿って配置される複数のリード４うち、封止樹脂６の角（面取り加工部の中心）の隣に配置されるリード４までの領域を角部と定義する。本願において、封止樹脂６の角部６ｄ、あるいはキャビティの角部と説明するときは、特に異なる意味、内容で用いている旨を明記した場合を除き、上記と同様の意味、内容として用いる。
また、図１および図２に示すように、ＱＦＮ１では、平面形状が四角形からなる封止樹脂６の各辺（各主辺）に沿って、それぞれ複数のリード４が配置されている。複数のリード４は、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）から成る。詳しくは、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている。本実施の形態では、例えば、幅０．２ｍｍのリード４が、０．５ｍｍの配置ピッチ（中心線間距離）で各辺に沿ってそれぞれ１３本配置されている。また、リード４の厚さは、例えば、０．２ｍｍである。
複数のリード４の下面（図３に示すインナリード４ａの下面、およびアウタリード４ｂの下面）は封止樹脂６の下面６ｂにおいて、封止樹脂６から露出している。また、複数のリード４の一部（アウタリード４ｂ）は、封止樹脂６の側面６ｃからも露出している。詳細には、封止樹脂６の各辺に沿って形成された複数のリード４のそれぞれの一部（アウタリード４ｂ）は、図３に示すように、封止樹脂６の側面６ｃ（辺）から外側に向かって突出している。本実施の形態では、封止樹脂６の側面６ｃから、例えば、０．３ｍｍ程度外側に向かって突出している。複数のリード４は、ＱＦＮ１を図５に示す実装基板２０に実装する際の外部接続端子（外部端子）であり、実装基板２０の実装面に形成された複数のランド（端子）２１と、半田材２２などの接合材を介して電気的に接続される。このため、複数のリード４を、封止樹脂６の下面６ｂに加えて側面６ｃからも露出させることで、図５に示すように、半田材２２をリード４のアウタリード４ｂにも濡れ上がらせることができるので、リード４の実装強度を向上させることができる。この結果、ＱＦＮ１と実装基板２０の電気的接続信頼性を向上させることができる。また、図１〜図３に示すように、複数のリード４の露出部の表面（およびアウタリード４ｂの下面、上面および側面）には、実装時にリード４と半田材（接合材）２２（図５参照）との接続性（濡れ性）を向上させるため、例えば半田からなる外装めっき膜４ｃが形成されている。これにより、実装時の半田材２２の濡れ性をさらに向上させることができる。
なお、本願において、インナリード４ａとアウタリード４ｂを区別して説明した場合には、その境界は以下のように定義する。すなわち、図３に示すリード４において、封止樹脂６から上面が露出したリード４の一部をアウタリード４ｂ、他部（上面が封止樹脂６に封止された部分）をインナリード４ａとして説明する。
また、図２に示すように、ダイパッド（チップ搭載部、タブ）２の下面２ｂは、封止樹脂６の下面６ｂにおいて、封止樹脂６から露出している。つまり、ＱＦＮ１は、ダイパッド露出型（タブ露出型）の半導体装置である。また、ダイパッド２は、封止樹脂６よりも熱伝導率が高い金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）から成る。詳しくは、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている。このように、ダイパッド露出型の半導体装置は、熱伝導率が封止樹脂６よりも高い、例えば、銅（Ｃｕ）などの金属部材（ダイパッド２）を露出させることで、ダイパッド２が露出しない半導体装置と比較して、パッケージの放熱性を向上させることができる。また、ＱＦＮ１を図５に示す実装基板２０に実装する際に、ダイパッド２の下面２ｂを実装基板２０の端子２３と、例えば半田材（接合材）２４を介して接続すれば、ＱＦＮ１で発生した熱をさらに効率的に実装基板２０側に放熱することができる。なお、図５に示す端子２３は、半導体チップ３とは電気的に接続されない放熱用の端子とすることもできるが、半導体チップ３の下面３ｂと電気的に接続し、例えば、半導体チップ３に電源電位や基準電位を供給する電極端子として用いることもできる。また、図５に示すように、ダイパッド２の下面２ｂを実装基板２０の端子２３を接続する場合には、ダイパッド２の下面２ｂと半田材（接合材）２４との接続性（濡れ性）を向上させるため、図３に示すようにダイパッド２の下面２ｂに、例えば半田からなる外装めっき膜２ｃを形成することが好ましい。
また、図１および図２に示すように、ＱＦＮ１は、封止樹脂６の角部６ｄの外側において、吊りリード１０の一部が封止樹脂６から露出している。詳しくは、図４に示すように、吊りリード１０の一方の端部は、ダイパッド２に接続され（一体に形成され）、他方の端部（露出部１１）は、封止樹脂６から露出している。吊りリード１０は、ダイパッド２と一体に形成されるので、露出部（フィン、コーナリード）１１も含め、ダイパッド２と同じ金属材料から成り、本実施の形態では、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている。このように吊りリード１０の一部を封止樹脂６から露出させることにより、ＱＦＮ１を図６に示す実装基板２０に実装する際に、露出部１１を、実装基板２０の実装面に形成された複数のランド（端子）２５と、半田材２６などの接合材を介して接合することができる。これにより、ＱＦＮ１の実装強度を向上させることができる。また、図６に示すように、半田材２６を露出部１１の露出面（下面、上面、および側面）全体に濡れ上がらせることで、露出部１１の実装強度をさらに向上させることができる。また、本実施の形態では、露出部１１の露出面と、半田材（接合材）２６との接続性（濡れ性）を向上させるため、図４に示すように露出部１１の露出面に、例えば半田からなる外装めっき膜１１ｃを形成している。
＜内部構造＞
次にＱＦＮ１の内部構造について説明する。図７に示すように、ダイパッド２の上面（チップ搭載面）２ａは、平面形状が四角形から成る。本実施の形態では、例えば、６．１ｍｍ×６．１ｍｍの四角形である。なお、ダイパッド２の外縁部には、下面２ｂ側からエッチング加工が施されており、図２に示す、封止樹脂６から露出するダイパッド２の下面２ｂの外形サイズは、例えば、５．９ｍｍ×５．９ｍｍの四角形である。そして、ダイパッド２の上面２ａには、平面形状が四角形から成るチップ搭載領域（半導体チップ３の下面３ｂと重なる領域）２ｄ（図３および図４参照）が設けられている。本実施の形態では、半導体チップ３の外形サイズ（図３および図４に示すチップ搭載領域２ｄの平面サイズ）よりも、ダイパッド２の外形サイズ（平面サイズ）の方が大きい。例えば、本実施の形態では、半導体チップ３の外形サイズ（図３および図４に示すチップ搭載領域２ｄの平面サイズ）は、約５ｍｍ×５ｍｍの四角形である。このように半導体チップ３を、その外形サイズよりも大きい面積を有するダイパッド２に搭載し、ダイパッド２の下面２ｂを封止樹脂６から露出させることで、放熱性を向上させることができる。
また、ダイパッド２の厚さは、例えばリード４と同様に、例えば０．２ｍｍである。なお、図３に示すように、本実施の形態では、ダイパッド２の周縁部に下面２ｂ側から、ハーフエッチング加工を施しており、ハーフエッチング加工を施した周縁部は、下面側も封止樹脂６に封止されている。上記したダイパッド２の厚さは、ハーフエッチング加工が施されていない領域の厚さであって、ハーフエッチング加工が施された周縁部では、例えば厚さが０．１ｍｍとなっている。このようにダイパッド２の周縁部にハーフエッチング加工を施す事で、ダイパッド２が封止樹脂６から抜け落ちることを防止することができる。このハーフエッチング加工は、下面２ｂから上面２ａに向かって施され、本実施の形態では、上面２ａと下面２ｂの中間位置（例えば上面からの距離が０．１ｍｍの位置）まで形成されている。
ダイパッド２のチップ搭載領域２ｄ上には、半導体チップ３が搭載されている。本実施の形態では、半導体チップ３はダイパッド２の中央に搭載されている。半導体チップ３は、下面３ｂをダイパッド２の上面２ａと対向させた状態で、ダイボンド材（接着材）７を介してチップ搭載領域２ｄ上に搭載されている。つまり、複数の電極パッド３ｃが形成された上面（主面）３ａの反対面（下面３ｂ）をチップ搭載面（上面２ａ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材７は、半導体チップ３をダイボンディングする際の接着材であって、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂に、銀（Ａｇ）などから成る金属粒子を含有させたダイボンド材を用いている。
図７に示すように、ダイパッド２上に搭載される半導体チップ３の平面形状は四角形から成る。本実施の形態では、前記したように、例えば、約５ｍｍ×５ｍｍの四角形である。また、図３に示すように、半導体チップ３は、上面（主面、表面）３ａと、上面３ａとは反対側の下面（主面、裏面）３ｂと、この上面３ａと下面３ｂとの間に位置する側面とを有している。
そして、図３および図７に示すように、半導体チップ３の上面３ａには、複数の電極パッド（ボンディングパッド）３ｃが形成されており、本実施の形態では、複数の電極パッド３ｃが上面３ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ３の主面（詳しくは、半導体チップ３の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されており、複数の電極パッド３ｃは、半導体チップ３の内部（詳しくは、上面３ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
半導体チップ３（詳しくは、半導体チップ３の基材）は、例えばシリコン（Ｓｉ）から成る。また、上面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数の電極パッド３ｃのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。
また、この電極パッド３ｃは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、この電極パッド３ｃの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造である。電極パッド３ｃの表面をニッケル膜で覆うことにより、電極パッド３ｃの腐食（汚染）を抑制することができる。
また、図７に示すように、半導体チップ３の周囲（詳しくは、ダイパッド２の周囲）には、例えば、ダイパッド２と同じ銅（Ｃｕ）から成る複数のリード４が配置されている。そして、半導体チップ３の上面３ａに形成された複数の電極パッド（ボンディングパッド）３ｃは、封止樹脂６の内部に位置する複数のリード４（インナリード４ａ）と、複数のワイヤ（導電性部材）５を介してそれぞれ電気的に接続されている。ワイヤ５は、例えば、金（Ａｕ）から成り、ワイヤ５の一部（例えば一方の端部）が電極パッド３ｃに接合され、他部（例えば他方の端部）がインナリード４ａのボンディング領域に接合されている。なお、図示は省略するが、インナリード４ａのボンディング領域の表面（詳しくはニッケル（Ｎｉ）から成るめっき膜の表面）には、めっき膜が形成されている。めっき膜は例えば、銀（Ａｇ）、あるいは金（Ａｕ）から成る。インナリード４ａのボンディング領域の表面に、銀（Ａｇ）や金（Ａｕ）から成るめっき膜を形成することにより、金（Ａｕ）からなるワイヤ５との接合強度を向上させることができる。
また、図７に示すように、ダイパッド２には、複数の吊りリード１０が接続（連結）されている。複数の吊りリード１０は、それぞれ一方の端部がダイパッド２の角部（角）に接続されている。また複数の吊りリード１０はそれぞれ他方の端部が封止樹脂６の角部６ｄ（図１参照）に向かって延び、角部６ｄの外側で封止樹脂６から露出している。
吊りリード１０を封止樹脂６の角部６ｄ（図１参照）に向かって、延ばすことにより、封止樹脂６の各辺（各主辺）に沿って配置される複数のリード４の配列を阻害することなく配置できるので、リード４の数、すなわち、ＱＦＮ１の端子数を増加させることができる。
また、図４に示すように、吊りリード１０のうち、ダイパッド２と露出部１１を接続する封止部１２は、下面側からハーフエッチング加工が施され、下面側も封止樹脂６により封止されている。これにより、吊りリード１０と封止樹脂６をしっかりと固定することができるので、吊りリード１０が封止樹脂６から抜け落ちることを防止することができる。
また、図７に示す露出部１１の幅は、封止部１２の幅よりも広い。例えば、本実施の形態では、封止部１２の幅は、０．２ｍｍである。これに対し、扇形（略台形）の平面形状を成す露出部１１のもっとも幅の広い部分の幅は、約０．８ｍｍとなっている。このように露出部１１の幅を広くすることにより、ＱＦＮ１を図６に示す実装基板２０に実装する際に、露出部１１と半田材２６の接合面積を広くすることができる。この結果、ＱＦＮ１の実装強度を向上させることができる。一方、図７に示すように、多数のリード４を配置する観点からは、封止部１２の幅を狭くすることが好ましい。このため、封止部１２は、製造工程中、あるいは完成後に破断しない強度を確保することができる範囲内において、幅を狭くしている。
ところで、本実施の形態では、封止樹脂６の４つの角部６ｄ（図１参照）の外側に、それぞれ露出部１１が形成されているが、４つの露出部１１のうちの１つは、他の３つの露出部１１と形状が異なる。すなわち、図８に示す露出部１１ｄには、封止樹脂６との対向辺と反対側の辺に、突出部１１ｅ（図８において、ドットパターンを付して示した部分）が形成されている。一方、他の３つの露出部１１ｆ（図９参照）は、図８に示す突出部１１ｅが形成されていない。詳細は後述するが、露出部１１ｄには、ＱＦＮ１の製造工程のモールド工程において、成形金型のゲート部が接続される。突出部１１ｅは、このモールド工程において、ゲート部に配置される露出部１１ｄの表面（上面）に不要な樹脂（樹脂バリ）が形成されることを防止するための製造方法に起因して形成されている。
＜半導体装置の製造工程＞
次に、図１〜図７に示すＱＦＮ１の製造工程について、説明する。本実施の形態におけるＱＦＮ１は、図１０に示す組立てフローに沿って製造される。図１０は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図１１〜図３８を用いて、以下に説明する。
１．リードフレーム準備工程；
図１１は、リードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図１２は、図１１に示す複数の製品形成領域のうち、１つの製品形成領域周辺の拡大平面図である。また、図１３は、リードフレームにエッチング加工を施した後のインナリードの先端部の断面形状を示す断面図、図１４は図１３に示すリードのアウタリード部分の断面形状を示す断面図、図１５は、図１４に示すリードの側面をパンチにより切除した状態を示す断面図である。また、図１６は、平面視におけるリードとパンチの位置関係を示す拡大平面図である。
まず、図１０に示すリードフレーム準備工程（Ｓ１）として、図１１に示すようなリードフレーム３０を準備する。本実施の形態で使用するリードフレーム３０は、枠部（枠体）３０ｂの内側に複数の製品形成領域３０ａを備えている。本実施の形態では、図１１に示すように行方向に１４個、列方向に５個の製品形成領域３０ａが、マトリクス状に配置され、合計７０個の製品形成領域３０ａを備えている。リードフレーム３０は、金属から成り、本実施の形態では、例えば、銅（Ｃｕ）から成る。詳しくは、前記したように銅（Ｃｕ）から成る基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜が形成されている。
また、各行の製品形成領域３０ａの間には、それぞれランナ領域３０ｃが列方向に沿って配置されている。このランナ領域３０ｃは後述するモールド工程において、封止用樹脂を各製品形成領域３０ａ内に配置されるキャビティに向かって供給するためのランナ部が配置される領域である。
各製品形成領域３０ａには、図１１の部分拡大図である図１２に示すように、ダイパッド２が製品形成領域３０ａの中央部に形成されている。ダイパッド２には、それぞれ複数の吊りリード１０が接続されている。また、ダイパッド２の周囲には、複数の吊りリード１０の間に、それぞれ複数のリード４が形成されている。また、複数のリード４は、ダイパッド２に対して、複数のリード４よりも外側に配置されるダム部３１にそれぞれ接続されている。ダム部３１は、複数のリード４の周囲を囲むように形成され、図１１に示す枠部３０ｂと一体に形成されている。
本工程で準備するリードフレーム３０では、ダイパッド２、複数のリード４、および複数の吊りリード１０は、それぞれダム部（タイバー、フレーム部）３１に連結（接続）され、一体に形成されている。詳しくは、ダイパッド２には、ダイパッド２および枠部３０ｂと一体に形成され、これらを連結する複数（本実施の形態では４本）の吊りリード１０が接続され、吊りリード１０により支持されている。また、複数のリード４には、複数のリード４および枠部３０ｂと一体に形成され、これらを連結するダム部３１が連結され、ダム部３１により支持されている。本実施の形態では、複数の吊りリード１０は、四角形の平面形状から成るダイパッド２の各角部に接続されている。各吊りリード１０は、ダイパッド２の対角線に沿って延びている。言い換えれば、複数の吊りリード１０は、平面形状が四角形から成るダイパッド２の各角部から後述するモールド工程において用いる成形金型のキャビティの各角部（図１に示す封止樹脂６の角部６ｄに相当する角部）に向かってそれぞれ配置されている。
また、ダム部３１には、リードフレーム３０を貫通する複数の孔部（スリット部）３２ａおよび複数の孔部３２ａを連結する複数の溝部３２ｂ（図１２において、ハッチングを付して示す部分）から成る複数のエアベント部３２が形成されている。孔部３２ａは、エッチング加工により、リードフレーム３０を貫通するように形成した貫通孔であり、溝部３２ｂは、リードフレーム３０の上面側からハーフエッチング加工を施して形成した溝である。溝部３２ｂの深さは、例えば０．１ｍｍである。このエアベント部３２は、後述するモールド工程において、図１に示す封止樹脂６を形成する際に、キャビティ内の気体（一般には空気）をキャビティの外側に排出するための排気経路である。エアベント部３２のさらに詳細な構造、および好ましい態様については後述する。
また、ダム部３１には、エアベント部３２を構成する複数の孔部３２ａの他に、複数のスリット部３３が形成されている。これら複数のスリット部３３の一部は、後述する個片化工程において、複数のリード４を切断する際の切断刃（パンチ）の負荷を低減するために形成した貫通孔である。このスリット部３３の詳細については、後述する。
図１１および図１２に示すリードフレーム３０は、例えば、以下のように形成することができる。
まず、銅（Ｃｕ）からなる薄板を用意してエッチング加工により、例えば、図１２に示すパターンでダイパッド２、吊りリード１０、リード４およびダム部３１を形成する。
ここで、本実施の形態では、リードフレーム３０にハーフエッチング加工を施す工程を含んでいる。詳しくは、図３に示すダイパッド２の周縁部、図４に示す吊りリード１０の封止部１２、および図１３に示すリード４の一部（インナリード４ａの先端の幅広部４ｅ）について、下面側からハーフエッチング加工を施す。一方、図１２に示す溝部３２ｂは、リードフレーム３０の上面側からハーフエッチング加工を施すことにより形成する。このように、本実施の形態ではリードフレーム３０の上下面からエッチング加工を施すので、孔部３２ａやスリット部３３、および複数のリード４、ダイパッド２の外縁部をパターニングする箇所など、所謂、フルエッチングを行う箇所も同時に加工することができる。
ところが、上面および下面からエッチング処理を行って、フルエッチングを行う場合、以下の課題が生じることが判明した。すなわち、図１４に示すようにリード４の側面４ｓに突出部４ｄが形成される。突出部４ｄは側面４ｓの略中間部分に形成される。本実施の形態の半導体装置の製造方法では、後述するモールド工程において、複数のリード４の間（詳しくは、複数のインナリード４ａの間および複数のアウタリード４ｂの間）にも封止用樹脂が供給され、樹脂（ダム内樹脂）が形成される。そしてアウタリード４ｂの間に形成された樹脂（ダム内樹脂）は、後述するダム内樹脂除去工程において、レーザを照射することにより、取り除かれる。アウタリード４ｂの側面４ｓに付着したダム内樹脂を取り除くことにより、図５に示す半田材２２などの接合材をアウタリード４ｂの側面４ｓにも濡れ上がらせて、実装強度を向上させるためである。しかし、図１４に示すように、アウタリード４ｂの側面４ｓに突出部４ｄが形成された状態では、後述するダム内樹脂除去工程で、レーザが照射されない部分が発生し、アウタリード４ｂの側面４ｓに形成された樹脂の一部を取り除くことができない。この結果、アウタリード４ｂの樹脂が残った領域には、図５に示す半田材２２が濡れ上がらず、実装強度を十分に向上させることができないこととなる。
そこで、本実施の形態では、図１５に示すように、エッチング加工によりアウタリード４ｂの側面４ｓに形成された突出部４ｄ（図１４参照）を後述するモールド工程の前に取り除き、側面４ｓを平坦化する。本実施の形態では、図１４に示す突出部４ｄを取り除く方法として、図１５に示すように、パンチ（切断刃）４０を用いてプレス加工を行い、側面４ｓを切除する。パンチ４０を用いてプレス加工を行うと、アウタリード４ｂの側面４ｓは、パンチ４０の側面形状に倣って平坦化されるので、後述するダム内樹脂除去工程において、ダム内樹脂にレーザを照射すれば、容易にこれを取り除くことができる。
なお、上記したように図５に示すＱＦＮ１の実装強度を向上させる観点からは、少なくともアウタリード４ｂの側面４ｓの突出部４ｄが取り除かれていれば良い。図１３に示すインナリード４ａの側面４ｓは、後述するモールド工程で、封止樹脂６（図３参照）に封止されるからである。また、封止樹脂６（図３参照）からリード４が抜け落ちることを防止する観点からは、図１３に示すようにインナリード４ａの一部に下面側からハーフエッチング加工を施し、上面の面積が下面の面積よりも広い幅広部を形成し、これを残しておくことが好ましい。このため、本実施の形態では、リード４の側面４ｓ全体にプレス加工を施すのではなく、図１６に示すように、インナリード４ａの一部（幅広部４ｅ）を避けるようにパンチ４０を配置している。これにより、図１６にハッチングを付して示すインナリード４ａの幅広部４ｅを切断することなく、アウタリードの側面を選択的にプレス加工することができる。
２．ダイボンディング工程；
図１７は、図１２に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図、図１８は、図１７のＥ−Ｅ線に沿った拡大断面図である。
次に、図１０に示すダイボンディング工程（Ｓ２）として、図１７および図１８に示すように半導体チップ３を、ダイパッド２のチップ搭載領域２ｄにダイボンド材７を介して搭載する。本実施の形態では、図１８に示すように、半導体チップ３の下面３ｂ（複数の電極パッド３ｃが形成された上面３ａの反対側の面）をダイパッド２の上面２ａと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。また、図１７に示すように、半導体チップ３はダイパッド２の中央部に、上面３ａの各辺が、ダイパッド２の各辺に沿って配置されるように配置する。
本実施の形態では、例えば、エポキシ系の熱硬化性樹脂であるダイボンド材７を介して半導体チップ３を搭載するが、ダイボンド材７は、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材をダイボンド材７として用いる場合には、まず、チップ搭載領域２ｄ上に、ダイボンド材７を塗布し、その後、半導体チップ３の下面３ｂをダイパッド２の上面２ａに接着する。そして、接着後に、ダイボンド材７を硬化させる（例えば熱処理を施す）と、図１８に示すように、半導体チップ３はダイボンド材７を介してチップ搭載領域２ｄ上に固定される。
なお、本実施の形態では、ダイボンド材７に、熱硬化性樹脂からなるペースト材を用いる実施態様について説明したが、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材（フィルム材）である接着材を、予め半導体チップ３の下面３ｂに貼り付けておき、テープ材を介して半導体チップ３をチップ搭載領域２ｄ上に搭載しても良い。
３．ワイヤボンディング工程；
図１９は、図１７に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図、図２０は、図１９のＦ−Ｆ線に沿った拡大断面図である。
次に、図１０に示すワイヤボンディング工程（Ｓ３）として、図１９および図２０に示すように、半導体チップ３の複数の電極パッド３ｃと複数のリード４とを、複数のワイヤ（導電性部材）５を介して、それぞれ電気的に接続する。
本工程では、例えば、ヒートステージ（図示は省略）を準備し、各製品形成領域３０ａのダイパッド２上に、半導体チップ３が搭載されたリードフレーム３０をヒートステージ上に配置する。そして、半導体チップ３の電極パッド３ｃとリード４とを、ワイヤ５を介して電気的に接続する。ここで、本実施の形態では、キャピラリ（図示は省略）を介してワイヤ５を供給し、超音波と熱圧着を併用してワイヤ５を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ５を接続している。
リード４の一部（インナリード４ａのボンディング領域）には、例えば、銀（Ａｇ）、あるいは金（Ａｕ）から成るめっき膜が形成されており、ワイヤ５の一部は、このめっき膜を介してリード４と電気的に接続されている。また、ワイヤ５は金属からなり、本実施の形態では、例えば金（Ａｕ）からなる。そのため、上記したように、半導体チップ３の電極パッド３ｃの表面に金（Ａｕ）を形成しておくことで、ワイヤ５と電極パッド３ｃとの密着性を向上できる。
また、本実施の形態では、半導体チップ３の電極パッド３ｃにワイヤの一部を接続した後、ワイヤ５の他部をリード４におけるボンディング領域（リード４の上面において、めっき膜が形成された部分）に接続する、所謂、正ボンディング方式によりワイヤを接続している。
４．モールド工程；
図２１は、図１９に示すリードフレームの製品形成領域に、封止樹脂を形成した状態を示す拡大平面図、図２２は図２１のＧ−Ｇ線に沿った拡大断面図、図２３は、図２１のＨ−Ｈ線に沿った拡大断面図である。
次に、図１０に示すモールド工程（Ｓ４）として、図２１〜図２３に示すように、封止樹脂（封止体）６を形成し、半導体チップ３（図２２参照）、複数のワイヤ５（図２２参照）、ダイパッド２（図２２参照）、およびインナリード４ａ（図２２参照）を封止する。本実施の形態では、図２２および図２３に示すように、ダイパッド２の下面２ｂが封止樹脂６から露出するように、封止樹脂６を形成し、ダイパッド２の上面２ａおよび側面を封止する。また、本実施の形態では、リード４の一部が露出するように封止樹脂６を形成する。詳しくは、図２２に示すように、インナリード４ａの下面４ｆ、アウタリード４ｂの上面４ｇおよび下面４ｆが露出するように封止樹脂６を形成する。また、本実施の形態では、吊りリード１０の一部が露出するように封止樹脂６を形成する。詳しくは、図２３に示すように、吊りリード１０の露出部１１の上面１１ａおよび下面１１ｂが露出するように封止樹脂６を形成する。
＜トランスファモールド方式について＞
本実施の形態では、内面にキャビティが形成された上型（上金型）および上型と対向する下型（下金型）を備えた成形金型の上型と下型の間に、図１９や図２０に示すリードフレーム３０を固定した状態で、軟化（可塑化）させた熱硬化性樹脂（封止用樹脂）を、キャビティ内に圧入して成形し、その後加熱硬化させる、所謂トランスファモールド方式を用いている。
一般にトランスファモールド方式では、成形金型のキャビティ内に空気が残らないように、空気を排出するためのエアベント部と呼ばれる溝が形成された成形金型を用いる。また、平面形状が四角形からなるキャビティを使用する場合には、空気が残留しやすいキャビティの角部にエアベント部を形成することが有効である。封止樹脂内にボイドが形成されると、封止樹脂が破壊し易くなり、半導体装置の信頼性低下の原因となるからである。
ところが、キャビティの角部にエアベント部が接続された成形金型を用いてモールド工程を行うと、エアベント部からキャビティ内の空気と共に封止用樹脂の一部が排出されるので、エアベント部に樹脂（エアベント部に流れ込んだ樹脂により形成されるレジンバリ）が形成される。このため、図１に示す本実施の形態のＱＦＮ１ように、封止樹脂６の角部６ｄの外側において、吊りリード１０の一部（露出部１１）を露出させるタイプの半導体装置の製造工程に適用すると、露出部１１の上面１１ａ（図２３参照）にレジンバリが形成されてしまう。露出部１１にレジンバリが形成された状態では、図６に示すようにＱＦＮ１を実装基板２０に実装する際に、半田材２６などの接合材が露出部１１の表面に濡れ上がったとしても、接合できないため、実装強度を向上することは困難である。
また、このレジンバリを除去する工程を、モールド工程の後に施すことが考えられるが、リードの表面に形成された樹脂（レジンバリ）は、たとえ洗浄工程（バリ取り工程）を施したとしても、樹脂と吊りリードとの接着強度が強いため、完全に除去するのが困難である。
そこで、本願発明者は、キャビティの角部（吊りリードの露出部と重なる領域）にはエアベント部を形成せず、リードフレームにエアベント部を形成する方法について検討した。詳しくは、リードフレームにおいて吊りリードが形成されていない部分に、エアベント部を形成することについて検討した。
その結果、リードフレームの吊りリードが形成されていない領域にエアベント部を形成し、これをキャビティと連結すると、前記したように吊りリードにレジンバリが発生することを防止する点で有効であることが判った。
しかし、単に、リードフレームにエアベント部を形成するのみでは、封止樹脂の形状不良やボイド発生不良、あるいは樹脂漏れ不良などの樹脂封止不良が発生してしまうことが判った。例えば、エアベント部の流路が狭すぎると、キャビティ内の圧力（静圧）が封止用樹脂の供給圧力よりも高くなるので、キャビティ内全体を封止用樹脂で満たす事ができず、封止樹脂の形状不良の原因となる。また、キャビティ内に空気が残留しやすくなるため、ボイド発生不良の原因となる。一方、エアベント部の流路が広すぎる場合、あるいは、エアベント部の経路距離が短い場合、キャビティ内に供給された封止用樹脂が、キャビティ内を満たす前にエアベント部から流れ出てしまうので、封止樹脂の形状不良の原因となる。そして、エアベント部から流れ出た封止用樹脂がエアベント部よりも外側に漏れる樹脂漏れ不良が発生すると、キャビティ内の圧力バランスがさらに崩れるので、複数の製品形成領域で、封止樹脂の形状不良やボイド発生不良、あるいは樹脂漏れ不良が発生する原因となる。
＜成形金型準備工程＞
上記検討結果を踏まえ、以下に本実施の形態のモールド工程を詳細に説明する。
まず、成形金型準備工程として、図２４〜図２６に示す成形金型４１を準備する。図２４は、モールド工程で使用する成形金型を示す拡大断面図、図２５は図２４に示す上型のキャビティ形成面（下面）側を示す拡大平面図である。また、図２６は、図２５のＪ−Ｊ線に沿った拡大断面図である。
成形金型４１は、金型面（第１金型面、クランプ面）４２ａ、およびこの金型面４２ａに形成されたキャビティ（凹部、第１キャビティ）４３を有する上型（第１金型）４２と、上型４２の金型面４２ａに対向する金型面（第２金型面、クランプ面）４４ａを有する下型（第２金型）４４とを備えている。
上型４２に形成されたキャビティ４３は、図２５に示すように、平面形状が四角形から成る。そして、キャビティ４３の４つの角部４３ａのうちの第１角部４３ｂの外側には、ゲート部４５が配置されている。
ここで、キャビティ４３の角部４３ａとは、図１および図２を用いて説明した封止樹脂６の角部６ｄと同様に定義する。すなわち、キャビティ４３の四辺（四つの主辺）のうち、交差する任意の二辺（二つの主辺）の交点である角の周辺領域を含んでいる。厳密には、キャビティ４３の角部４３ａは、一部が面取り加工されているので、主辺の交点はキャビティ４３の角部４３ａよりも外側に配置される。しかし、面取り加工部は、主辺の長さと比較して十分に小さいため、本願では、面取り加工部の中心をキャビティ４３の角と見做して説明する。詳細には、角部４３ａは、図２５において、ドットパターンを付して示す領域であって、その境界は以下のように定義する。すなわち、本実施の形態では、後述するように、キャビティ４３の四辺に沿って、それぞれ複数のリード４（図２１参照）が配列されるように上型４２を配置する。この各辺に沿って配置される複数のリード４（図２１参照）うち、キャビティ４３の角（面取り加工部の中心）の隣に配置されるリード４までの領域を角部４３ａと定義する。
ゲート部４５は、後述する封止体形成工程で、封止用樹脂をキャビティ４３内に供給する供給口となる。このため、ゲート部４５とキャビティ４３を接続する必要がある。成形金型にゲート部を形成する場合、ゲート部をキャビティまで延ばして接続する方法が考えられるが、本実施の形態では、ゲート部４５とキャビティ４３は離間して形成されている。言い換えると、ゲート部４５とキャビティ４３の間には後述するクランプ工程において、リードフレーム３０（図２１参照）の上面と当接する金型面４２ａが配置されている。一方、図１９に示すように、本実施の形態のリードフレーム３０には、ゲート部４５（図２５参照）とキャビティ４３（図２５参照）の双方と連結されるゲートスリット３４を形成している。このため、図２５に示すようにゲート部４５とキャビティ４３を離間して配置しても、このゲートスリット３４（図１９参照）を介して両者を連結することができるので、キャビティ４３内に封止用樹脂を供給することができる。また、本実施の形態では、ゲート部４５とキャビティ４３を成形金型４１（上型４２）内で接続せず、後述する封止体形成工程で、上型４２の金型面４２ａを、吊りリード１０（図２１参照）の露出部１１（図２１参照）に当接させた状態で封止用樹脂を供給する。これにより、図２１に示すように、キャビティ４３（図２５参照）の第１角部４３ｂ（図２５参照）の外側に配置される吊りリード１０の露出部１１の上面に樹脂バリが形成されることを防止ないしは抑制することができる。
また、図２５に示すように、本実施の形態の成形金型４１（上型４２）には、キャビティ内の空気を排出するエアベント部が形成されていない。これは、本実施の形態では、図１２に示すように、リードフレーム３０に複数のエアベント部３２を形成することで、図２５に示すキャビティ４３内の空気を排出することができるからである。また、成形金型４１（上型４２）にエアベント部を形成しないので、図２１に示すように、キャビティ４３（図２５参照）の第１角部４３ｂ（図２５参照）以外の３つの角部４３ａ（図２５参照）の外側に配置される吊りリード１０の露出部１１の上面に樹脂バリが形成されることを防止ないしは抑制することができる。
また、図２５に示すように上型４２の金型面４２ａには、隣り合うキャビティ４３の間に、フローキャビティ（凹部、第２キャビティ）４６が形成されている。なお、図２５は、リードフレームの一つの製品形成領域に対応する上型の拡大平面図なので、一つのキャビティを示している。しかし、上型４２には、図１１に示す製品形成領域３０ａのそれぞれに、キャビティ４３（図２５参照）が配置されている。つまり、本実施の形態では、上型４２には、複数のキャビティ４３が行列状に配置されている。例えば、図１１に示す製品形成領域３０ａの配置に倣い、行方向に１４個、列方向に５個で合計７０個のキャビティ４３が、配置されている。複数のキャビティ４３の間に配置されるフローキャビティ４６の深さ（凹部の底面までの距離）は、図２６に示すように、キャビティ４３の深さよりも深い。このように、キャビティ４３よりも深いフローキャビティ４６を形成すると、図２１に示すように、封止樹脂６の隣に、複数のスペーサ樹脂８を形成することができる。このスペーサ樹脂８の上面８ａの高さは、封止樹脂６の上面６ａの高さよりも高くなるので、モールド工程以降の各工程で、リードフレーム３０を搬送する際に、複数のリードフレーム３０を重ねて搬送しても、封止樹脂６などの損傷を防止することができる。なお、図２５に示すように、成形金型４１（上型４２）においては、キャビティ４３とフローキャビティ４６は離間して形成されている。
また、図２４に示すように、下型４４の金型面４４ａ上には、フィルム（シート、樹脂フィルム）４７が配置されている。フィルム４７は、例えばポリイミド樹脂などから成り、金型面４４ａを覆うように配置されている。また、フィルム４７は、リードフレーム３０および成形金型４１よりも柔らかい。
＜クランプ工程＞
次に、クランプ工程として、図２７に示すように、リードフレーム３０を上型４２と下型４４の間に配置し、リードフレーム３０のクランプ領域３５を成形金型４１でクランプする。図２７は、図２４に示す成形金型の間に図２０に示すリードフレームを配置してクランプした状態を示す拡大断面図である。
本工程では、まず、図２７に示すように、リードフレーム３０を上型４２と下型４４の間に配置する。詳しくは、半導体チップ３が搭載されたダイパッド２、複数のワイヤ５および複数のリード４のそれぞれ一部（複数のインナリード４ａ）が、キャビティ４３内に位置するように配置する。
次に、図２７に示すようにリードフレーム３０を上型４２と下型４４とでクランプする。上型４２のキャビティ４３の周囲に配置された金型面４２ａは、リードフレーム３０の上面のクランプ領域３５に当接し、リードフレーム３０を下型４４に向かって押し付ける。一方、下型４４とリードフレーム３０の間には、フィルム４７が配置されている。したがって、下型４４の金型面４４ａは、金型面４４ａ上に配置されたフィルム４７を介してリードフレーム３０を下面側から上型４２に向かって押し付ける。なお、クランプ工程では上型４２、下型４４のいずれか一方、若しくは両方をリードフレーム３０に向かって移動させてリードフレーム３０をクランプするが、この何れの方法を用いても良い。
この時、本実施の形態では、金型面４４ａ上をリードフレーム３０よりも柔らかいフィルム４７で覆っているため、フィルム４７は、リードフレーム３０のパターンに倣って弾性変形し、リードフレーム３０の下面側にフィルム４７の一部が食い込む。このため、リードフレーム３０の下面とフィルム４７との間に隙間が生じることを抑制し、密着させることができる。このため、次工程である封止体形成工程で、封止用樹脂がリードフレーム３０の下面側に廻り込むことを抑制することができる。また、本実施の形態では、上記したように、エアベント部３２がリードフレーム３０に形成されている。このとき、このエアベント部３２がリードフレーム３０の下面側に形成されていると、リードフレーム３０をクランプした際、フィルム４７でエアベント部３２が塞がれてしまう。これに対し、本実施の形態では、上記したように、リードフレーム３０の上面側にエアベント部３２を形成している。そのため、フィルム４７上にリードフレーム３０を配置し、さらにクランプしたとしても、このエアベント部３２がフィルム４７で塞がれることはない。これにより、キャビティ内の気体（一般には空気）をキャビティの外側に排出することができる。
このクランプ工程において、上型４２と下型４４の間にリードフレーム３０を配置してクランプすることにより、図２５に示す上型４２のゲート部４５、キャビティ４３、およびフローキャビティ４６はそれぞれ連結され、次の封止体形成工程で、封止用樹脂が流れる経路が形成される。詳しくは、上型４２に形成されたゲート部４５とキャビティ４３はゲートスリット３４（図１９参照）を介して連結される。また、図２１に示す複数のエアベント部３２は、図２５に示すキャビティ４３にそれぞれ連結される。また、図２５に示すフローキャビティ４６は、図２１に示す複数のエアベント部３２のうちの１つ（エアベント部３２ｅ）を介してキャビティ４３に連結される。本実施の形態では、図２５に示すキャビティ４３の４つの角部４３ａのうち、キャビティ４３の中央部を介して第１角部４３ｂと対向する第２角部４３ｃと重なる位置に配置されるエアベント部３２を介して連結される。
＜封止体形成工程＞
次に、封止体形成工程として、図２８に示すように、成形金型４１によりリードフレーム３０をクランプした状態でキャビティ４３内に封止用樹脂６ｅを供給（圧入）し、これを硬化させることで図２１に示す封止樹脂６を形成する。図２８は、図２７に示すキャビティ内に封止用樹脂を供給している状態を示す拡大断面図である。また、図２９は、図１９に示すゲートスリット周辺における成形金型とリードフレームの位置関係を示す拡大平面図、図３０は図２９のＫ−Ｋ線に沿った拡大断面図である。また、図３１は、図１９に示すエアベント部周辺における成形金型とリードフレームの位置関係を示す拡大平面図、図３２は図３１のＬ−Ｌ線に沿った拡大断面図である。
本工程では、まず、図示しない加熱室（ポット部）で熱硬化性樹脂からなる封止用樹脂ペレット（図示は省略）を軟化（可塑化）させ、上型４２に形成されたゲート部４５（図２９参照）に通じるランナ部（図示は省略）を経由して封止用樹脂６ｅ（図２８、図３０参照）をキャビティ４３（図２８〜図３０参照）に供給する。なお、加熱室およびランナ部は、それぞれ成形金型４１に形成される。そして、ランナ部は、図１１に示すランナ領域３０ｃに沿って配置される。
本工程では、図３０に示すように、上型４２のゲート部４５およびキャビティ４３は、それぞれリードフレーム３０のゲートスリット３４と連結され、ゲートスリット３４を介して封止用樹脂６ｅのゲート部４５とキャビティ４３を接続する流路が形成されている。一方、ゲート部４５とキャビティ４３の間に配置される吊りリード１０の露出部１１の上面１１ａ（図２３参照）は、上型４２の金型面４２ａと当接しており、吊りリード１０の露出部１１の下面１１ｂ（図２３参照）は、下型４４の金型面４４ａ上に配置されたフィルム４７と当接している。このため、図２３に示すように露出部１１の上面１１ａおよび下面１１ｂには、封止用樹脂６ｅ（図３０参照）は廻り込まず、露出部１１を露出させることができる。
また、図２９に示すように、ゲート部４５とキャビティ４３を接続するゲートスリット３４は、キャビティ４３の第１角部４３ｂと重なる位置に配置している。詳しくは、吊りリード１０と、吊りリード１０の隣に配置されるリード４の間にゲートスリット３４を形成している。
ゲート部４５およびゲートスリット３４を経由して封止用樹脂６ｅをキャビティ４３内に供給すると、キャビティ４３内の気体（本実施の形態では空気）が図３１および図３２に示すエアベント部３２から排出され、キャビティ４３内は封止用樹脂６ｅで満たされる。この時、図３１に示す複数のリード４間の隙間は、キャビティ４３と通じているので、隣り合うリード４間の空間にも封止用樹脂６ｅが流れ込み、ダム部３１で堰き止められる。このため、図２１に示すように、複数のリード４の間には、ダム内樹脂６ｆがそれぞれ形成される。
ここで、図３１に示すように、エアベント部３２は、キャビティ４３の角部４３ａ（詳しくは、図２９に示す第１角部４３ｂとは異なる角部４３ａ）と重なる位置に配置されている。図３１は部分拡大図であるため、１本のエアベント部３２を示しているが、エアベント部３２は、図２５に示すキャビティ４３の４つの角部４３ａのうち、第１角部４３ｂ以外の３つの角部４３ａと重なる位置にそれぞれ配置されている。つまり、本実施の形態では、図２５に示すように、四角形の平面形状を成すキャビティ４３の４つの角部４３ａのうちの第１角部４３ｂにゲート部４５（図２９参照）を接続し、他の３つの角部４３ａにそれぞれ、エアベント部３２（図３１参照）を接続している。前記したように、トランスファモールド方式のモールド工程において、四角形の平面形状を成すキャビティ４３を用いる場合には、四角形の各角部にキャビティ４３内の気体が残留し易い。ここで、キャビティ４３内に供給する封止用樹脂６ｅは、ゲート部４５からエアベント部３２に向かって流れる。このため、本実施の形態のように、各角部４３ａをゲート部４５またはエアベント部３２と、それぞれ接続することで、封止用樹脂６ｅがキャビティ４３の第１角部４３ｂからその他の角部４３ａ（４３ｃ、４３ｄ、４３ｅ）に向かって流れることとなるので、キャビティ４３内の気体の残留を抑制し、封止用樹脂６ｅを各角部４３ａにしっかりと供給することができる。
また、複数のエアベント部３２（図２１参照）のうち、図２５に示す第１角部４３ｂの隣に配置される第３角部４３ｄ、第４角部４３ｅに接続されるエアベント部３２ｃ、３２ｄ（図２１参照）は、角部４３ａ（第３角部４３ｄ、第４角部４３ｅ）から、第１角部４３ｂの対角に位置する第２角部４３ｃに向かって引き出されている。言い換えれば、第３角部４３ｄ、第４角部４３ｅに接続されるエアベント部３２ｃ、３２ｄ（図２１参照）は、第３角部４３ｄ、第４角部４３ｅを結ぶ対角線よりも、ゲート部から遠い側に向かって引き出されている。前記したように、本工程では、封止用樹脂６ｅ（図３０、図３２参照）がゲート部４５（図３０参照）からエアベント部３２（図３２参照）に向かって流れる。このため、エアベント部３２をゲート部４５から遠い第２角部４３ｃに向かって引き出すことにより、キャビティ４３内が封止用樹脂６ｅで満たされるまで、エアベント部３２の排気機構を機能させることができる。
また、複数のエアベント部３２（図２１参照）のうち、図２５に示す第１角部４３ｂの対角に配置される第２角部４３ｃに接続されるエアベント部３２ｅ（図２１参照）は、フローキャビティ４６に接続されている。また、フローキャビティ４６に接続されるエアベント部３２ｅの流路（の断面積）は、エアベント部３２ｃ、３２ｄ（図２１参照）の流路（の断面積）よりも広くなっている。このように、ゲート部４５が接続される第１角部４３ｂの対角の第２角部４３ｃをフローキャビティ４６に接続し、第２角部４３ｃに接続されるエアベント部３２ｅの流路（の断面積）を他のエアベント部３２よりも広くすることで、キャビティ４３内が封止用樹脂６ｅ（図３０、図３２参照）で満たされた後、フローキャビティ４６内に封止用樹脂６ｅをさらに供給することができる。
また、各エアベント部３２は、図３１に示すように、キャビティ４３の角部４３ａからクランプ領域３５の外側まで引き出されている。このようにエアベント部３２の端部をクランプ領域３５の外側まで引き出すことにより、エアベント部３２のキャビティ４３と反対側の端部が開放されるので、キャビティ４３内の気体を確実に排出することができる。
また、エアベント部３２は、クランプ領域３５内では、キャビティ４３の辺（主辺）に沿って延びている。これにより、図３２に示すように、上型４２と下型４４でリードフレーム３０をクランプして形成されるエアベント部３２の流路の距離を長くすることができる。例えば、本実施の形態では、キャビティ４３との境界から、クランプ領域３５（図３１参照）の端部まで至るクランプ領域３５内のエアベント部３２の流路の長さ（経路距離）は、キャビティ４３の一辺の長さの半分以上となっている。具体的には、キャビティ４３の一辺の長さは、約６．４ｍｍであるのに対し、キャビティ４３との境界から、クランプ領域３５（図３１参照）の端部まで至るクランプ領域３５内のエアベント部３２の流路の長さ（経路距離）は約３．７ｍｍとなっている。前記したように、トランスファモールド方式において、樹脂封止不良を抑制する観点からは、キャビティ４３内の圧力（静圧）と、封止用樹脂６ｅ（図３２参照）の供給圧力のバランスが重要である。そして、キャビティ４３内の圧力（静圧）は、排気経路であるエアベント部３２の静圧により制御することができる。このエアベント部３２の静圧を制御し易くする観点からは、本実施の形態のように、エアベント部３２の流路を細長くすることが有効である。つまり、エアベント部３２の流路の幅を隣り合うリード４の間の隙間の幅と同程度とし、流路の長さ（経路距離）を長くすることが有効である。また、本実施の形態のように、エアベント部３２をクランプ領域３５内で、キャビティ４３の辺（主辺）に沿って延ばすことにより、製品形成領域３０ａ（図２１参照）の拡大を抑制しつつ、エアベント部３２の流路を長くすることができる。この結果、１つのリードフレーム３０から取得可能な製品数を増加させることができる。
なお、エアベント部３２が、キャビティ４３の辺（主辺）に沿って延びる、とは、キャビティ４３の辺と平行に延びる態様に限定するものではない。例えば、図３１に示すクランプ領域３５内で、キャビティ４３の辺に沿って、蛇行しながらクランプ領域３５の外側に向かって延ばしても良い。この場合、エアベント部３２の流路の長さは、本実施の形態よりもさらに長くすることができる。ただし、本願発明者の検討によれば、エアベント部３２の流路の長さ（経路距離）を、キャビティ４３の一辺の長さの半分以上とすれば、樹脂封止不良を抑制できることが判っている。また、エアベント部３２を蛇行させるためには、蛇行させるためのスペースを確保する必要がある。したがって、製品形成領域３０ａ（図２１参照）の拡大を抑制する観点からは、本実施の形態のように、キャビティ４３との接続部およびクランプ領域３５の外側に引き出す、引出部以外は、エアベント部３２をキャビティ４３の辺と平行に延ばすことが好ましい。
また、各エアベント部３２の静圧のバランスを調整する観点からは、エアベント部の流路の長さを揃えることが好ましい。本実施の形態では、図２１に示すようにエアベント部３２ｃとエアベント部３２ｄの流路の長さを揃えている（等しい長さとしている）。これにより、いずれか一方のエアベント部３２の静圧が極端に大きくなって、ボイド不良や樹脂漏れ不良の発生を防止ないしは抑制することができる。
また、図３１および図３２に示すように、本実施の形態のエアベント部３２は、リードフレーム３０を貫通する複数の孔部（スリット部）３２ａおよび複数の孔部３２ａを連結する複数の溝部３２ｂ（図３１において、ハッチングを付して示す部分）を連結して成る。言い換えると、本実施の形態では、エアベント部３２は、第１の断面積を有する複数の第１通路（孔部３２ａ）と、第１の断面積よりも狭い第２の断面積を有する複数の第２通路（溝部３２ｂ）を有し、これら第１、第２通路が連結されている。詳しくは、第１通路と第２通路が交互に配置されている。このように断面積の異なる通路を交互に配置して連結することにより、封止用樹脂６ｅの流出を抑制しつつ、キャビティ４３内の気体（空気）を排出することができる。本工程では、エアベント部３２からキャビティ４３内の気体を排出するが、この時、キャビティ４３内に供給された封止用樹脂６ｅの一部もエアベント部３２から流出する（例えば、図２１にドットパターンを付して示す封止樹脂を参照）。ここで、封止用樹脂６ｅの流出量を低減する観点からは、エアベント部３２の断面積を狭くする程、エアベント部３２の静圧が高くなるので好ましい。しかし、エアベント部３２の断面積が狭いと、封止用樹脂６ｅが詰まり、キャビティ４３内の気体が排出できなくなって、ボイド発生の原因となる。そこで、本実施の形態のように、断面積の狭い第２通路（溝部３２ｂ）に断面積の広い第１通路（孔部３２ａ）を連結すると、狭い第２通路の先に広い第１通路が連結されるので、封止用樹脂６ｅの詰まりを抑制することができる。また、断面積の広い第１通路の先には断面積の狭い第２通路が配置されているので、エアベント部３２全体としては十分な静圧を確保することができる。この結果、封止用樹脂６ｅの流出量を低減しつつ、キャビティ４３内の気体（空気）を排出することができる。これは、封止用樹脂６ｅよりも封止用樹脂６ｅ内の気泡（ボイド）の方が、粘性が低く、断面積の異なる第１通路と第２通路を交互に連結すると、封止用樹脂６ｅ内の気泡が動き易くなり、エアベント部３２の進行方向に向かって気泡が先に押し出されるからである。このような効果を流路の絞り効果と呼ぶ。
さらに本実施の形態では、図３１に示すように、溝部３２ｂの幅を孔部３２ａの幅よりも狭くしている。例えば、溝部３２ｂは幅を孔部３２ａの幅に対して１／３となっている。これにより、上記した流路の絞り効果が促進され、封止用樹脂６ｅ内の気泡をより確実に排出することができる。
なお、フローキャビティ４６（図２５参照）に接続されるエアベント部３２ｅ（図１９参照）の流路の断面積は、前記したように他のエアベント部３２ｃ、３２ｄ（図１９参照）よりも広くなっているため、エアベント部３２ｅでは、封止用樹脂６ｅの流出量が多い。この、エアベント部３２ｅから流出した封止用樹脂６ｅはフローキャビティ４６に流れ込み、図２１に示すスペーサ樹脂８となる。また、このスペーサ樹脂８は、モールド工程以降の各工程で、リードフレーム３０を搬送する際に、複数のリードフレーム３０を重ねて搬送しても、封止樹脂６などの損傷を防止するためのスペーサなので、スペーサ樹脂８内にボイドが発生しても半導体装置の信頼性低下の原因とはならない。
また、本実施の形態では、ダム部３１に複数の孔部３２ａを形成するので、リードフレーム３０の強度低下を抑制する観点から、孔部３２ａと溝部３２ｂの配置を以下のようにしている。すなわち、図３１に示すようにダム部３１において、孔部３２ａはリード４の延長線上に配置し、リード４間の隙間の延長線上には溝部３２ｂを配置している。これにより、ダム部３１に複数の孔部３２ａを配置した場合であっても、リードフレーム３０の強度低下を抑制することができる。
また、図３２に示すように、本実施のエアベント部３２を構成する溝部３２ｂは、リードフレーム３０の上面側からエッチング加工されることにより形成されている。つまり溝部３２ｂでは、リードフレーム３０の上面側が取り除かれ、下面側にはリードフレーム３０を構成する金属部材が残っている。
図３２に示すように、下型４４の金型面４４ａ上は、フィルム４７を配置した状態でクランプすると、前記したように、リードフレーム３０の下面側にはリードフレーム３０のパターンに倣ってフィルム４７が食い込む。このため、溝部３２ｂにおいて、排気経路となる空間をリードフレーム３０の下面側に確保しようとすると、フィルム４７の食い込みの程度によっては、通路がフィルム４７により塞がれてしまうこととなる。特に、エアベント部３２は、静圧を確保する観点から狭くなっているので、フィルム４７により塞がれ易い。一方、本実施の形態によれば、溝部３２ｂにおける排気経路をリードフレーム３０の上面側に確保することができるので、フィルム４７が食い込んでも排気経路がこれにより塞がれてしまう事を防止できる。つまり、本実施の形態によれば、排気経路の詰まりを防止できるので、排気不良にともなうボイド発生不良を防止することができる。
図２５に示すキャビティ４３およびフローキャビティ４６内を封止用樹脂６ｅ（図２８参照）で満たした後、図２８に示す成形金型４１を封止用樹脂６ｅの硬化温度以上まで加熱して、封止用樹脂６ｅを熱硬化（仮硬化）させる。その後、上型４２と下型４４を引き離し、成形金型４１から図２１に示すリードフレーム３０を取り出す。図２１に示すように、取り出したリードフレーム３０には、封止樹脂６、スペーサ樹脂８、およびダム内樹脂６ｆが形成されている。また、各エアベント部３２（図１９参照）には、エアベント部３２に流出した封止用樹脂が硬化したベント部内樹脂６ｇが形成されている。
５．ベーク工程；
図３３は、図２１に示すリードフレームを複数枚重ね、ベーク炉に搬送する状態を模式的に示す説明図である。
次に、図１０に示すベーク工程（Ｓ５）として、図３３に示すように、成形金型から取り出したリードフレーム３０をベーク炉５０に搬送し、再びリードフレーム３０を熱処理する。上記モールド工程における封止体形成工程では、キャビティ内に供給された樹脂を硬化してはいるものの、樹脂が完全に硬化しきっていない状態である。これは、次に成形金型４１に搬送される次のリードフレーム３０に対して、いち早くモールド工程を施すためである。そのため、本実施の形態では、封止用樹脂を硬化させる工程を、２回に分けている。そして、本ベーク工程において、前記モールド工程により形成された封止樹脂６を、完全に硬化（本硬化）させる。
この時、本実施の形態では、ベーク炉５０への搬送工程中、およびベーク炉５０内での加熱硬化工程は、図３３に示すように複数のリードフレーム３０を積み重ねた状態で行うことができる。各リードフレーム３０には、それぞれ複数のスペーサ樹脂８が形成され、スペーサ樹脂８の高さは、封止樹脂６の高さよりも高い。これにより、複数のリードフレーム３０を積み重ねても、封止樹脂６の損傷を防止ないしは抑制することができる。また、複数のリードフレーム３０を積み重ねることで、省スペース化を図ることができるので、一度に処理できるリードフレーム３０の数が増加する。
なお、本実施の形態では、複数のリードフレーム３０を積み重ねて搬送する、あるいは積み重ねた状態で加熱処理する方法の一態様として、ベーク工程に適用した例を説明したが、図３３に示すように積み重ねて搬送するのは、本工程に限定されず、後述する個片化工程までの各工程において、適用することができる。
６．ダム内樹脂除去工程；
図３４は図２１に示すダム内樹脂を取り除いた状態を示す拡大平面図、図３５は、図２１に示すダム内樹脂にレーザを照射した状態を示す拡大断面図である。
次に、図１０に示すダム内樹脂除去工程（Ｓ６）として、図３４に示すように、複数のリード４（アウタリード４ｂ）の間に形成されたダム内樹脂６ｆ（図２１参照）を取り除く。また、図３４に示すように、ゲートスリット３４に形成されたダム内樹脂、およびエアベント部３２に形成されたベント部内樹脂６ｇの一部（吊りリード１０の露出部１１およびリード４の近傍が取り除かれれば良い）も同様に取り除く。本工程では、図３５に示すように、アウタリード４ｂの間のダム内樹脂６ｆにレーザ５１を照射することで取り除く。本実施の形態では、リード４の上面側からリード４の側面４ｓに向かってレーザ５１を照射することにより、リード４の側面４ｓを露出させている。レーザ５１の照射角度は、ダム内樹脂６ｆの上面に対して直交方向から照射することもできるが、本実施の形態では、リード４の側面４ｓ側にレーザ５１を確実に照射する観点から９０°よりも小さい照射角度で照射している。
ここで、既に説明した図１４に示すように、リード４の側面４ｓに突出部４ｄが形成されている場合、レーザ５１の照射方向に対して突出部４ｄの影になる領域には、本工程において、レーザ５１が照射されず、ダム内樹脂６ｆが除去できない場合がある。しかし、本実施の形態では、前記の通り、アウタリード４ｂの側面４ｓに形成された突出部４ｄ（図１４参照）を予め取り除き、側面４ｓを平坦化しているので、レーザ５１がリード４の側面４ｓ全体に照射することができ、ダム内樹脂６ｆを容易に取り除くことができる。
なお、レーザ５１を照射してダム内樹脂６ｆを取り除く場合、リード４に汚れが付着する場合がある。この場合には、レーザ５１を照射した後、洗浄工程として、例えばリードフレームを電解液中に浸して汚れを除去する方法や、圧力を印加した洗浄水を噴きつけて汚れを除去方法、あるいはこれらの組み合わせ等を行うことで、汚れを除去することができる。
また、リード４の露出面積を広げる観点からは、全てのダム内樹脂６ｆを取り除くことが好ましいが、封止樹脂６とダム内樹脂６ｆの境界にレーザ５１を照射すると、封止樹脂６がレーザ５１により損傷する場合がある。このため、本実施の形態では、図３４に示すように、封止樹脂６との境界側では、ダム内樹脂６ｆを取り除かず、残している。
７．めっき工程
図３６は、図３４に示す封止樹脂から露出する複数のリードおよびダイパッドの露出面に、外装めっき膜を形成した状態を示す拡大断面図、図３７は、図３４に示す封止樹脂から露出する吊りリードの露出部およびダイパッドの露出面に、外装めっき膜を形成した状態を示す拡大断面図である。
次に、図１０に示すめっき工程（Ｓ７）として、図３６および図３７に示すように封止樹脂６から露出する複数のリード４（アウタリード４ｂ）、吊りリード１０の露出部１１、およびダイパッド２の露出面に外装めっき膜４ｃ、１１ｃ、２ｃを形成する。
本工程では、被めっき加工物であるリードフレーム３０を、めっき液（図示は省略）が入っためっき槽（図示は省略）内に配置して、例えば、電解めっき法により外装めっき膜４ｃ、１１ｃ、２ｃを形成する。この電解めっき法によれば、封止樹脂６から露出している領域に一括して外装めっき膜を形成することができる。したがって、図３６に示す外装めっき膜４ｃは、複数のアウタリード４ｂの上面、下面および側面に形成される。また、外装めっき膜２ｃは、ダイパッド２の下面２ｂに形成される。また、図３７に示す外装めっき膜１１ｃは、吊りリード１０の露出部１１の上面１１ａ、下面１１ｂおよび側面に形成される。
本実施の形態の外装めっき膜４ｃ、１１ｃ、２ｃは、Ｐｂ（鉛）を実質的に含まない、所謂、鉛フリー半田からなり、例えばＳｎ（錫）のみ、Ｓｎ（錫）−Ｂｉ（ビスマス）、またはＳｎ（錫）−Ａｇ（銀）−Ｃｕ（Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
このため、本めっき工程で使用するめっき液には、例えばＳｎ２＋や、Ｂｉ３＋などの金属塩が含まれている。なお、本実施の形態では、鉛フリー半田めっきの例としてＳｎ−Ｂｉの合金化金属めっきを用いているが、ＢｉをＣｕやＡｇなどの金属に置き換えることができる。
８．マーク工程
次に、図１０に示すマーク工程（Ｓ８）として、半導体装置を識別する識別記号などをマーキングする。本実施の形態では、例えば、図３６に示す封止樹脂６の上面６ａにレーザを照射することにより、識別記号をマーキングする。
９．個片化工程
図３８は、図３４に示すリードフレームに外装めっき膜を形成した後、切断刃（パンチ）を配置した状態を示す拡大平面図である。
次に、図１０に示す個片化工程（Ｓ９）として、図３８に示すように、ダム部３１（図３４参照）に連結されている複数のリード４および複数の吊りリード１０を切断し、製品形成領域３０ａ毎に個片化して複数のＱＦＮ１（図１参照）を取得する。複数のリード４および複数の吊りリード１０を切断する方法は、例えば、図３８に示すように、リードフレーム３０の上面側にパンチ（切断刃）５２を配置し、下面側にはダイ（支持部材；図示は省略）をそれぞれ配置してプレスすることで切断する。
図３８に示すように、パンチ５２は、複数のリード４の配列ラインに沿って（言い換えれば、封止樹脂６の各辺に沿って）配置される複数のリードカットパンチ５２ａと、ゲートスリット３４（図３４参照）の間に配置される吊りリード１０上に配置されるゲートカットパンチ５２ｂと、を備えている。パンチ５２の内側の端部はそれぞれダム部３１（図３４参照）の内側に配置され、複数のリード４および吊りリード１０はダム部３１の内側で切断される。また、本実施の形態では、吊りリード１０の一部（露出部１１）を残すように、露出部１１の外側で切断する。
リードカットパンチ５２ａに加えてゲートカットパンチ５２ｂを配置するのは以下の理由からである。図３４に示すように、封止樹脂６の第１角部以外の角部に配置される吊りリード１０は、露出部１１の外側において、二本に分岐し、分岐した吊りリード１０はそれぞれリード４の延びる方向に沿って延びている。このため、これらの分岐した吊りリード１０は、図３８に示すリードカットパンチ５２ａにより切断することができる。しかし、図３４に示すゲートスリット３４の間に配置される吊りリード１０、つまり第１角部に配置される吊りリード１０も他と同様の構造とすると、図２９に示すようにキャビティ４３とゲート部４５をゲートスリット３４により接続することができない。このため、第１角部に配置される吊りリード１０は、露出部１１の外側で分岐せず、封止樹脂６の対角線に沿って延ばすことでダム部３１と接続している。このようにゲートスリット３４の間に配置される吊りリード１０は他の吊りリード１０とは形状が異なるため、図３８に示すように吊りリード１０の延在方向と交差するようにゲートカットパンチ５２ｂを配置することで、吊りリード１０を切断する。また、パンチ５２の負荷を低減する観点からは、吊りリード１０の切断箇所の幅は狭い方が好ましい。このため、本実施の形態では、吊りリード１０の幅広部ではなく、幅広部の外側に形成された幅広部よりも幅の狭い領域を切断している。既に説明した図８に示す露出部１１ｄに形成された突出部１１ｅは、図３４に示すゲートスリット３４の間に配置された吊りリード１０を切断した残部である。つまり、本実施の形態では、図２９に示す露出部１１の上面および下面に封止樹脂が回り込むことを防止するために、リードフレーム３０にゲートスリット３４を形成してゲート部４５とキャビティ４３を接続している。この結果、図８に示す露出部１１ｄに突出部１１ｅが形成される。
また、パンチ５２の負荷を軽減し、交換頻度を低減する観点からは、パンチ５２による被切断部材の量を低減することが好ましい。特にパンチ５２の端部（エッジ部）と重なる位置の被切断部材の量を減らすことで、パンチ５２が破損する頻度を大幅に低減することができる。このため、本実施の形態では、図３８に示すように、スペーサ樹脂８を避けるようにリードカットパンチ５２ａを配置している。また、リードカットパンチ５２ａの端部（エッジ部）と重なる領域には、リードカットパンチ５２ａの端部を構成する辺に沿って複数のスリット部３３を配置している。
以上の各工程により、図１に示すＱＦＮ１が完成する。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図５や図６に示す実装基板２０に実装する。
（実施の形態２）
次に、前記実施の形態１で説明したＱＦＮ１を製造する、別の実施態様について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図３９は、図２１に示すリードフレームの変形例を示す拡大平面図である。
図３９に示すリードフレーム６０と、図２１に示すリードフレーム３０の相違点は、エアベント部３２を引き出す方向である。図２１に示すリードフレーム３０は、前記実施の形態１で説明したように、複数のエアベント部３２のうち、第１角部４３ｂ（図２５参照）の隣に配置される第３角部４３ｄ（図２５参照）、第４角部４３ｅ（図２５参照）に接続されるエアベント部３２ｃ、３２ｄは、角部４３ａ（第３角部４３ｄ、第４角部４３ｅ；図２５参照）から、それぞれ、第２角部４３ｃ（図２５参照）に向かって引き出されていた。
このため、フローキャビティ４６（図２５参照）に接続されるエアベント部３２ｅとエアベント部３２ｄがお互いに近づくように引き出されることとなる。この時、クランプ領域３５内で２つのエアベント部３２が接続すると、排気経路が閉塞するため、キャビティ４３（図２５参照）内の気体を排出できず、ボイド発生不良の原因となる。このため、前記実施の形態１で説明したエアベント部３２ｅとエアベント部３２ｄは、お互いの長さを調整し、クランプ領域３５内で接続しないようにしていた。つまり、キャビティ４３（図２５参照）の一辺に沿って、複数のエアベント部３２を引き出す場合、複数のエアベント部３２がクランプ領域３５内で接続しないように長さを調整する必要があり、この結果エアベント部３２の長さに制約が生じる。
なお、図２１に示すリードフレーム３０において、エアベント部３２ｄとエアベント部３２ｅが接続する事を回避する方法として、エアベント部３２ｅをエアベント部３２ｄとは反対方向に引き出すことも考えられる。しかし、エアベント部３２ｄの反対側は、前記実施の形態１で説明した図１１に示すランナ領域３０ｃが配置されている。つまりモールド工程において、成形金型のランナ部（図示は省略）が配置される。この場合には、エアベント部３２ｅ、または、フローキャビティ４６（図２５参照）がランナ部と接続してしまうという新たな課題が生じる。
そこで、本実施の形態では、エアベント部３２ｄとエアベント部３２ｅが接続する事を回避しつつ、かつ、エアベント部３２の長さに制約が生じることを防止する観点から図３９に示す構成とした。すなわち、図３９に示す本実施の形態のリードフレーム６０は、複数のエアベント部３２（図２１参照）のうち、第１角部４３ｂの隣に配置される第３角部４３ｄ（図２５参照）に接続されるエアベント部３２ｃは、図２１に示すリードフレーム３０と同様に、第３角部４３ｄ（図２５参照）から、第２角部４３ｃ（図２５参照）に向かって引き出されている。言い換えればエアベント部３２ｃは図２５に示すゲート部４５の対角に向かって引き出されている。一方、第４角部４３ｅ（図２５参照）に接続されるエアベント部３２ｄは、第４角部４３ｅ（図２５参照）から、第１角部４３ｂ（図２５参照）に向かって引き出されている。言い換えればエアベント部３２ｄは図２５に示すゲート部４５に向かって引き出されている。そして、本実施の形態で用いる成形金型は、前記実施の形態１で説明した図２５に示す成形金型４１と同様に、上型４２にキャビティ４３が形成され、フローキャビティ４６は、キャビティ４３の第４角部４３ｅと第２角部４３ｃを結ぶ辺に沿って配置されている。また、フローキャビティ４６は第２角部４３ｃに接続されるエアベント部３２ｅ（図３９参照）を介してキャビティ４３と接続されている。言い換えれば、本実施の形態では、キャビティ４３の各辺に沿って、それぞれ複数のエアベント部を配置しないようにしている。
このため、本実施の形態では、前記実施の形態１で説明した効果に加え、エアベント部３２の長さやフローキャビティ４６（図２５参照）周囲のクランプ領域の大きさを自由に設計する事ができる。例えば、前記実施の形態１では、図２１に示すように、エアベント部３２ｃ、３２ｄの長さを揃える観点から、キャビティ４３（図２５）の略中間地点で、クランプ領域３５の外側に引き出した。しかし、本実施の形態によれば、図３９に示すようにエアベント部３２ｃ、３２ｄをそれぞれ前記実施の形態よりも長くした状態で揃えることができる。また、例えば、前記実施の形態１では、図２１に示すように、スペーサ樹脂８の近傍にエアベント部３２ｄの引出部が配置されるため、スペーサ樹脂８の周囲（言い換えれば図２５に示すフローキャビティ４６の周囲）のクランプ領域３５の幅が狭くなっている。しかし、本実施の形態によれば、図３９に示すようにスペーサ樹脂８とエアベント部３２ｄの距離を十分に確保することができるため、スペーサ樹脂８の周囲（言い換えれば図２５に示すフローキャビティ４６の周囲）のクランプ領域３５の幅を前記実施の形態１よりも広くすることができる。この結果、図２５に示すフローキャビティ４６の周囲を広範囲でしっかりとクランプすることができるため、樹脂漏れ不良の発生をさらに低減することができる。
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
（実施の形態３）
次に、前記実施の形態１で説明したＱＦＮ１を製造する、別の実施態様について説明する。なお、本実施の形態では、前記実施の形態２で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態２との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図４０は、図３９に示すリードフレームの変形例を示す拡大平面図である。
図４０に示すリードフレーム６１と、図３９に示すリードフレーム６０の相違点は、エアベント部３２を引き出す方向である。前記実施の形態２では、複数のエアベント部３２のうち、エアベント部３２ｃ（図３９参照）は、第３角部４３ｄ（図２５参照）から、第１角部４３ｂ（図２５参照）に向かって引き出し、エアベント部３２ｄ（図３９参照）は、第４角部４３ｅ（図２５参照）から、第２角部４３ｃ（図２５参照）に向かって引き出している。つまり、エアベント部３２ｃは、ゲート部の対角に向かって引き出し、エアベント部３２ｄはゲート部に向かって引き出している。しかし、エアベント部３２ｃ、３２ｄの静圧を揃える観点からは、モールド工程における封止用樹脂の流れ方向に対して、エアベント部３２ｃ、３２ｄの引き出し方向を揃えることがより好ましい。
そこで、本実施の形態では、エアベント部３２ｃ、３２ｄの静圧を揃える観点から図４０に示す構成とした。すなわち、図４０に示す本実施の形態のリードフレーム６１は、複数のエアベント部３２（図２１参照）のうち、第１角部４３ｂの隣に配置される第３角部４３ｄ（図２５参照）に接続されるエアベント部３２ｃおよび第４角部４３ｅ（図２５参照）に接続されるエアベント部３２ｄは、それぞれ第１角部４３ｂ（図２５参照）に向かって引き出されている。言い換えればエアベント部３２ｃ、３２ｄはそれぞれ図２５に示すゲート部４５に向かって引き出されている。
このため、本実施の形態では、前記実施の形態２と比較して、エアベント部３２ｃ、３２ｄの静圧を高精度で揃えることができる。ただし、前記実施の形態１で説明したように、キャビティ４３内が封止用樹脂６ｅで満たされるまで、エアベント部３２の排気機構を機能させる観点からは、前記実施の形態１のように、エアベント部３２をゲート部４５から遠い第２角部４３ｃに向かって引き出す方が好ましい。
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
（実施の形態４）
次に、前記実施の形態１で説明したＱＦＮ１を製造する、別の実施態様について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図４１は、図２１に示すリードフレームの変形例を示す拡大平面図である。また、図４２は、図２５に示す成形金型（上型）の変形例を示す拡大平面図である。
図４１に示すリードフレーム６２と、図２１に示すリードフレーム３０の相違点は、本実施の形態では、スペーサ樹脂８が形成されていない点である。前記実施の形態１で説明したように図２１に示すスペーサ樹脂８は、モールド工程以降の各工程で、リードフレーム３０を搬送する際に、複数のリードフレーム３０を重ねて搬送する場合に、封止樹脂６などの損傷を防止するために形成している。したがって、リードフレーム３０の複数箇所に形成されていれば、必ずしも全ての製品形成領域３０ａに形成されていなくとも良い。また、例えば、スペーサ樹脂８を図１１に示す枠部３０ｂに形成した場合でも、リードフレーム３０の面外方向の変形量が小さければ、複数枚のリードフレーム３０を重ねることができる。
そこで、本実施の形態では、図４１に示すように製品形成領域３０ａ内には、スペーサ樹脂８（図２１参照）を形成しない実施態様について説明する。本実施の形態では、図２１に示すスペーサ樹脂８を形成しないので、図４１に示すように３つのエアベント部３２（エアベント部３２ｃ、３２ｄ、３２ｅ）の長さを全て揃えることができる。前記実施の形態１で説明したように、複数のエアベント部３２の静圧を揃える観点からは、各エアベント部３２の長さを揃えることが有効である。本実施の形態によれば、３つのエアベント部３２の長さを揃えることで、静圧が揃い易いので、前記実施の形態１と比較して、モールド工程におけるキャビティ内の圧力バランスを一層容易に制御することができる。
また、本実施の形態によれば、製品形成領域３０ａ内にスペーサ樹脂８（図２１参照）を形成しないので、半導体装置の製造装置の構造を単純化することができる。例えば、図４２に示す成形金型６３（上型６４）には、図２５に示すフローキャビティ４６が形成されていないので、フローキャビティ４６の形状に沿って、金型面４２ａを形成しなくて済む。また、前記実施の形態１で説明した個片化工程において、図３８では、スペーサ樹脂８を避けるようにリードカットパンチ５２ａを配置するため、リードカットパンチ５２ａの平面形状が、スペーサ樹脂８の平面形状に沿って切り取られた形状となっている。しかし、本実施の形態では、スペーサ樹脂８を形成しないので、各リードカットパンチ５２ａの平面形状をそれぞれ長方形とすることができる。このように、半導体装置の製造装置の構造を単純化することにより、装置の耐久性を向上させることができる。
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１〜前記実施の形態４では、本願発明者が具体的に検討した、半導体装置であるＱＦＮ１を取り上げて説明したが、他の半導体装置に適用することもできる。例えば、ＱＦＮ１は、吊りリード１０の一部（露出部１１）が封止樹脂６の角部６ｄの外側において、露出している。しかし、前記実施の形態１で説明した個片化工程において露出部１１を切断するタイプの半導体装置（ＱＦＮ）に適用することもできる。
また、例えば、前記実施の形態４では、前記実施の形態１の変形例として製品形成領域３０ａ内にスペーサ樹脂８を形成しない半導体装置の製造方法について説明したが、前記実施の形態４で説明した技術を前記実施の形態２、あるいは前記実施の形態３と組み合わせて適用することができる。
また、前記実施の形態１と前記実施の形態４で説明した技術を組み合わせた変形例として、複数の製品形成領域３０ａの一部にはスペーサ樹脂８を形成し、他の一部にはスペーサ樹脂８を形成しない構成とすることができる。
本発明は、樹脂封止型の半導体装置、例えば、ＱＦＮに利用可能である。
１ ＱＦＮ（半導体装置）
２ ダイパッド（チップ搭載部、タブ）
２ａ 上面
２ｂ 下面
２ｃ、４ｃ、１１ｃ 外装めっき膜
２ｄ チップ搭載領域
３ 半導体チップ
３ａ 上面（主面、表面）
３ｂ 下面（主面、裏面）
３ｃ 電極パッド（ボンディングパッド）
４ リード
４ａ インナリード
４ｂ アウタリード
４ｄ 突出部
４ｅ 幅広部
４ｆ 下面
４ｇ 上面
４ｓ 側面
５ ワイヤ
６ 封止樹脂（封止体）
６ａ 上面
６ｂ 下面
６ｃ 側面
６ｄ 角部
６ｅ 封止用樹脂
６ｆ ダム内樹脂
６ｇ ベント部内樹脂
７ ダイボンド材（接着材）
８ スペーサ樹脂
８ａ 上面
１０ 吊りリード
１１ 露出部（フィン、コーナリード）
１１ａ 上面
１１ｂ 下面
１１ｄ 露出部
１１ｅ 突出部
１１ｆ 露出部
１２ 封止部
２０ 実装基板
２２、２４、２６ 半田材（接合材）
２１、２５ ランド（端子）
２３ 端子
３０、６０、６１、６２ リードフレーム
３０ａ 製品形成領域
３０ｂ 枠部
３０ｃ ランナ領域
３１ ダム部
３２、３２ｃ、３２ｄ、３２ｅ エアベント部
３２ａ 孔部
３２ｂ 溝部
３３ スリット部
３４ ゲートスリット
３５ クランプ領域
４０ パンチ
４１ 成形金型
４２ 上型
４２ａ 金型面
４３ キャビティ
４３ａ 角部
４３ｂ 第１角部
４３ｃ 第２角部
４３ｄ 第３角部
４３ｅ 第４角部
４４ 下型
４４ａ 金型面
４５ ゲート部
４６ フローキャビティ
４７ フィルム
５０ ベーク炉
５１ レーザ
５２ パンチ
５２ａ リードカットパンチ
５２ｂ ゲートカットパンチ
６３ 成形金型
６４ 上型

Claims (20)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面、および前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドにそれぞれ接続される複数の吊りリードと、前記ダイパッドの周囲であって、前記複数の吊りリードの間に配置された複数のリードと、前記複数のリードとそれぞれ接続されるダム部と、を備えた製品形成領域を複数有するリードフレームを準備する工程；
    （ｂ）第１主面、前記第１主面に形成された複数の電極パッド、および前記第１主面とは反対側の第２主面を有する半導体チップを、前記ダイパッドの前記上面に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数の導電性部材を介して、それぞれ電気的に接続する工程；
    （ｄ）上型、前記上型に形成され、かつ平面形状が四角形から成る第１キャビティ、前記第１キャビティの４つの角部のうちの第１角部の外側に配置されるゲート部、および前記上型と対向する下型を備えた成形金型を準備する工程；
    （ｅ）前記半導体チップが前記第１キャビティ内に位置するように、前記半導体チップが搭載された前記リードフレームを前記上型と前記下型との間に配置し、前記リードフレームの前記第１キャビティと重なる領域の周囲のクランプ領域を前記成形金型によりクランプした状態で、前記複数のリードの下面がそれぞれ露出するように、前記半導体チップ、前記複数の導電性部材、および前記複数のリードのインナリードを樹脂で封止し、封止体を形成する工程；
    （ｆ）前記複数の製品形成領域の前記ダム部よりも内側で、前記複数のリードおよび前記複数の吊りリードを切断し、個片化する工程；
    ここで、
    前記リードフレームには、前記第１キャビティの４つの角部のうち、前記第１角部以外の３つの角部と重なる位置に配置され、かつ、前記（ｅ）工程において、前記第１キャビティ内の気体を前記第１キャビティの外部に排出する複数のエアベント部が形成され、
    前記複数のエアベント部は、それぞれ、前記第１キャビティの前記角部から前記クランプ領域の外側まで引き出され、前記クランプ領域内では前記第１キャビティの各辺に沿って延びている。
  2. 請求項１において、
    前記複数の吊りリードは、平面形状が四角形から成る前記ダイパッドの各角部から前記第１キャビティの各角部に向かってそれぞれ配置され、
    前記複数のエアベント部は、前記吊りリードと、前記複数のリードのうち、前記吊りリードの隣に配置される第１リードとの間に接続され、
    前記（ｅ）工程では、前記第１キャビティの各角部の外側において、前記複数の吊りリードの一部がそれぞれ露出するように前記封止体を形成し、
    前記（ｆ）工程では、前記封止体から露出する前記複数の吊りリードの一部を残すように、前記複数の吊りリードをそれぞれ切断することを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記成形金型の前記上型に形成された前記第１キャビティの前記第１角部と前記ゲート部は、離間して形成され、
    前記（ｅ）工程では、前記ゲート部と前記第１キャビティを、前記リードフレームに形成されたゲートスリットを介して接続することを特徴とする半導体装置の製造方法。
  4. 請求項３において、
    前記第１キャビティは、前記第１角部、前記第１角部の対角に位置する第２角部、および前記第１角部の隣に位置する第３、第４角部を有し、
    前記複数のエアベント部のうち、前記第３角部に接続される第１エアベント部および前記第４角部に接続される第２エアベント部は、それぞれ前記第２角部に向かって引き出されていることを特徴とする半導体装置の製造方法。
  5. 請求項４において、
    前記第１、第２エアベント部は、前記第１キャビティとの境界から、前記クランプ領域の端部まで至る前記クランプ領域内の流路の長さが、前記第１キャビティの一辺の長さの半分以上となっていることを特徴とする半導体装置の製造方法。
  6. 請求項５において、
    前記複数のエアベント部は、それぞれ、前記リードフレームを貫通する複数の孔部および前記複数の孔部を連結する複数の溝部を連結して成ることを特徴とする半導体装置の製造方法。
  7. 請求項６において、
    前記複数の溝部は、前記リードフレームの上面側の一部を取り除くことにより形成され、
    前記（ｅ）工程は、前記下型と前記リードフレームの下面の間に、前記リードフレームよりも柔らかいフィルムを配置して行うことを特徴とする半導体装置の製造方法。
  8. 請求項６において、
    前記溝部の幅は、前記孔部の幅よりも狭いことを特徴とする半導体装置の製造方法。
  9. 請求項５において、
    前記成形金型の前記上型には、複数の前記第１キャビティが形成され、
    隣り合う前記第１キャビティの間には、前記第１キャビティよりも深い第２キャビティが形成され、
    前記第２キャビティは、前記複数のエアベント部のうち、前記第１キャビティの前記第２角部に接続される第３エアベント部を介して前記第１キャビティと接続されていることを特徴とする半導体装置の製造方法。
  10. 請求項９において、
    前記第３エアベント部の流路の断面積は前記第１、第２エアベント部の流路の断面積よりも広いことを特徴とする半導体装置の製造方法。
  11. 請求項３において、
    前記第１キャビティは、前記第１角部、前記第１角部の対角に位置する第２角部、および前記第１角部の隣に位置する第３、第４角部を有し、
    前記複数のエアベント部のうち、前記第３角部に接続される第１エアベント部は前記第２角部に向かって引き出され、
    前記第４角部に接続される第２エアベント部は、前記第１角部に向かって引き出されていることを特徴とする半導体装置の製造方法。
  12. 請求項１１において、
    前記成形金型の前記上型には、複数の前記第１キャビティが形成され、
    隣り合う前記第１キャビティの間には、前記第１キャビティよりも深い第２キャビティが形成され、
    前記第２キャビティは、前記複数のエアベント部のうち、前記第１キャビティの前記第２角部に接続される第３エアベント部を介して前記第１キャビティと接続され、前記第１キャビティの前記第４角部と前記第２角部を結ぶ辺に沿って配置されていることを特徴とする半導体装置の製造方法。
  13. 請求項１２において、
    前記第１、第２エアベント部は、前記第１キャビティとの境界から、前記クランプ領域の端部まで至る前記クランプ領域内の流路の長さが、前記第１キャビティの一辺の長さの半分以上となっていることを特徴とする半導体装置の製造方法。
  14. 請求項１３において、
    前記複数のエアベント部は、それぞれ、前記リードフレームを貫通する複数の孔部および前記複数の孔部を連結する複数の溝部を連結して成ることを特徴とする半導体装置の製造方法。
  15. 請求項１４において、
    前記複数の溝部は、前記リードフレームの上面側の一部を取り除くことにより形成され、
    前記（ｅ）工程は、前記下型と前記リードフレームの下面の間に、前記リードフレームよりも柔らかいフィルムを配置して行うことを特徴とする半導体装置の製造方法。
  16. 請求項１４において、
    前記溝部の幅は、前記孔部の幅よりも狭いことを特徴とする半導体装置の製造方法。
  17. 請求項３において、
    前記第１キャビティは、前記第１角部、前記第１角部の対角に位置する第２角部、および前記第１角部の隣に位置する第３、第４角部を有し、
    前記複数のエアベント部のうち、前記第３角部に接続される第１エアベント部、および前記第４角部に接続される第２エアベント部は、それぞれ前記第１角部に向かって引き出されていることを特徴とする半導体装置の製造方法。
  18. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面、および前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドにそれぞれ接続される複数の吊りリードと、前記ダイパッドの周囲であって、前記複数の吊りリードの間に配置された複数のリードと、前記複数のリードとそれぞれ接続されるダム部と、を備えた製品形成領域を複数有するリードフレームを準備する工程；
    （ｂ）第１主面、前記第１主面に形成された複数の電極パッド、および前記第１主面とは反対側の第２主面を有する半導体チップを、前記ダイパッドの前記上面に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数の導電性部材を介して、それぞれ電気的に接続する工程；
    （ｄ）上型、前記上型に形成され、かつ平面形状が四角形から成る第１キャビティ、前記第１キャビティの４つの角部のうちの第１角部の外側に配置されるゲート部、および前記上型と対向する下型を備えた成形金型を準備する工程；
    （ｅ）前記半導体チップが前記第１キャビティ内に位置するように、前記半導体チップが搭載された前記リードフレームを前記上型と前記下型との間に配置し、前記リードフレームの前記第１キャビティと重なる領域の周囲のクランプ領域を前記成形金型によりクランプした状態で、前記複数のリードの下面がそれぞれ露出するように、前記半導体チップ、前記複数の導電性部材、および前記複数のリードのインナリードを樹脂で封止し、封止体を形成する工程；
    （ｆ）前記複数の製品形成領域の前記ダム部よりも内側で、前記複数のリードおよび前記複数の吊りリードを切断し、個片化する工程；
    ここで、
    前記リードフレームには、前記第１キャビティの４つの角部のうち、前記第１角部以外の３つの角部と重なる位置に配置され、かつ、前記（ｅ）工程において、前記第１キャビティ内の気体を前記第１キャビティの外部に排出する複数のエアベント部が形成され、
    前記複数のエアベント部は、それぞれ、前記第１キャビティの前記角部から前記クランプ領域の外側まで引き出され、前記リードフレームを貫通する複数の孔部および前記複数の孔部を連結する複数の溝部を連結して成る。
  19. 請求項１８において、
    前記複数の溝部は、前記リードフレームの上面側の一部を取り除くことにより形成され、
    前記（ｅ）工程は、前記下型と前記リードフレームの下面の間に、前記リードフレームよりも柔らかいフィルムを配置して行うことを特徴とする半導体装置の製造方法。
  20. 請求項１９において、
    前記溝部の幅は、前記孔部の幅よりも狭いことを特徴とする半導体装置の製造方法。
JP2010130688A 2010-06-08 2010-06-08 半導体装置の製造方法 Active JP5507344B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010130688A JP5507344B2 (ja) 2010-06-08 2010-06-08 半導体装置の製造方法
US13/155,377 US8399302B2 (en) 2010-06-08 2011-06-07 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010130688A JP5507344B2 (ja) 2010-06-08 2010-06-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011258680A true JP2011258680A (ja) 2011-12-22
JP5507344B2 JP5507344B2 (ja) 2014-05-28

Family

ID=45064780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010130688A Active JP5507344B2 (ja) 2010-06-08 2010-06-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8399302B2 (ja)
JP (1) JP5507344B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229884A (ja) * 2013-05-27 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015201607A (ja) * 2014-04-10 2015-11-12 大日本印刷株式会社 リードフレーム、樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
US9589843B2 (en) 2015-03-31 2017-03-07 Renesas Electronics Corporation Method for manufacturing a semiconductor device
KR20210064052A (ko) * 2019-11-25 2021-06-02 토와 가부시기가이샤 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016006677B4 (de) * 2016-03-29 2021-12-16 Mitsubishi Electric Corporation Verfahren zum Herstellen einer mit Harz versiegelten Leistungs-Halbleitervorrichtung
JP6677616B2 (ja) * 2016-09-29 2020-04-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWM606836U (zh) * 2020-09-18 2021-01-21 長華科技股份有限公司 導線架

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299420A (ja) * 1999-04-14 2000-10-24 Anam Semiconductor Inc リードフレーム及びこれを用いた放熱板を有する半導体パッケージ
JP2003209216A (ja) * 2001-11-12 2003-07-25 Sanyo Electric Co Ltd リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JP2003229445A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法
JP2004096022A (ja) * 2002-09-04 2004-03-25 Renesas Technology Corp リードフレーム及びその製造方法並びに半導体装置の製造方法
JP2011077092A (ja) * 2009-09-29 2011-04-14 New Japan Radio Co Ltd リードフレームおよびそれを用いた半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714965A (ja) 1993-06-21 1995-01-17 Fuji Xerox Co Ltd 半導体装置用リードフレーム
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4421934B2 (ja) * 2004-04-30 2010-02-24 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299420A (ja) * 1999-04-14 2000-10-24 Anam Semiconductor Inc リードフレーム及びこれを用いた放熱板を有する半導体パッケージ
JP2003209216A (ja) * 2001-11-12 2003-07-25 Sanyo Electric Co Ltd リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JP2003229445A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法
JP2004096022A (ja) * 2002-09-04 2004-03-25 Renesas Technology Corp リードフレーム及びその製造方法並びに半導体装置の製造方法
JP2011077092A (ja) * 2009-09-29 2011-04-14 New Japan Radio Co Ltd リードフレームおよびそれを用いた半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229884A (ja) * 2013-05-27 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8999761B2 (en) 2013-05-27 2015-04-07 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9099484B2 (en) 2013-05-27 2015-08-04 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2015201607A (ja) * 2014-04-10 2015-11-12 大日本印刷株式会社 リードフレーム、樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
US9589843B2 (en) 2015-03-31 2017-03-07 Renesas Electronics Corporation Method for manufacturing a semiconductor device
KR20210064052A (ko) * 2019-11-25 2021-06-02 토와 가부시기가이샤 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
JP2021086866A (ja) * 2019-11-25 2021-06-03 Ｔｏｗａ株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
KR102407742B1 (ko) 2019-11-25 2022-06-10 토와 가부시기가이샤 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임

Also Published As

Publication number Publication date
JP5507344B2 (ja) 2014-05-28
US8399302B2 (en) 2013-03-19
US20110300670A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9324644B2 (en) Semiconductor device
JP5507344B2 (ja) 半導体装置の製造方法
JP5380244B2 (ja) 半導体装置の製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP3773855B2 (ja) リードフレーム
JP2014232811A (ja) 半導体装置および半導体装置の製造方法
JP2017139290A (ja) 樹脂封止型半導体装置
JP2012109435A (ja) 半導体装置の製造方法
JP6100612B2 (ja) 半導体装置の製造方法
JP2006344827A (ja) 半導体装置の製造方法
JP2016192523A (ja) 半導体装置の製造方法
JP4286242B2 (ja) 半導体装置の製造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2014187308A (ja) 半導体装置の製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2017108191A (ja) 半導体装置
JP4477976B2 (ja) 半導体装置の製造方法
JP4294034B2 (ja) 半導体装置
JP5816659B2 (ja) 半導体装置の製造方法
JP2014143437A (ja) 半導体装置
JP2000124384A (ja) 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法
JP2014236039A (ja) 半導体装置の製造方法
JP2005340854A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140319

R150 Certificate of patent or registration of utility model

Ref document number: 5507344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350