JP6100612B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6100612B2
JP6100612B2 JP2013111360A JP2013111360A JP6100612B2 JP 6100612 B2 JP6100612 B2 JP 6100612B2 JP 2013111360 A JP2013111360 A JP 2013111360A JP 2013111360 A JP2013111360 A JP 2013111360A JP 6100612 B2 JP6100612 B2 JP 6100612B2
Authority
JP
Japan
Prior art keywords
sub
runner
sealing
lead frame
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013111360A
Other languages
English (en)
Other versions
JP2014229884A (ja
Inventor
浩志 藤井
浩志 藤井
田中　茂樹
茂樹 田中
一明 吉田
一明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013111360A priority Critical patent/JP6100612B2/ja
Priority to US14/282,895 priority patent/US8999761B2/en
Priority to CN201410226146.8A priority patent/CN104183507B/zh
Publication of JP2014229884A publication Critical patent/JP2014229884A/ja
Priority to US14/634,427 priority patent/US9099484B2/en
Application granted granted Critical
Publication of JP6100612B2 publication Critical patent/JP6100612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/22—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device liquid at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Description

本発明は、半導体装置の製造技術に関し、例えば成形金型のキャビティの角部から樹脂を供給して、リードフレーム上に搭載された半導体チップを封止する半導体装置に適用して有効な技術に関する。
特開２００２−６４１１４号公報（特許文献１）や、特開２０１１−２５８６８０号公報（特許文献２）には、樹脂の供給経路となるランナ部の一部に、貫通孔が形成されたリードフレームを用いた半導体装置の製造方法が記載されている。
特開２００２−６４１１４号公報 特開２０１１−２５８６８０号公報
リードフレーム上に搭載された半導体チップを樹脂で封止する封止工程において、リードフレームのデバイス形成部の周囲のスペースを利用して、樹脂を供給する技術がある。この場合、デバイス形成部で半導体チップを封止するデバイス封止部の他、デバイス形成部の周囲に設けられた樹脂の供給経路にも樹脂体が形成される。
封止工程以降の工程を容易に行うためには、樹脂の供給経路に形成された樹脂体を取り除くことが好ましい。ところが、樹脂はリードフレームと密着しているので、上記樹脂体を安定的に取り除くことが難しいという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、半導体チップをリードフレームに搭載する工程を含んでいる。上記リードフレームは、第１面、上記第１面の反対側の第２面、枠部、および平面視において上記枠部に囲まれるデバイス形成部を備えている。また、上記枠部には、第１方向に沿って延びる主ランナ部、上記デバイス形成部に連結されたゲート部、および上記ゲート部と上記主ランナ部とを連結する副ランナ部、が設けられている。また、上記主ランナ部には主貫通孔が、上記副ランナ部には副貫通孔が、それぞれ形成されている。また、上記副貫通孔は、上記副ランナ部が延びる方向に沿って、上記主ランナ部側に位置する第１部分と、上記第１部分よりも上記ゲート部側に位置する第２部分と、を有している。また、平面視において、上記副ランナ部が延びる方向における前記副貫通孔の最大開口幅は、上記副ランナ部が延びる方向と直交する方向における前記副貫通孔の最大開口幅よりも大きい。また、平面視において上記副ランナ部が延びる方向と直交する方向における上記副貫通孔の開口幅は、上記第１部分から上記第２部分の上記ゲート部側の端部に向かって徐々に小さくなっているものである。
上記一実施の形態によれば、封止工程で樹脂の供給経路に形成された樹脂体を安定的に除去できる。
一実施の形態である半導体装置の上面図である。 図１に示す半導体装置の実装面側を示す下面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。 図１〜図４に示す半導体装置の組み立てフローを示す説明図である。 図５に示す基材準備工程で準備するリードフレームの全体構造を示す平面図である。 図６に示す複数のデバイス形成部のうちの一つの拡大平面図である。 図７に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図である。 図８のＡ−Ａ線に沿った拡大断面図である。 図８に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図１１は、図１０のＡ−Ａ線に沿った拡大断面図である。 図１０に示すリードフレームのデバイス形成部に、封止体を形成した状態を示す平面図である。 図１２のＡ−Ａ線に沿った拡大断面図である。 図５に示す封止工程において、成形金型内にリードフレームを配置した状態を示す断面図である。 図１２に示すＡ−Ａ線に沿った断面において、成形金型でリードフレームを挟んだ状態を示す拡大断面図である。 図１２に示す封止体が形成された後のリードフレームの全体構造の例を示す平面図である。 図１２に示すリードフレームの反対面側を示す拡大平面図である。 図１２に示す主ランナ封止部および副ランナ封止部を取り除いた状態を示す拡大平面図である。 図１８に示すＡ−Ａ線に沿った断面において、リードフレームの下面側からピンを挿入し、主ランナ封止部および副ランナ封止部を押し出した状態を示す拡大断面図である。 図１８に示す副ランナ部の周辺の拡大平面図である。 図１８に示すリードフレームを積み重ね、ベーク炉に搬入する状態を模式的に示す説明図である。 図１８に示すダム内樹脂部、ゲート内樹脂部、および副ランナ封止部の残存部分を除去した状態を示す拡大平面図である。 図５に示す個片化工程において、デバイス形成部毎に個片化した状態を示す拡大平面図である。 図１８に対する比較例を示す拡大平面図である。 図２４に示すＡ−Ａ線に沿った断面において、リードフレームの下面側からピンを挿入し、主ランナ封止部および副ランナ封止部を押し出した状態を示す拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態）
以下の実施の形態で説明する技術はリードを封止体の下面側で露出させる種々のパッケージタイプの半導体装置に適用可能である。本実施の形態では、一例として、外部端子である複数のリードが、封止体の下面（実装面）において封止体から露出する、ＱＦＮ（Quad Flat Non-leaded package）型の半導体装置に適用した実施態様を取り上げて説明する。図１は本実施の形態の半導体装置の上面図、図２は、図１に示す半導体装置の実装面側を示す下面図、図３は図１のＡ−Ａ線に沿った断面図である。また、図４は、図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。
＜半導体装置＞
まず、本実施の形態の半導体装置１の構成の概要について、図１〜図４を用いて説明する。本実施の形態の半導体装置１は、ダイパッド（チップ搭載部、タブ）２（図２〜図４参照）と、ダイパッド２上に接着材７（図３、図４参照）を介して搭載された半導体チップ３（図３、図４参照）と、を備えている。また、半導体装置１は、半導体チップ３（ダイパッド２）の周囲に配置された複数のリード（端子、外部端子）４と、半導体チップ３の複数のパッド（電極、ボンディングパッド）ＰＤ（図４参照）と複数のリード４とを、それぞれ電気的に接続する複数のワイヤ（導電性部材）５（図４参照）と、を有している。また、ダイパッド２には、複数の吊りリードＴＬが接続されている。また、半導体装置１は半導体チップ３、複数のワイヤ５、および複数のリード４の一部を封止する封止体（樹脂体）６を備えている。
＜外観構造＞
まず、半導体装置１の外観構造について説明する。図１に示す封止体（樹脂体）６の平面形状は四角形からなる。封止体６は上面６ａと、この上面６ａとは反対側の下面（裏面、実装面）６ｂ（図２参照）と、この上面６ａと下面６ｂとの間に位置する側面６ｃとを有している。側面６ｃは、図３に示すように、上面６ａおよび下面６ｂに対して直交しない、傾斜面となっている。
ここで、封止体６の角部６ｐとは、封止体６の四辺（四つの主辺）のうち、交差する任意の二辺（二つの主辺）の交点である角の周辺領域を含んでいる。なお、厳密には、図１および図２に示すように、封止体６の角部６ｐは、一部が面取り加工されているので、主辺の交点は封止体６の角部６ｐよりも外側に配置される。しかし、面取り加工部は、主辺の長さと比較して十分に小さいため、本願では、面取り加工部の中心を封止体６の角と見做して説明する。詳細には、角部６ｐは、図１および図２において、ドットパターンを付して示す領域であって、その境界は以下のように定義する。すなわち、半導体装置１は、封止体６の四辺に沿って、それぞれ複数のリード４が配列されている。この各辺に沿って配置される複数のリード４うち、封止体６の角（面取り加工部の中心）の隣に配置されるリード４までの領域を角部と定義する。本願において、封止体６の角部６ｐ、あるいはキャビティの角部と説明するときは、特に異なる意味、内容で用いている旨を明記した場合を除き、上記と同様の意味、内容として用いる。
また、図１および図２に示すように、半導体装置１では、平面形状が四角形からなる封止体６の各辺（各主辺）に沿って、それぞれ複数のリード４が配置されている。複数のリード４は、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属部材からなる。図１および図２に示す例では、例えば、幅０．２ｍｍの複数のリード４が、０．５ｍｍの配置ピッチ（中心線間距離）で各辺に沿って配置されている。また、リード４の厚さは、例えば、０．２ｍｍである。
複数のリード４の下面（図３に示すインナ部４ｉの下面、およびアウタ部４ｏの下面）は封止体６の下面６ｂにおいて、封止体６から露出している。また、複数のリード４の一部（アウタ部４ｏ）は、封止体６の側面６ｃからも露出している。詳細には、封止体６の各辺に沿って形成された複数のリード４のそれぞれの一部（アウタ部４ｏ）は、図３に示すように、封止体６の側面６ｃ（辺）から外側に向かって突出している。図３に示す例では、封止体６の側面６ｃから、例えば、０．３ｍｍ程度外側に向かって突出している。
詳細は後述するが、半導体装置１を図示しない実装基板に実装する際には、リード４と実装基板側の端子とを、半田などの接続材を介して電気的に接続する。したがって、複数のリード４を、封止体６の下面６ｂに加えて側面６ｃからも露出させることで、接続材とリード４との接合面積が増加するので、接合強度を向上させることができる。
また、図１〜図３に示すように、複数のリード４の露出部の表面（およびアウタ部４ｏの下面、上面および側面）には、実装時にリード４と半田材（接合材）との接続性（濡れ性）を向上させるため、例えば半田からなる金属膜ＳＤが形成されている。これにより、実装時の接続材として半田材を用いた時に、半田材の濡れ性をさらに向上させることができる。
本実施の形態の金属膜ＳＤ（半田材）は、例えば、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本実施の形態において、半田材、あるいは半田成分について説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。
また、図２に示すように、ダイパッド２の下面２ｂは、封止体６の下面６ｂにおいて、封止体６から露出している。つまり、半導体装置１は、ダイパッド露出型（タブ露出型）の半導体装置である。また、ダイパッド２は、封止体６よりも熱伝導率が高い金属材料からなり、図２に示す例では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属部材からなる。このように、ダイパッド露出型の半導体装置は、熱伝導率が封止体６よりも高い、例えば、銅（Ｃｕ）などの金属部材（ダイパッド２）を露出させることで、ダイパッド２が露出しない半導体装置と比較して、パッケージの放熱性を向上させることができる。また、図２および図３に示す例では、ダイパッド２の下面２ｂには、実装時に接合材として機能する金属膜ＳＤが形成され、上記基材の下面を覆っている。金属膜ＳＤは上記したように例えばめっき法により形成されためっき膜（半田膜）である。
また、図１および図２に示すように、半導体装置１は、封止体６の角部６ｐの外側において、吊りリードＴＬの一部が封止体６から露出している。詳しくは、図４に示すように、吊りリードＴＬの一方の端部は、ダイパッド２に接続され（一体に形成され）、他方の端部（露出部１１）は、封止体６から露出している。吊りリードＴＬは、ダイパッド２と一体に形成されるので、露出部（フィン、コーナリード）１１も含め、ダイパッド２と同じ金属材料からなる。このように吊りリードＴＬの一部を封止体６から露出させることにより、半導体装置１を図示しない実装基板に実装する際に、露出部１１を、実装基板側の端子と接合することができる。これにより、半導体装置１の実装強度を向上させることができる。また、図１〜図３に示す例では、露出部１１の露出面に、例えば半田からなる金属膜ＳＤが形成されている。これにより、半導体装置１の実装強度を、さらに向上させることができる。ただし、変形例としては、図２に示すような吊りリードＴＬの露出部を設けない構造とすることができる。
＜内部構造＞
次に半導体装置１の内部構造について説明する。図４に示すように、ダイパッド２の上面（チップ搭載面）２ａは、平面形状が四角形（四辺形）からなる。本実施の形態では、例えば正方形である。また、図４に示す例では、半導体チップ３の外形サイズ（裏面３ｂの平面サイズ）よりも、ダイパッド２の外形サイズ（平面サイズ）の方が大きい。このように半導体チップ３を、その外形サイズよりも大きい面積を有するダイパッド２に搭載し、ダイパッド２の下面２ｂを封止体６から露出させることで、放熱性を向上させることができる。
また、図４に示すようにダイパッド２上には、半導体チップ３が搭載されている。半導体チップ３はダイパッド２の中央に搭載されている。図３に示すように半導体チップ３は、裏面３ｂがダイパッド２の上面２ａと対向した状態で、接着材７を介してダイパッド２上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）３ａの反対面（裏面３ｂ）をチップ搭載面（上面２ａ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。この接着材７は、半導体チップ３をダイボンディングする際の接着材であって、例えば、エポキシ系の熱硬化性樹脂などを使用することができる。
また、図４に示すように、ダイパッド２上に搭載される半導体チップ３の平面形状は四角形からなる。本実施の形態では、例えば、正方形である。また、図３に示すように、半導体チップ３は、表面（主面、上面）３ａと、表面３ａとは反対側の裏面（主面、下面）３ｂと、この表面３ａと裏面３ｂとの間に位置する側面３ｃとを有している。そして、図３および図４に示すように、半導体チップ３の表面３ａには、複数のパッド（ボンディングパッド）ＰＤが形成されており、本実施の形態では、複数のパッドＰＤが表面３ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ３の主面（詳しくは、半導体チップ３の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。また、複数のパッドＰＤは、半導体チップ３の内部（詳しくは、表面３ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
半導体チップ３（詳しくは、半導体チップ３の基材）は、例えばシリコン（Ｓｉ）からなる。また、表面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）、あるいはアルミニウム（Ａｌ）を主体とする合金層からなる。
また、図４に示すように、半導体チップ３の周囲（詳しくは、ダイパッド２の周囲）には、例えば、ダイパッド２と同じ銅（Ｃｕ）からなる複数のリード４が配置されている。そして、半導体チップ３の表面３ａに形成された複数のパッド（ボンディングパッド）ＰＤは、封止体６の内部に位置する複数のリード４（インナ部４ｉ）と、複数のワイヤ（導電性部材）５を介してそれぞれ電気的に接続されている。ワイヤ５は、例えば、金（Ａｕ）から成り、ワイヤ５の一部（例えば一方の端部）がパッドＰＤに接合され、他部（例えば他方の端部）がインナ部４ｉのボンディング領域に接合されている。なお、図示は省略するが、インナ部４ｉのボンディング領域の表面（詳しくはニッケル（Ｎｉ）からなるめっき膜の表面）には、めっき膜が形成されている。めっき膜は例えば、銀（Ａｇ）、あるいは金（Ａｕ）からなる。インナ部４ｉのボンディング領域の表面に、銀（Ａｇ）や金（Ａｕ）からなるめっき膜を形成することにより、金（Ａｕ）からなるワイヤ５との接合強度を向上させることができる。
また、図４に示すように、ダイパッド２には、複数の吊りリードＴＬが接続（連結）されている。複数の吊りリードＴＬは、それぞれ一方の端部がダイパッド２の角部（角）に接続されている。また複数の吊りリードＴＬはそれぞれ他方の端部が封止体６の角部６ｐ（図１参照）に向かって延び、角部６ｐの外側で封止体６から露出している。
吊りリードＴＬを封止体６の角部６ｐ（図１参照）に向かって、延ばすことにより、封止体６の各辺（各主辺）に沿って配置される複数のリード４の配列を阻害することなく配置できるので、リード４の数、すなわち、半導体装置１の端子数を増加させることができる。
また、図示は省略するが、吊りリードＴＬのうち、ダイパッド２と露出部１１を接続する部分（封止部）には、下面側からハーフエッチング加工が施され、下面側も封止体６により封止されている。これにより、吊りリードＴＬを封止体６内に固定することができるので、吊りリードＴＬが封止体６から抜け落ちることを防止することができる。
＜半導体装置の製造工程＞
次に、図１〜図４に示す半導体装置１の製造工程について、説明する。本実施の形態における半導体装置１は、図５に示す組立てフローに沿って製造される。図５は、図１〜図４に示す半導体装置の組み立てフローを示す説明図である。
１．基材準備工程；
まず、図５に示す基材準備工程として、図６に示すようなリードフレーム（基材）ＬＦを準備する。図６は、図５に示す基材準備工程で準備するリードフレームの全体構造を示す平面図、図７は、図６に示す複数のデバイス形成部のうちの一つの拡大平面図である。
本工程で準備するリードフレームＬＦは、上面ＬＦａと、上面ＬＦａの反対側の下面ＬＦｂ（後述する図１７参照）を有している。また、リードフレームＬＦは、外枠ＬＦｆの内側に複数のデバイス形成部（デバイス領域、製品形成部、製品領域）ＬＦｄを備えている。複数のデバイス形成部ＬＦｄのそれぞれは、リードフレームＬＦの上面ＬＦａの一部である上面領域と、リードフレームの下面ＬＦｂの一部である下面領域とを有している。図６に示す例では、リードフレームＬＦは、行方向（Ｘ方向）に１４個、列方向（Ｙ方向）に５個のデバイス形成部ＬＦｄが、マトリクス状に配置され、合計７０個のデバイス形成部ＬＦｄを備えている。リードフレームＬＦは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）、または銅（Ｃｕ）からなる基材の表面に例えばニッケル（Ｎｉ）からなる金属膜（図示は省略）が形成された積層金属膜からなる。
また、各デバイス形成部ＬＦｄの周囲には、各デバイス形成部ＬＦｄの周囲をそれぞれ囲むように枠部ＬＦｓが設けられている。枠部ＬＦｓは、リードフレームＬＦの上面ＬＦａの一部である上面領域と、リードフレームの下面ＬＦｂの一部である下面領域とを有している。また、図７に示すように枠部ＬＦｓは、複数のリード４の周囲を囲むように形成されている。後述する封止工程（図５参照）では、樹脂の供給経路として、枠部ＬＦｓの一部を供給する。また、枠部ＬＦｓは、後述する個片化工程（図５参照）において、切断される領域である。
また、図７に示すように、各デバイス形成部ＬＦｄの中央部には、平面視において四角形を成すダイパッド２が形成されている。ダイパッド２の４つの角部には、それぞれ吊りリードＴＬの一方の端部が接続され、デバイス形成部ＬＦｄの角部に向かって延びるように配置されている。また、吊りリードＴＬの他方の端部は、枠部ＬＦｓに接続されている。ダイパッド２は吊りリードＴＬを介して枠部ＬＦｓに繋がっており、枠部ＬＦｓに支持されている。
また、ダイパッド２の周囲には、複数の吊りリードＴＬの間に、それぞれ複数のリード４が形成されている。また、複数のリード４は、ダイパッド２に対して、複数のリード４よりも外側に配置される枠部ＬＦｓにそれぞれ接続されている。枠部ＬＦｓは複数のリード４、吊りリードＴＬ、およびダイパッド２と一体に形成されている。
また、図７に示すように、隣り合うリード４の間には、一方のリード４の側面と他方のリード４と、枠部ＬＦｓと、に囲まれた隙間部であるダム部Ｌｄｍが形成されている。ダム部Ｌｄｍは、複数のリード４のそれぞれの間に形成されている。
また、図７に示すように、リードフレームの枠部ＬＦｓには、Ｙ方向に沿って延びる主ランナ部Ｌｒｍ、デバイス形成部ＬＦｄの角部のうちの一つに連結されるゲート部Ｌｇ、およびゲート部Ｌｇと主ランナ部とを連結する副ランナ部Ｌｒｓが設けられている。
この主ランナ部Ｌｒｍ、副ランナ部Ｌｒｓ、およびゲート部Ｌｇは、図５に示す封止工程において、デバイス形成部ＬＦｄ内に配置する成形金型のキャビティ内に樹脂を供給するための樹脂供給経路である。詳細は後述するが、本実施の形態の封止工程では、キャビティの側面側に樹脂の供給口であるゲート部Ｌｇを配置する、所謂、サイドゲート方式で樹脂を供給する。このため、リードフレームＬＦの枠部ＬＦｓの一部を、樹脂の供給経路として活用する。
また、図７に示すように、主ランナ部Ｌｒｍには主貫通孔ＴＨｍが、副ランナ部Ｌｒｓには副貫通孔ＴＨｓが、それぞれ形成されている。主貫通孔ＴＨｍおよび副貫通孔ＴＨｓは、図５に示すゲートブレイク工程で、主ランナ部Ｌｒｍと副ランナ部Ｌｒｓに形成された樹脂体を除去するために設けられた貫通孔であって、リードフレームの上面ＬＦａと下面ＬＦｂ（後述する図１７参照）のうち、一方の面から他方の面に向かって貫通するように形成されている。主貫通孔ＴＨｍおよび副貫通孔ＴＨｓの形状の詳細は、後述する。
２．半導体チップ搭載工程；
次に、図５に示す半導体チップ搭載工程として、図８および図９に示すように半導体チップ３を、ダイパッド２上に接着材７を介して搭載する。図８は、図７に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図、図９は、図８のＡ−Ａ線に沿った拡大断面図である。
図９に示す例では、半導体チップ３の裏面３ｂ（複数のパッドＰＤが形成された表面３ａの反対側の面）をダイパッド２の上面２ａと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。また、図８に示すように、半導体チップ３はダイパッド２の中央部に、表面３ａの各辺が、ダイパッド２の各辺に沿って配置されるように搭載する。
本工程では、例えば、エポキシ系の熱硬化性樹脂である接着材７を介して半導体チップ３を搭載するが、接着材７は、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材を接着材７として用いる場合には、まず、ダイパッド２上に、接着材７を塗布し、その後、半導体チップ３の裏面３ｂをダイパッド２の上面２ａに接着する。そして、接着後に、接着材７を硬化させる（例えば熱処理を施す）と、図９に示すように、半導体チップ３は接着材７を介してダイパッド２上に接着固定される。
また、本工程では、複数のデバイス形成部ＬＦｄにそれぞれ設けられたダイパッド２上に接着材７および半導体チップ３をそれぞれ配置する。そして各デバイス形成部ＬＦｄにそれぞれ半導体チップ３を搭載する。
なお、本実施の形態では、接着材７に、熱硬化性樹脂からなるペースト材を用いる実施態様について説明したが、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材（フィルム材）である接着材を、予め半導体チップ３の裏面３ｂに貼り付けておき、テープ材を介して半導体チップ３をダイパッド２上に搭載しても良い。
３．ワイヤボンディング工程；
次に、図５に示すワイヤボンディング工程として、図１０および図１１に示すように、半導体チップ３の複数のパッドＰＤと複数のリード４とを、複数のワイヤ（導電性部材）５を介して、それぞれ電気的に接続する。図１０は、図８に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図、図１１は、図１０のＡ−Ａ線に沿った拡大断面図である。
本工程では、例えば、各デバイス形成部ＬＦｄのダイパッド２上に半導体チップ３が搭載されたリードフレームＬＦを、ヒートステージ（リードフレーム加熱台）ＨＳ上に配置する。そして、半導体チップ３のパッドＰＤとリード４とを、ワイヤ５を介して電気的に接続する。本実施の形態では、例えば図示しないキャピラリを介してワイヤ５を供給し、超音波と熱圧着を併用してワイヤ５を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ５を接続する。
リード４の一部（インナ部４ｉの先端に配置されたボンディング領域）には、例えば、銀（Ａｇ）、あるいは金（Ａｕ）からなるめっき膜が形成されており、ワイヤ５の一部は、このめっき膜を介してリード４と電気的に接続されている。また、ワイヤ５は金属からなり、本実施の形態では、例えば金（Ａｕ）からなる。
また、図１１に示す例では、半導体チップ３のパッドＰＤにワイヤの一部（端部）を接続した後、ワイヤ５の他部をリード４におけるボンディング領域（リード４の上面４ａの一部）に接続する、所謂、正ボンディング方式によりワイヤを接続している。また、ボンディング領域の反対側に位置する下面４ｂは、ヒートステージＨＳの搭載面ＨＳａと接触している。
また、本工程では、複数のデバイス形成部ＬＦｄにそれぞれ設けられた複数のリード４にワイヤ５を接合する。これにより各デバイス形成部ＬＦｄにおいて、半導体チップ３と複数のリード４が複数のワイヤ５を介して電気的に接続される。
４．封止工程；
次に、図５に示す封止工程として、図１２および図１３に示すように、封止体６を形成し、半導体チップ３（図１３参照）、複数のワイヤ５（図１３参照）、および複数のリード４（図１３参照）のそれぞれ一部を樹脂で封止する。図１２は、図１０に示すリードフレームのデバイス形成部に、封止体を形成した状態を示す平面図、図１３は図１２のＡ−Ａ線に沿った拡大断面図である。また、図１４は、図５に示す封止工程において、成形金型内にリードフレームを配置した状態を示す断面図である。また、図１５は、図１２に示すＡ−Ａ線に沿った断面において、成形金型でリードフレームを挟んだ状態を示す拡大断面図である。また、図１６は、図１２に示す封止体が形成された後のリードフレームの全体構造の例を示す平面図である。また、図１７は、図１２に示すリードフレームの反対面側を示す拡大平面図である。なお、図１６では、図１３および図１４に示す成形金型に樹脂を供給されることにより形成された封止部（樹脂体）を示しているが、成形金型５０の平面形状を判り易く説明するため、各封止部の符号と伴に、成形金型の構成部分の符号を付している。
本工程では、図１３に示すように、デバイス形成部ＬＦｄに搭載された半導体チップ３、デバイス形成部ＬＦｄに設けられたリード４の一部、およびリード４と半導体チップ３を電気的に接続するワイヤ５を樹脂で封止する封止体６を形成する。図１３に示す例では、デバイス形成部ＬＦｄに設けられた複数のリード４の下面４ｂがそれぞれ露出するように、封止体６を形成する。また、図１３に示す例では、各デバイス形成部ＬＦｄに設けられたダイパッド２の下面２ｂがそれぞれ露出するように、封止体６を形成する。
また、本工程では、例えば、図１４に示す成形金型５０でリードフレームＬＦを挟んだ状態で、成形金型５０内に軟化した樹脂を圧入した後、硬化させる、所謂トランスファモールド方式により封止体６を形成する。
図１４に示すように、成形金型５０は、リードフレームＬＦの上側に配置する上型（金型）５１と、リードフレームＬＦの下側に配置する下型（金型）５２とを備える。上型５１は、リードフレームＬＦを押さえるクランプ面（金型面、押し付け面、面）５１ａと、クランプ面５１ａの内側に形成されたキャビティ（窪み部）５１ｂを備える。また、下型５２は、クランプ面５１ａと対向するように配置されてリードフレームＬＦを押さえるクランプ面（金型面、押し付け面、面）５２ａを備える。なお、本実施の形態では、ＱＦＮ型のパッケージを製造するので、下型５２のクランプ面５２ａの内側にはキャビティは形成されていないが、変形例としては、下型５２にもキャビティを形成する実施態様に適用することもできる。
封止工程では、キャビティ５１ｂに封止用の樹脂を圧入し、半導体チップ３、複数のワイヤ５、および複数のリード４のそれぞれ一部を封止する。そして、キャビティ５１ｂに供給した樹脂を熱硬化させることで、図１２に示す封止体６のデバイス封止部（本体部）６ｍｂを形成する。
また、図１５に示すように、成形金型５０は、デバイス形成部ＬＦｄの半導体チップ３を覆うキャビティ５１ｂ、リードフレームＬＦの主ランナ部Ｌｒｍを覆う主ランナ５１ｒｍ、およびリードフレームＬＦの副ランナ部Ｌｒｓを覆う副ランナ５１ｒｓ、を有している。また、図７や図１５に示すように、副ランナ部Ｌｒｓの一部、およびデバイス形成部ＬＦｄの一部は、リードフレームＬＦに形成された開口部であるゲート部Ｌｇとそれぞれ重なっている。したがって、封止工程では、成形金型５０の主ランナ５１ｒｍおよび副ランナ５１ｒｓと、リードフレームＬＦの枠部ＬＦｓと、を重ね合わせることで、キャビティ５１ｂ内への樹脂の供給経路が形成される。
詳しくは、図１６に示すように、樹脂の供給部であるカル（図１６に示すカル封止部６ｃｌを形成する成形金型５０（図１５参照）の一部分）５０ｃｌには、Ｙ方向に向かって延びる複数（図１６では２本）の主ランナ５１ｒｍが接続されている。本工程では、カル５０ｃｌ内に配置された樹脂を加熱軟化させた後、図示しないプランジャで押圧する。これにより樹脂はカル５０ｃｌから主ランナ５１ｒｍに向かって押し出される。
また、主ランナ５１ｒｍには、それぞれ複数の副ランナ５１ｒｓが接続されている。副ランナ５１ｒｓは、デバイス形成部ＬＦｄに樹脂を供給する経路であって、主ランナ５１ｒｍには、Ｙ方向に沿って並ぶデバイス形成部ＬＦｄと同数（図１６では５個）の副ランナ５１ｒｓが接続されている。封止工程では、主ランナ５１ｒｍに押し出された樹脂が、複数の副ランナ５１ｒｓに分岐して供給される。
また、図１５に示すように、副ランナ５１ｒｓの一部は、リードフレームＬＦに形成されたゲート部Ｌｇと重なっている。図７に示すように、ゲート部Ｌｇは、副ランナ部Ｌｒｓとデバイス形成部ＬＦｄを連結する貫通孔である。したがって、図１５に示すようにリードフレームＬＦのゲート部Ｌｇの上面ＬＦａ側と下面ＬＦｂ側を成形金型５０で挟めば、ゲート部Ｌｇには、リードフレームＬＦの板厚分の高さを持つ通路が形成される。封止工程では、副ランナ５１ｒｓから供給された樹脂が、このゲート部Ｌｇに形成される通路を経由して、キャビティ５１ｂ内に供給される。図１５に示すように、キャビティ５１ｂの側面側に樹脂の供給口が設けられている樹脂の供給方式をサイドゲート方式と呼ぶ。また、上記したように、ゲート部Ｌｇにおける樹脂の流路の高さが、リードフレームＬＦの板厚（上面ＬＦａおよび下面ＬＦｂのうち、一方から他方に向かう長さ）により、規定される樹脂の供給方式を、板厚ゲート方式と呼ぶ。
また、図１４および図１５に示す例では、リードフレームＬＦと下型５２の間には、樹脂フィルム（フィルム材）５３が配置される。リードフレームＬＦの下面側（裏面側、実装面側）には、樹脂フィルム５３を介して下型５２のクランプ面５２ａからの押圧力が付与される。このため、図１４に示すように、リード４の下面４ｂおよびダイパッド２の下面２ｂは、樹脂フィルム５３に密着し易い。そして樹脂フィルム５３を密着させることにより、リード４の下面４ｂおよびダイパッド２の下面２ｂに封止用の樹脂が回り込むことを抑制できる。つまり、リード４の下面４ｂおよびダイパッド２の下面２ｂを露出させることができる。
また、本実施の形態の成形金型５０は、複数のキャビティ５１ｂを備え、複数のキャビティ５１ｂのそれぞれが、複数のデバイス形成部ＬＦｄに対応するように配置した状態で封止体６を形成する、所謂、個片封止方式を適用している。言い換えれば、本実施の形態の封止工程では、複数のデバイス形成部ＬＦｄのそれぞれの周囲に、図１４に示す成形金型５０の上型５１のクランプ面５１ａが押し付けられる。
この場合、キャビティ５１ｂ内に形成されるデバイス封止部６ｍｂの他、図１２に示すように、隣り合うリード４と枠部ＬＦｓに囲まれた隙間であるダム部Ｌｄｍ（図７参照）内に埋め込まれたダム内樹脂部６ｄｍが形成される。また、樹脂の供給口であるゲート部Ｌｇには、ゲート内樹脂部６ｇが形成される。また、ゲート部の対角に配置され、キャビティ５１ｂ（図１４参照）内の気体や余分な樹脂を外部に排出するベント部には、ベント内樹脂部６ｖｔが形成される。また、上記の通り、図１６に示すカル５０ｃｌ、主ランナ５１ｒｍ、副ランナ５１ｒｓは、それぞれ樹脂の供給経路を構成するので、本工程では、カル５０ｃｌにはカル封止部６ｃｌが、主ランナ５１ｒｍには主ランナ封止部６ｒｍが、副ランナ５１ｒｓには副ランナ封止部６ｒｓが、形成される。
ここで、主ランナ５１ｒｍおよび副ランナ５１ｒｓは複数のデバイス形成部ＬＦｄに樹脂を分配して供給する経路なので、樹脂の流れを阻害しないように、空間体積を大きくすることが好ましい。ただし、一枚のリードフレームＬＦから取得できる製品の数を増やす観点からは、枠部ＬＦｓの面積は小さくすることが好ましい。このため、図１５に示すように主ランナ５１ｒｍおよび副ランナ５１ｒｓの高さ（クランプ面５１ａを基準面とした時の高低差）は、キャビティ５１ｂの高さよりも大きくなっている。この結果、本工程により形成される主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓの厚さはデバイス封止部６ｍｂの厚さよりも厚くなる。近年では、半導体パッケージに対する薄型化の要求に応えるため、デバイス封止部６ｍｂの厚さは小さくなる傾向にある。このため、図１５に示す例では、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓの厚さはデバイス封止部６ｍｂの厚さよりも倍以上大きい。
また、本実施の形態では、隣り合うデバイス形成部ＬＦｄの間にスペーサ樹脂部６ｓｐが形成される。このスペーサ樹脂部６ｓｐは、図５に示す封止工程以降の工程において、複数枚のリードフレームＬＦを積み重ねる際の支持部材として機能する。図１６に示すように本実施の形態では、隣り合うデバイス形成部ＬＦｄの間に、主ランナ封止部６ｒｍや副ランナ封止部６ｒｓが形成されているので、これらをスペーサ部材として利用することも考えられる。しかし、上記したように、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓの厚さはデバイス封止部６ｍｂの厚さよりも倍以上大きいので、これらをスペーサ部材にすると、複数のリードフレームＬＦを積み重ねる場合に、容積効率が低下する。
このため、本実施の形態では、複数枚のリードフレームＬＦを積み重ねる目的で使用する際に好適な形状を有する複数のスペーサ樹脂部６ｓｐを形成する。例えば、図１２に示すスペーサ樹脂部６ｓｐの厚さは、デバイス封止部６ｍｂの厚さよりも大きく、かつデバイス封止部６ｍｂの厚さの２倍以下である。また、図５に示すゲートブレイク工程において、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓはリードフレームＬＦから分離され、取り除かれる。
また、図１２に示す例では、スペーサ樹脂部６ｓｐはベント内樹脂部６ｖｔと接続されている。つまり、本実施の形態の封止工程では、隣り合うデバイス形成部ＬＦｄの間に、図１４に示すキャビティ５１ｂとは別にフローキャビティ（図示は省略）を配置して、該キャビティとキャビティ５１ｂとをベント部を介して接続している。これによりキャビティ５１ｂに充填された樹脂は、さらにベント部を経由してフローキャビティ内に供給される。そして、フローキャビティの形状に倣って成形され、図１２に示すようなスペーサ樹脂部６ｓｐを形成することができる。
また、本実施の形態では、図１２に示すように、デバイス封止部６ｍｂ、主ランナ封止部６ｒｍ、および副ランナ封止部６ｒｓはリードフレームＬＦの上面ＬＦａ側に形成される。一方、図１７に示すようにリードフレームＬＦの下面ＬＦｂ側には、下面ＬＦｂからの突出物は形成されていない。このため、複数枚のリードフレームＬＦを積み重ねる時に、容積効率を向上させることができる。
５．ゲートブレイク工程（主ランナ封止部および副ランナ封止部の除去工程）；
次に、図５に示すゲートブレイク工程として、図１７に示す主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓをリードフレームＬＦから分離させる。図１８は、図１２に示す主ランナ封止部および副ランナ封止部を取り除いた状態を示す拡大平面図である。また、図１９は、図１８に示すＡ−Ａ線に沿った断面において、リードフレームの下面側からピンを挿入し、主ランナ封止部および副ランナ封止部を押し出した状態を示す拡大断面図である。また、図２０は、図１８に示す副ランナ部の周辺の拡大平面図である。また、図２４は、図１８に対する比較例を示す拡大平面図である。また、図２５は、図２４に示すＡ−Ａ線に沿った断面において、リードフレームの下面側からピンを挿入し、主ランナ封止部および副ランナ封止部を押し出した状態を示す拡大断面図である。
図５に示す封止工程以降の各工程において、製造効率を向上させる観点からは、図１２に示す主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓを取り除いておくことが好ましい。例えば、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓがリードフレームＬＦの上面ＬＦａ側に残った状態では、複数枚のリードフレームＬＦを積み重ねる時に、容積効率が低下する。また例えば、各工程において、リードフレームＬＦの上面ＬＦａ側に主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓが残っていることにより、作業が制約される場合がある。
したがって、本実施の形態では、封止工程の後、ゲートブレイク工程を行い、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓをリードフレームＬＦから分離させる。
なお、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓを取り除く方法としては、例えば図１６に示すカル封止部６ｃｌを支点として、カル封止部６ｃｌに接続される主ランナ封止部６ｒｍおよびこの主ランナ封止部６ｒｍに接続された副ランナ封止部６ｒｓをリードフレームＬＦから引きはがす方法も考えられる。しかし、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓはリードフレームＬＦに密着しているので、上記方法では、主ランナ封止部６ｒｍや副ランナ封止部６ｒｓの一部に応力が集中し、意図しない位置で破断してしまう場合がある。
そこで、本実施の形態では、図７を用いて説明したように、リードフレームＬＦの主ランナ部Ｌｒｍには主貫通孔ＴＨｍが、副ランナ部Ｌｒｓには副貫通孔ＴＨｓが、それぞれ形成されている。主貫通孔ＴＨｍおよび副貫通孔ＴＨｓは、本工程で、主ランナ封止部６ｒｍと副ランナ封止部６ｒｓを除去するために設けられた貫通孔であって、リードフレームの上面ＬＦａと下面ＬＦｂ（図１７参照）のうち、一方の面から他方の面に向かって貫通するように形成されている。
本工程では、図１７に示すリードフレームＬＦの下面ＬＦｂ側から主貫通孔ＴＨｍおよび副貫通孔ＴＨｓのそれぞれに図１９に示すピン（ディゲートピン）ＰＮを挿入し、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓをリードフレームＬＦから分離させる。ピンＰＮは、円柱形または角柱形の棒状部材であって、先端面（押し出し面）ＰＮｔを樹脂体（主ランナ封止部６ｒｍまたは副ランナ封止部６ｒｓ）に向かって押し付けることにより樹脂体をリードフレームＬＦから引きはがすための押し出し力を印加する。ピンＰＮの先端面ＰＮｔは、平面形状が例えば円形あるいは四角形になっている。
なお、図１９では、副貫通孔ＴＨｓにピンＰＮを挿入した状態を代表的に示しているが、図１７に示す主貫通孔ＴＨｍにも同様にピンＰＮを挿入する。このように、本工程において、図１７に示すリードフレームＬＦの下面ＬＦｂ側から主貫通孔ＴＨｍおよび副貫通孔ＴＨｓのそれぞれに図１９に示すピンＰＮを挿入すれば、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓとリードフレームＬＦの密着面の近くでピンＰＮからの押圧力が加わる。したがって、主ランナ封止部６ｒｍや副ランナ封止部６ｒｓの一部に応力が集中することを抑制できる。
図１７に示す主貫通孔ＴＨｍおよび副貫通孔ＴＨｓにピンＰＮ（図１９参照）を挿入する順序は、例えば、主貫通孔ＴＨｍおよび副貫通孔ＴＨｓに同時に挿入することができる。ただし、リードフレームＬＦからの剥がし易さの点では、相対的にリードフレームＬＦとの密着面積が大きい部材から順次引きはがしていく方が好ましい。したがって、先に主貫通孔ＴＨｍにピンＰＮを挿入し、リードフレームＬＦと主ランナ封止部６ｒｍとを引きはがした後、副貫通孔ＴＨｓにピンＰＮを挿入し、リードフレームＬＦと副ランナ封止部６ｒｓとを引きはがすことが好ましい。
また、図１６に示すように一つの主ランナ封止部６ｒｍに複数の副ランナ封止部６ｒｓが接続されている場合には、複数の副ランナ封止部６ｒｓを同時にリードフレームＬＦから引きはがすよりも、一つずつ順番に引きはがしていくことが好ましい。本実施の形態では、カル封止部６ｃｌに最も近い位置に形成された副ランナ封止部６ｒｓから順次ピンＰＮ（図１９参照）を挿入し、リードフレームＬＦから引きはがしていく。言い換えれば、相対的にカル封止部６ｃｌに近い位置に配置されている副貫通孔ＴＨｓにピンＰＮを挿入し、リードフレームＬＦと副ランナ封止部６ｒｓとを引きはがした後、相対的にカル封止部６ｃｌから遠い位置に配置されている副貫通孔ＴＨｓにピンＰＮを挿入し、リードフレームＬＦと副ランナ封止部６ｒｓとを引きはがす。
ここで、本願発明者が、ゲートブレイク工程において、リードフレームＬＦの下面ＬＦｂ側から主貫通孔ＴＨｍおよび副貫通孔ＴＨｓのそれぞれに図１９に示すピンＰＮを挿入する技術について更に検討した所、以下の課題を見出した。すなわち、副貫通孔ＴＨｓの形状によっては、副ランナ封止部６ｒｓが中間部分で破断して、図１２に示すスペーサ樹脂部６ｓｐよりも厚い（高い）副ランナ封止部６ｒｓの一部がリードフレームＬＦに残ってしまうことが判った。
詳しくは、本願発明者は、図２４に示すように、リードフレームＬＦの主ランナ部Ｌｒｍと副ランナ部Ｌｒｓとの分岐点の近傍に平面形状が円形を成す副貫通孔ＴＨｈを形成した場合の比較例について検討した。図２４に示す比較例は、副貫通孔ＴＨｈの開口形状が図１８に示す本実施の形態と相違する。その他の点は本実施の形態と同様なので、重複する説明は省略する。
図２４に示す比較例では、副貫通孔ＴＨｈの開口形状が平面視において円形を成す。図１９に示すピンＰＮの形状は円柱形または角柱形なので、ピンＰＮが挿入可能な貫通孔を形成する観点からは、図２５に示す円形の副貫通孔ＴＨｈでも問題はない。また、図１２に示す副ランナ部６ｒｓのうち、ゲートブレイク工程で、最も応力集中が発生しやすい部分は、主ランナ封止部６ｒｍと副ランナ封止部６ｒｓとの境界近傍である。したがって、図２４に示すように、リードフレームＬＦの主ランナ部Ｌｒｍと副ランナ部Ｌｒｓとの分岐点の近傍に副貫通孔ＴＨｈを配置することで、主ランナ封止部６ｒｍと副ランナ封止部６ｒｓとの境界近傍において、副ランナ封止部６ｒｓが破断することを防止または抑制できる。
ところが、副ランナ封止部６ｒｓの形状は、主ランナ封止部６ｒｍとの境界からゲート部Ｌｇに向かって延びている。このため、リードフレームＬＦの主ランナ部Ｌｒｍと副ランナ部Ｌｒｓとの分岐点の近傍に副貫通孔ＴＨｈを配置すると、副貫通孔ＴＨｈとゲート部Ｌｇとの間には、開口部が形成されていない領域、すなわち、図２５に示すように副ランナ封止部６ｒｓとリードフレームＬＦの枠部ＬＦｓとが密着する領域Ｌｆｒの面積が大きくなる。言い換えれば、リードフレームＬＦの主ランナ部Ｌｒｍと副ランナ部Ｌｒｓとの分岐点の近傍に円形の副貫通孔ＴＨｈを配置すると、副ランナ封止部６ｒｓとリードフレームＬＦの密着面積が増大する。
上記のように、副ランナ封止部６ｒｓとリードフレームＬＦの密着面積が増大すると、ゲートブレイク工程において、副ランナ封止部６ｒｓとリードフレームＬＦとを剥離させ難くなる。つまり、副ランナ封止部６ｒｓとリードフレームＬＦとを剥離させるためには、より大きな外力を印加する必要があるので、副ランナ封止部６ｒｓに生じる応力が大きくなる。そして、副ランナ封止部６ｒｓと副貫通孔ＴＨｈとの境界に応力集中が発生し易いので、副ランナ封止部６ｒｓは、図２５に示す領域Ｌｆｒと副貫通孔ＴＨｈの境界を基点として亀裂が発生し、破断し易い。このため、図２５に示すように、リードフレームＬＦの上面ＬＦａ側に副ランナ封止部６ｒｓの一部が残留し、その残留部分の厚さは、封止体６のデバイス封止部６ｍｂの厚さよりも厚くなってしまう。
また、近年、樹脂のハロゲン含有量を低減するための取り組みとして、封止体６に臭素（Ｂｒ）系難燃材を添加しない場合がある。封止体６に臭素（Ｂｒ）系難燃材を添加しない場合、封止体６とリードフレームＬＦとの密着性が向上するという特性がある。封止体６とリードフレームＬＦとの密着性が向上するという特性は、デバイス封止部６ｍｂとリードフレームＬＦの密着界面においては、半導体装置の信頼性を向上させる観点から好ましい。しかし、副ランナ封止部６ｒｓとリードフレームＬＦとの密着界面においては、ゲートブレイク工程において、副ランナ封止部６ｒｓが取り除かれ難く、さらにこの副ランナ封止部６ｒｓは破断し易くなる。
また、副ランナ封止部６ｒｓの破断を抑制する観点からは、副ランナ封止部６ｒｓの延在距離を短くする、すなわち、ゲート部Ｌｇと主ランナ封止部６ｒｍとの距離を近づけることが好ましい。しかし、上記した封止工程において金型５１のクランプ面５１ａを接触させるクランプ領域をリードフレームＬＦ（デバイス形成部ＬＦｄの周囲）に設けておく必要がある。この結果、クランプ領域の分だけ、ゲート部Ｌｇと主ランナ封止部６ｒｍとの距離が離れてしまう。
そこで、本願発明者は、上記の検討結果を鑑みて、本実施の形態の構成を見出した。本実施の形態では、図１８に示すように、副ランナ封止部６ｒｓが形成される位置に設けられる副貫通孔ＴＨｓの開口面積を大きくすることにより、副ランナ封止部６ｒｓとリードフレームＬＦの上面ＬＦａとの密着面積を低減させる。これにより、副ランナ封止部６ｒｓとリードフレームＬＦとの剥離性を向上させるものである。
詳しくは、図２０に示すように本実施の形態のリードフレームＬＦに設けられた副貫通孔ＴＨｓは、副ランナ部Ｌｒｓが延びる方向（図２０では方向ＸＹ１）に沿って、主ランナ部Ｌｒｍ側に位置する部分ＴＨｓ１と、部分ＴＨｓ１よりもゲート部Ｌｇ側に位置する部分ＴＨｓ２と、を有している。図２０に示す例では、副貫通孔ＴＨｓは、平面視において、半円形の開口形状を成す部分ＴＨｓ１の直径部分と、台形の開口形状を成す部分ＴＨｓ２の底辺（下底）部分とが連結（共用）された形状になっている。すなわち、図２０に示すように、副貫通孔ＴＨｓにおいて、副ランナ部Ｌｒｓが延びる方向ＸＹ１と直交する方向ＸＹ２における副貫通孔ＴＨｓの部分ＴＨｓ１の最大の開口幅Ｔｗ２は、方向ＸＹ２における副貫通孔ＴＨｓの部分ＴＨｓ２のうちのゲート部Ｌｇ側の端部における開口幅Ｔｗ３よりも大きい。換言すると、平面視において副ランナ部Ｌｒｓが延びる方向ＸＹ１と直交する方向ＸＹ２における副貫通孔ＴＨｓの開口幅は、部分ＴＨｓ１と部分ＴＨｓ２の境界部（半円形の直径部分、台形の底辺部分）から、部分ＴＨｓ２のうちのゲート部Ｌｇ側の端部に向かって徐々に小さくなっている。
また、平面視において、方向ＸＹ１における副貫通孔ＴＨｓの最大の開口幅ＴＷ１は、方向ＸＹ１と直交する方向ＸＹ２における副貫通孔の最大の開口幅Ｔｗ２よりも大きくなっている。つまり、本実施の形態では、副ランナ部Ｌｒｓの延在方向である方向ＸＹ１に沿って延びるように副貫通孔ＴＨｓを設けている。これにより、図２０に示す方向ＸＹ１における副ランナ封止部６ｒｓとリードフレームＬＦとの密着面積を低減できる。
上記したように、図１５に示す成形金型５０の主ランナ５１ｒｍおよび副ランナ５１ｒｓでは樹脂を流れ易くする観点から容積を大きくすることが好ましい。一方、樹脂の流れ方向を制御し易くする観点から、キャビティ５１ｂへの樹脂の供給口であるゲート部Ｌｇでは樹脂の流路の断面積が小さくなっている。このため、図２０に示すように、副ランナ５１ｒｓ（図１５参照）に覆われる副ランナ部Ｌｒｓは、平面視において、主ランナ部Ｌｒｍからゲート部Ｌｇに向かって徐々に幅が狭くなっている。
したがって、本実施の形態のように、方向ＸＹ２における副貫通孔ＴＨｓの開口幅が、部分ＴＨｓ１から部分ＴＨｓ２のゲート部Ｌｇ側の端部に向かって徐々に小さくなっていれば、副貫通孔ＴＨｓが副ランナ部Ｌｒｓからはみ出ず、かつ、方向ＸＹ２における副ランナ封止部６ｒｓとリードフレームＬＦとの密着面積を低減できる。
このように、本実施の形態では、副貫通孔ＴＨｓが副ランナ部Ｌｒｓからはみ出ない範囲で開口面積を大きくすることにより、リードフレームＬＦの上面ＬＦａとの密着面積を低減させる。これにより、副ランナ封止部６ｒｓとリードフレームＬＦとの剥離性を向上させる。
本実施の形態では、図１９に示すように、ゲート部Ｌｇの近傍まで副貫通孔ＴＨｓが延びている。このため、図２５を用いて説明した比較例よりも、ゲートブレイク工程において、副ランナ封止部６ｒｓとリードフレームＬＦとを剥離させ易くなっている。したがって、本実施の形態のゲートブレイク工程では、副ランナ封止部６ｒｓが破断し難い。また仮に、副ランナ封止部６ｒｓに破断が生じる場合でも、破断の原因になる応力集中は、副貫通孔ＴＨｓのゲート部Ｌｇ側の端部において発生する。したがって、図１９に示すように、リードフレームＬＦの上面ＬＦａ側に副ランナ封止部６ｒｓの一部が残留した場合でも、その残留部分の厚さは、封止体６のデバイス封止部６ｍｂの厚さよりも小さくなる。
このように、本実施の形態によれば、ゲートブレイク工程において、リードフレームＬＦの上面ＬＦａ側に、封止体６のデバイス封止部６ｍｂの厚さが厚い副ランナ封止部６ｒｓの一部が残留することを抑制できる。この結果、複数枚のリードフレームＬＦを積み重ねる際に、図１８に示すスペーサ樹脂部６ｓｐの厚さにより積み重ねたリードフレームＬＦ間の距離を制御できるので、積み重ねたリードフレームＬＦの容積効率を向上させることができる。
また、上記したように、リードフレームＬＦの上面ＬＦａ側に副ランナ封止部６ｒｓの一部が残留した場合でも、その残留部分の厚さは、封止体６のデバイス封止部６ｍｂの厚さよりも小さくなる。つまり残留部分の厚さは、図１８に示すスペーサ樹脂部６ｓｐの厚さよりも小さい。このため、複数枚のリードフレームＬＦを積み重ねる際には、下段側のスペーサ樹脂部６ｓｐを上段側のリードフレームＬＦの下面ＬＦｂ（図１７参照）に接触させて、安定的に積み重ねることができる。
上記の通り、本実施の形態では、リードフレームＬＦの副ランナ部Ｌｒｓに形成された副貫通孔ＴＨｓの開口面積が、副貫通孔ＴＨｓが副ランナ部Ｌｒｓからはみ出ない範囲で大きくなるように開口形状を決定している。また、図１９に示す副ランナ封止部６ｒｓが破壊する原因となる応力集中を抑制する観点から、副貫通孔ＴＨｓの形状は以下の形状が好ましい。
すなわち、図２０に示すように、副貫通孔ＴＨｓの部分ＴＨｓ１の主ランナ部Ｌｒｍ側の周縁部（端部）は、主ランナ部Ｌｒｍに近づくように（ゲート部Ｌｇから離れるように）湾曲した形状となっていることが好ましい。言い換えると、副貫通孔ＴＨｓの部分ＴＨｓ１には、屈曲点が形成されていないことが好ましい。図２０に示す例では、副貫通孔ＴＨｓの部分ＴＨｓ１の主ランナ部Ｌｒｍ側の周縁部（端部）は、円弧形状を成している。副貫通孔ＴＨｓの周縁部に屈曲点（特に内角の角度が９０°以下になるような鋭角の屈曲点）が形成されている場合、その屈曲点における副ランナ封止部６ｒｓとリードフレームＬＦとの密着界面において、応力集中が発生し易くなる。このため、主ランナ部Ｌｒｍ側に配置されている部分ＴＨｓ１に屈曲点が形成されていると、ゲートブレイク工程において、副ランナ封止部６ｒｓが屈曲点の近傍で破断してしまう懸念がある。しかし、図２０に示すように、副貫通孔ＴＨｓの部分ＴＨｓ１の主ランナ部Ｌｒｍ側の周縁部が、主ランナ部Ｌｒｍに近づくように湾曲した形状となっている場合、応力集中が発生し難いので、結果として副ランナ封止部６ｒｓの破断を抑制できる。
また、図１５に示すように、封止工程において、リードフレームＬＦと下型５２の間に、樹脂フィルム５３を介在させる場合、副貫通孔ＴＨｓの周縁部に屈曲点が形成されていると樹脂フィルム５３に皺が形成され易くなる。そして、皺が形成された状態で樹脂を硬化させると、成形後の樹脂体（すなわち、副ランナ封止部６ｒｓ）に皺痕が形成される。このように、副ランナ封止部６ｒｓに皺痕が形成されている場合、ゲートブレイク工程において皺痕部分に応力集中が発生し易くなるため、皺痕は、副ランナ封止部６ｒｓが破壊する起点になり易い。したがって、図１５に示すように封止工程において、リードフレームＬＦと下型５２の間に、樹脂フィルム５３を介在させる場合には、特に、副貫通孔ＴＨｓの部分ＴＨｓ１には、屈曲点が形成されていないことが好ましい。
一方、副貫通孔ＴＨｓの部分ＴＨｓ２のゲート部Ｌｇ側の端部は、図２０に示すように直線的に形成されていても良い。副貫通孔ＴＨｓの部分ＴＨｓ２のゲート部Ｌｇ側の端部を直線的に形成することにより、図７に示すように、ゲート部Ｌｇと副貫通孔ＴＨｓの離間距離を小さくすることができる。また、副貫通孔ＴＨｓの部分ＴＨｓ２のゲート部Ｌｇ側の端部を直線的に形成すると、直線的に形成された部分の両端に、屈曲点Ｃｐが形成される。しかし、屈曲点Ｃｐの位置はゲート部Ｌｇまでの距離が近いので、図２０に示すように、屈曲点Ｃｐを起点として副ランナ封止部６ｒｓが破断した場合でも、ゲート部Ｌｇ側の僅かな部分がリードフレームＬＦ上に残留するに留まる。したがって、図１９に示すように、残留部分の厚さは、封止体６のデバイス封止部６ｍｂの厚さよりも小さくなる。このように、副貫通孔ＴＨｓの部分ＴＨｓ２のゲート部Ｌｇ側の端部に意図的に応力集中を発生させることで、副ランナ封止部６ｒｓの他の部分での応力集中を抑制できる。したがって、副ランナ封止部６ｒｓの残留部分の厚さを安定的に小さくする観点からは、副貫通孔ＴＨｓの部分ＴＨｓ２のゲート部Ｌｇ側の端部は直線的に形成されていることが好ましい。
図７に示すように、主貫通孔ＴＨｍの開口形状は、平面視において楕円形になっており、屈曲点を有していない。したがって、図１２に示す主ランナ封止部６ｒｍが破断し難い構造になっている。
また、部分ＴＨｓ２の開口面積を大きくする観点から、部分ＴＨｓ２の方向ＸＹ１に沿って延びる辺Ｓ１および辺Ｓ２は、それぞれ、副ランナ部Ｌｒｓの境界線に沿って、略平行になるように配置することが好ましい。辺Ｓ１および辺Ｓ２のそれぞれが、副ランナ部Ｌｒｓの境界線と平行になるように配置されていれば、部分ＴＨｓ２の開口面積を最大化できるので、副ランナ封止部６ｒｓとリードフレームＬＦの密着面積をさらに低減できる。
また、本実施の形態では、副貫通孔ＴＨｓの開口形状が方向ＸＹ１に沿って延びた形状になっているので、例えば円柱形あるいは角柱形のピンＰＮ（図１９参照）を使用する場合、ピンＰＮを挿入する位置を副貫通孔ＴＨｓのどの部分にするのか選択することができる。本願発明者が検討した所、図２０に示す実施態様では、ピンＰＮをどこに挿入しても、副ランナ封止部６ｒｓの大部分を安定的に取り除くことができた。したがって、ピンＰＮが副貫通孔ＴＨｓの周縁部に接触しないようにする観点から、ピンＰＮの挿入位置には、少なくとも部分ＴＨｓ１が含まれていることが好ましい。
６．ベーク工程
次に、図５に示すベーク工程として、図２１に示すように、成形金型から取り出したリードフレームＬＦをベーク炉ＢＫに搬送し、リードフレームＬＦに加熱処理を施す。図２１は、図１８に示すリードフレームを積み重ね、ベーク炉に搬入する状態を模式的に示す説明図である。上記封止工程においてキャビティ内に供給された樹脂は、硬化してはいるものの、樹脂が完全に硬化しきっていない状態である。これは、次に成形金型５０（図１４参照）に搬送される次のリードフレームＬＦに対して、いち早くモールド工程を施すためである。そのため、本実施の形態では、樹脂を硬化させる工程を、２回に分けている。そして、本ベーク工程において、上記封止工程で形成された封止体６に含まれる効果成分を、完全に硬化（本硬化）させる。
本工程では、ベーク炉ＢＫへの搬送処理、およびベーク炉ＢＫ内での加熱硬化処理は、図２１に示すように複数のリードフレームＬＦを積み重ねた状態で行う。言い換えれば、図５に示すように、本実施の形態では、ゲートブレイク工程の後、かつベーク工程の前に、複数のリードフレームＬＦを積み重ねる、フレーム積層工程を行う。各リードフレームＬＦには、上記したように、それぞれ複数のスペーサ樹脂部６ｓｐが形成され、スペーサ樹脂部６ｓｐの厚さ（高さ）は、デバイス封止部６ｍｂの厚さよ（高さ）りも大きい。これにより、複数のリードフレームＬＦを積み重ねても、デバイス封止部６ｍｂの損傷を防止または抑制することができる。また、複数のリードフレームＬＦを積み重ねることで、省スペース化を図ることができるので、一度に処理できるリードフレームＬＦの数が増加する。このため、ベーク工程でのエネルギー効率を向上させることができる。
また、本実施の形態では、図５に示すように、ゲートブレイク工程の後でベーク工程を行う。図１６に示す主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓが残った状態でベーク工程を行うと、主ランナ封止部６ｒｍおよび副ランナ封止部６ｒｓの熱膨張の影響により、リードフレームＬＦに反り変形が生じる場合がある。したがって、本実施の形態では、ベーク工程の前にゲートブレイク工程を実施することで、リードフレームＬＦに生じる反り変形を抑制している。
また、複数枚のリードフレームＬＦを積み重ねる工程は、例えば、図２１に示す搬送装置ＣＤを用いて行う。搬送装置ＣＤは、複数の吸着保持部ＣＤｂと、複数の吸着保持部と接続されている搬送機構部ＣＤｃと、を備えている。図２１に示す例では、複数の吸着保持部ＣＤｂのそれぞれを、デバイス封止部６ｍｂの上面６ａにそれぞれ接触させることで、リードフレームＬＦを吸着保持する。そして、リードフレームＬＦを吸着保持した状態で搬送機構部ＣＤｃを動作させ、複数枚のリードフレームＬＦを順次積み重ねる。
本実施の形態では、複数のリードフレームＬＦを積み重ねて搬送する、あるいは積み重ねた状態で加工処理する方法の一態様として、ベーク工程に適用した例を説明したが、図２１に示すように複数のリードフレームＬＦを積み重ねて搬送するのは、本工程に限定されず、後述する個片化工程までの各工程において、適用することができる。
図５に示すベーク工程以降の各工程を行う際には、複数のリードフレームＬＦが積み重ねられた積層体から、リードフレームＬＦを個別に取り出す必要がある。言い換えれば、図５に示すように、本実施の形態では、ベーク工程の後、かつ樹脂除去工程の前に、複数のリードフレームＬＦが積み重ねられた積層体から個々のリードフレームＬＦを、保持治具を用いて順番に取り出す、フレーム積層解除工程を行う。保持治具としては、例えば図２１に示すように、複数の吸着保持部ＣＤｂのそれぞれを、デバイス封止部６ｍｂの上面６ａにそれぞれ接触させることで、リードフレームＬＦを吸着保持する搬送装置ＣＤを用いることができる。
上記ゲートブレイク工程において、スペーサ樹脂部６ｓｐよりも厚い副ランナ封止部６ｒｓ（図２５参照）が残留していた場合には、フレーム積層工程で、リードフレームＬＦが傾くので、フレーム積層解除工程で、ピックアップ時に正しく吸着保持できない場合がある。しかし、本実施の形態によれば、上記したように、リードフレームＬＦの上面ＬＦａ側に副ランナ封止部６ｒｓの一部が残留した場合でも、その残留部分の厚さは、封止体６のデバイス封止部６ｍｂの厚さよりも小さくなる。したがって、保持治具として、例えば図２１に示す搬送装置ＣＤを用いて、リードフレームＬＦを容易に吸着保持することができる。
７．樹脂除去工程（レーザ照射工程）；
次に、図５に示す樹脂除去工程として、図１８に示すダム内樹脂部６ｄｍを取り除く。図２２は、図１８に示すダム内樹脂部、ゲート内樹脂部、および副ランナ封止部の残存部分を除去した状態を示す拡大平面図である。
本工程では、図２２に示すように、リードフレームＬＦのうちのデバイス封止部６ｍｂの周囲に対してレーザ光を照射することで、ダム内樹脂部６ｄｍ（図１８参照）を除去する。また、本工程では、ゲート部Ｌｇ内に埋め込まれたゲート内樹脂部６ｇ（図１８参照）も除去される。また、図１８に示すように副ランナ封止部６ｒｓの一部が残留している場合、本工程で残留部に対してレーザ光を照射すれば、残留部分を除去できる。
本工程を行うことにより、デバイス封止部６ｍｂの周縁部において、デバイス封止部６ｍｂから露出するリード４の側面の一部が封止体６から露出する。これにより、図１に示す半導体装置１を実装基板に搭載する際に、リード４の側面の一部を半田材と接続することができるので、実装強度を向上させることができる。
本工程で、位置精度良くレーザを照射するためには、位置合わせ精度を向上させることが好ましい。本実施の形態によれば、上記したように図５に示すフレーム積層工程において、積み重ねた複数のリードフレームＬＦが傾くことを抑制できる。したがって、図５に示すフレーム積層解除工程において、例えば図２１に示す複数の吸着保持部ＣＤｂのそれぞれを、デバイス封止部６ｍｂの上面６ａにそれぞれ確実に接触させることができる。この結果、本工程において、リードフレームＬＦの位置合わせ精度を向上させることができる。
８．めっき工程；
次に、図５に示すめっき工程として、図２２に示す複数のリード４のデバイス封止部６ｍｂからの露出面に、金属膜ＳＤ（図３参照）を形成する。本工程では、例えば、電解めっき法により、樹脂から露出した金属部材の表面に、例えば半田からなる金属膜ＳＤ（図３参照）を形成する。
９．個片化工程；
次に、図５に示す個片化工程として、図２３に示すように、複数のリード４および吊りリードＴＬが連結されている枠部ＬＦｓを切断し、複数のデバイス形成部ＬＦｄを、それぞれ個片に分割する。図２３は、図５に示す個片化工程において、デバイス形成部毎に個片化した状態を示す拡大平面図である。
本工程では、例えば、切断加工用のプレス金型（金型）である、図示しないパンチ（カットパンチ、切断刃）とダイ（押さえ部材、金型）を用いて、プレス加工により複数のリード４および吊りリードＴＬのそれぞれを、枠部ＬＦｓから切り離す。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１に示す完成品の半導体装置１となる。そして、半導体装置１は出荷され、あるいは図示しない実装基板に実装される。
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
例えば、上記実施の形態では、平面視において四角形からなる封止体６の四つの主辺において、複数のリード４の一部が外側に向かってわずかに（０．３ｍｍ程度）突出したタイプのＱＦＮについて説明した。しかし、変形例として、例えば図１に示すリード４の封止体６からの突出部分を切断しても良い。また他の変形例として、封止体６から突出したリード４の長さをさらに長くして、実装面に向かって曲げ加工を施すことにより、所謂、ＱＦＰ（Quad Flat Package）型の半導体装置に適用することもできる。
（変形例２）
また例えば、上記実施の形態では、封止工程において、リードフレームＬＦと下型５２の間に、樹脂フィルム５３を介在させる封止方式について説明した。しかし、変形例としては、樹脂フィルム５３を介在させず、リードフレームＬＦと下型５２とを接触させる方式で封止することもできる。
（変形例３）
また例えば、上記実施の形態では、図５に示すフレーム積層工程やフレーム積層解除工程において、リードフレームＬＦを搬送する装置の保持方法として、図２１に示すように複数のデバイス封止部６ｍｂのそれぞれに吸着保持部ＣＤｂを接触させて吸着保持する方法について説明した。しかし変形例として、例えば図１に示すリードフレームＬＦの外枠ＬＦｆの側面を図示しない保持治具（チャック）で挟んで保持する方法を適用することができる。このような保持方法の場合であっても、リードフレームＬＦが傾いている場合には、確実に保持する事が難しい。しかし、上記実施の形態で説明した技術を適用すれば、複数のリードフレームＬＦを積み重ねた時に、各リードフレームＬＦが傾き難くなる。このため、上記変形例を適用した場合でもリードフレームを確実に保持することができる。
（変形例４）
また例えば、上記実施の形態では、フレーム積層工程とフレーム積層解除工程を、代表例としてベーク工程の前後に記載しているが、ベーク工程以外の工程でフレーム積層工程とフレーム積層解除工程を行うこともできる。
（変形例５）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
１ 半導体装置
２ ダイパッド（チップ搭載部、タブ）
２ａ 上面（チップ搭載面）
２ｂ 下面
３ 半導体チップ
３ａ 表面（主面、上面）
３ｂ 裏面（主面、下面）
３ｃ 側面
４ リード（端子、外部端子）
４ａ 上面
４ｂ 下面
４ｉ インナ部
４ｏ アウタ部
５ ワイヤ（導電性部材）
６ 封止体（樹脂体）
６ａ 上面
６ｂ 下面（裏面、実装面）
６ｃ 側面
６ｃｌ カル封止部（樹脂供給部）
６ｄｍ ダム内樹脂部
６ｇ ゲート内樹脂部
６ｍｂ デバイス封止部（本体部）
６ｐ 角部
６ｒｍ 主ランナ封止部
６ｒｓ 副ランナ封止部
６ｓｐ スペーサ樹脂部
６ｖｔ ベント内樹脂部
７ 接着材
１１ 露出部（フィン、コーナリード）
５０ 成形金型
５０ｃｌ カル
５１ 上型（金型）
５１ａ クランプ面（金型面、押し付け面、面）
５１ｂ キャビティ（窪み部）
５１ｒｍ 主ランナ
５１ｒｓ 副ランナ
５２ 下型（金型）
５２ａ クランプ面（金型面、押し付け面、面）
５３ 樹脂フィルム（フィルム材）
ＢＫ ベーク炉
ＣＤ 搬送装置
ＣＤｂ 吸着保持部
ＣＤｃ 搬送機構部
Ｃｐ 屈曲点
ＨＳ ヒートステージ（リードフレーム加熱台）
ＨＳａ 搭載面
Ｌｄｍ ダム部
ＬＦ リードフレーム（基材）
ＬＦａ 上面
ＬＦｂ 下面
ＬＦｄ デバイス形成部（デバイス領域、製品形成部、製品領域）
ＬＦｆ 外枠
Ｌｆｒ 領域
ＬＦｓ 枠部
Ｌｇ ゲート部
Ｌｒｍ 主ランナ部
Ｌｒｓ 副ランナ部
ＰＤ パッド（電極、ボンディングパッド）
ＰＮ ピン（ディゲートピン）
ＰＮｔ 先端面（押し出し面）
Ｓ１、Ｓ２ 辺
ＳＤ 金属膜
ＴＨｈ、ＴＨｓ 副貫通孔
ＴＨｍ 主貫通孔
ＴＨｓ１、ＴＨｓ２ 部分
ＴＬ 吊りリード
Ｔｗ１、Ｔｗ２、Ｔｗ３ 開口幅
ＸＹ１、ＸＹ２ 方向

Claims (15)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１面と、前記第１面の反対側の第２面と、前記第１面の第１領域および前記第２面の第１領域を有するデバイス形成部と、前記第１面の第２領域および前記第２面の第２領域を有し、かつ平面視において前記デバイス形成部の周囲に設けられた枠部と、第１方向に沿って前記枠部における前記第１面に設けられた主ランナ部と、前記デバイス形成部に連結されたゲート部と、前記ゲート部と前記主ランナ部とを連結するように前記枠部の前記第１面に設けられた副ランナ部と、前記主ランナ部において前記第１面および前記第２面のうちの一方から他方に向かって形成された主貫通孔と、前記副ランナ部において前記第１面および前記第２面のうちの一方から他方に向かって形成された副貫通孔と、を備えたリードフレームを準備する工程；
    ここで、
    前記副貫通孔は、平面視において、前記副ランナ部が延びる第２方向に沿って、前記主ランナ部側に位置する第１部分と、前記第１部分よりも前記ゲート部側に位置する第２部分と、を有し、
    平面視において、前記第２方向における前記副貫通孔の最大開口幅は、前記第２方向と直交する第３方向における前記副貫通孔の最大開口幅よりも大きく、
    平面視において、前記第３方向における前記副貫通孔の開口幅は、前記第１部分から前記第２部分のうちの前記ゲート部側の端部に向かって徐々に小さくなっており、
    前記副貫通孔の前記第２部分の前記ゲート部側の端部は、平面視において、直線的に形成されており、
    （ｂ）前記（ａ）工程の後、前記デバイス形成部に半導体チップを配置する工程；
    （ｃ）前記（ｂ）工程の後、前記主ランナ部を覆う成型金型の主ランナ、前記副ランナ部を覆う前記成型金型の副ランナおよび前記リードフレームの前記ゲート部を介して、前記デバイス形成部の前記半導体チップを覆う前記成型金型のキャビティ内に樹脂を供給することにより、前記デバイス形成部に前記半導体チップを封止するデバイス封止部、前記主ランナ部に主ランナ封止部、および前記副ランナ部に副ランナ封止部をそれぞれ形成する工程；
    （ｄ）前記（ｃ）工程の後、前記リードフレームの前記第２面側から前記主貫通孔および前記副貫通孔のそれぞれに、その先端面の平面形状が円形から成る円柱形のピンを挿入し、前記主ランナ封止部および前記副ランナ封止部を前記リードフレームから分離させる工程。
  2. 請求項１において、
    前記（ｄ）工程の後、前記（ｄ）工程まで施した複数の前記リードフレームを積み重ねた状態で、複数の前記リードフレームに加熱処理を施す、半導体装置の製造方法。
  3. 請求項２において、
    前記リードフレームに加熱処理を施した後、複数の前記リードフレームが積み重ねられた積層体から、個々の前記リードフレームを、保持治具を用いて順番に取り出す、半導体装置の製造方法。
  4. 請求項３において、
    前記（ｃ）工程では、前記デバイス封止部の周囲にスペーサ樹脂部が形成され、
    前記スペーサ樹脂部の厚さは、前記デバイス封止部の厚さよりも大きく、かつ、前記副ランナ封止部の厚さよりも小さい、半導体装置の製造方法。
  5. 請求項４において、
    前記（ｄ）工程では、前記主ランナ封止部および前記副ランナ封止部を前記リードフレームから分離させた後に、前記副ランナ封止部の一部が前記リードフレームの前記第１面上に残留しており、
    前記副ランナ封止部の残留した部分の厚さは、前記スペーサ樹脂部の厚さよりも小さい、半導体装置の製造方法。
  6. 請求項１において、
    前記副貫通孔の前記第１部分の前記主ランナ部側の周縁部は、平面視において、前記主ランナ部に近づくように湾曲した形状となっている、半導体装置の製造方法。
  7. 請求項１において、
    前記（ｃ）工程では、前記リードフレームの前記第２面と前記成型金型の間に樹脂フィルムを介在させた状態で、前記副ランナ封止部を形成する、半導体装置の製造方法。
  8. 請求項１において、
    前記（ｄ）工程の後、前記デバイス封止部の周囲にレーザを照射して、前記デバイス封止部から露出する複数のリードの間に埋め込まれたダム内樹脂部を除去する、半導体装置の製造方法。
  9. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１面と、前記第１面の反対側の第２面と、前記第１面の第１領域および前記第２面の第１領域を有し、第１方向に沿って設けられた複数のデバイス形成部と、前記第１面の第２領域および前記第２面の第２領域を有し、平面視において前記複数のデバイス形成部それぞれの周囲に設けられた枠部と、前記第１方向に沿って前記枠部の前記第１面に設けられた主ランナ部と、前記複数のデバイス形成部のうちの第１デバイス形成部に連結された第１ゲート部と、前記第１ゲート部と前記主ランナ部とを連結するように前記枠部の前記第１面に設けられた第１副ランナ部と、前記主ランナ部において前記第１面および前記第２面のうちの一方から他方に向かって形成された主貫通孔と、前記第１副ランナ部において前記第１面および前記第２面のうちの一方から他方に向かって形成された第１副貫通孔と、前記複数のデバイス形成部のうちの第２デバイス形成部に連結された第２ゲート部と、前記第２ゲート部と前記主ランナ部とを連結するように前記枠部の前記第１面に設けられた第２副ランナ部と、前記第２副ランナ部において前記第１面および前記第２面のうちの一方から他方に向かって形成された第２副貫通孔と、を備えたリードフレームを準備する工程；
    ここで、
    前記第１副貫通孔は、平面視において、前記第１副ランナ部が延びる第２方向に沿って、前記主ランナ部側に位置する第１部分と、前記第１部分よりも前記ゲート部側に位置する第２部分と、を有し、
    前記第２副貫通孔は、平面視において、前記第２副ランナ部が延びる前記第２方向に沿って、前記主ランナ部側に位置する第３部分と、前記第３部分よりも前記ゲート部側に位置する第４部分と、を有し、
    平面視において、前記第２方向における前記第１および第２副貫通孔の最大開口幅は、前記第２方向と直交する第３方向における前記第１および第２副貫通孔の最大開口幅よりも大きく、
    平面視において、前記第３方向における前記第１および第２副貫通孔の開口幅は、前記第１または第３部分から前記第２または第４部分のうちの前記第１または第２ゲート部側の端部に向かって徐々に小さくなっており、
    前記第１副貫通孔の前記第２部分の前記ゲート部側の端部は、平面視において、直線的に形成されており、
    前記第２副貫通孔の前記第４部分の前記ゲート部側の端部は、平面視において、直線的に形成されており、
    （ｂ）前記（ａ）工程の後、前記複数のデバイス形成部に複数の半導体チップをそれぞれ配置する工程；
    （ｃ）前記（ｂ）工程の後、前記主ランナ部を覆う成型金型の主ランナ、前記第１副ランナ部を覆う前記成型金型の第１副ランナおよび前記リードフレームの前記第１ゲート部を介して、前記第１デバイス形成部の第１半導体チップを覆う前記成型金型の第１キャビティ内に樹脂を供給し、前記主ランナ、前記第２副ランナ部を覆う前記成型金型の第２副ランナおよび前記リードフレームの前記第２ゲート部を介して、前記第２デバイス形成部の第２半導体チップを覆う前記成型金型の第２キャビティ内に樹脂を供給することにより、前記複数のデバイス形成部に前記複数の半導体チップを封止する複数のデバイス封止部、前記主ランナ部に主ランナ封止部、前記第１副ランナ部に第１副ランナ封止部、および前記第２副ランナ部に第２副ランナ封止部をそれぞれ形成する工程；
    （ｄ）前記（ｃ）工程の後、前記リードフレームの前記第２面側から前記主貫通孔、前記第１副貫通孔、および前記第２副貫通孔のそれぞれに、その先端面の平面形状が円形から成る円柱形のピンを挿入し、前記主ランナ封止部、前記第１副ランナ封止部、および前記第２副ランナ封止部を前記リードフレームから分離させる工程。
  10. 請求項９において、
    前記（ｄ）工程の後、前記（ｄ）工程まで施した複数の前記リードフレームを積み重ねた状態で、複数の前記リードフレームに加熱処理を施す、半導体装置の製造方法。
  11. 請求項１０において、
    前記リードフレームに加熱処理を施した後、複数の前記リードフレームが積み重ねられた積層体から、個々の前記リードフレームを、保持治具を用いて順番に取り出す、半導体装置の製造方法。
  12. 請求項１１において、
    前記（ｃ）工程では、前記複数のデバイス封止部の間に複数のスペーサ樹脂部が形成され、
    前記複数のスペーサ樹脂部の厚さは、前記複数のデバイス封止部の厚さよりも大きく、かつ、前記第１および第２副ランナ封止部の厚さよりも小さい、半導体装置の製造方法。
  13. 請求項１２において、
    前記（ｄ）工程では、前記主ランナ封止部、および前記第１副ランナ封止部を前記リードフレームから分離させた後に、前記第１副ランナ封止部の一部が前記リードフレームの前記第１面上に残留しており、
    前記第１副ランナ封止部の残留した部分の厚さは、前記複数のスペーサ樹脂部の厚さよりも小さい、半導体装置の製造方法。
  14. 請求項９において、
    前記第１副貫通孔の前記第１部分の前記主ランナ部側の周縁部は、平面視において、前記主ランナ部に近づくように湾曲した形状となっており、
    前記第２副貫通孔の前記第３部分の前記主ランナ部側の周縁部は、平面視において、前記主ランナ部に近づくように湾曲した形状となっている、半導体装置の製造方法。
  15. 請求項９において、
    前記（ｄ）工程では、前記第１副ランナ封止部に前記ピンを挿入して前記第１副ランナ封止部と前記リードフレームとを剥離させた後、前記第２副ランナ封止部に前記ピンを挿入して前記第２副ランナ封止部と前記リードフレームとを剥離させる、半導体装置の製造方法。
JP2013111360A 2013-05-27 2013-05-27 半導体装置の製造方法 Active JP6100612B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013111360A JP6100612B2 (ja) 2013-05-27 2013-05-27 半導体装置の製造方法
US14/282,895 US8999761B2 (en) 2013-05-27 2014-05-20 Method of manufacturing semiconductor device
CN201410226146.8A CN104183507B (zh) 2013-05-27 2014-05-27 制造半导体器件的方法
US14/634,427 US9099484B2 (en) 2013-05-27 2015-02-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013111360A JP6100612B2 (ja) 2013-05-27 2013-05-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014229884A JP2014229884A (ja) 2014-12-08
JP6100612B2 true JP6100612B2 (ja) 2017-03-22

Family

ID=51935631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013111360A Active JP6100612B2 (ja) 2013-05-27 2013-05-27 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8999761B2 (ja)
JP (1) JP6100612B2 (ja)
CN (1) CN104183507B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE112014007018B4 (de) * 2014-10-03 2021-04-29 Mitsubishi Electric Corp. Leiterrahmen und Verfahren für eine Fertigung einer Halbleitervorrichtung
JP6526463B2 (ja) * 2015-03-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180664A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム及びそれを用いた半導体装置の製造方法
JPH0637129A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd モールド金型、リードフレーム及び半導体装置の製造方法
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JP2730873B2 (ja) * 1995-02-16 1998-03-25 ローム株式会社 半導体装置の製造方法
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
JP2787907B2 (ja) * 1995-12-15 1998-08-20 日本電気株式会社 半導体装置用樹脂封止金型
JPH09181105A (ja) * 1995-12-25 1997-07-11 Nec Corp 半導体樹脂封止用金型
JP3660861B2 (ja) 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006114573A (ja) * 2004-10-13 2006-04-27 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置の製造方法
US7217991B1 (en) * 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
DE102005048153B4 (de) * 2005-10-06 2010-08-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie
US7468556B2 (en) * 2006-06-19 2008-12-23 Lv Sensors, Inc. Packaging of hybrid integrated circuits
JP5507344B2 (ja) 2010-06-08 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US8999761B2 (en) 2015-04-07
US20150179480A1 (en) 2015-06-25
CN104183507A (zh) 2014-12-03
US9099484B2 (en) 2015-08-04
CN104183507B (zh) 2018-12-14
US20140349447A1 (en) 2014-11-27
JP2014229884A (ja) 2014-12-08

Similar Documents

Publication Publication Date Title
JP5689462B2 (ja) 半導体装置およびその製造方法
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20020025607A1 (en) Semiconductor device and a method of manufacturing the same
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP5956783B2 (ja) 半導体装置の製造方法
JP6100612B2 (ja) 半導体装置の製造方法
JP5507344B2 (ja) 半導体装置の製造方法
JP2011211159A (ja) 半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
JP2013187441A (ja) 半導体装置の製造方法
JP6526463B2 (ja) 半導体装置の製造方法
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
JP2014187308A (ja) 半導体装置の製造方法
JP2006210941A (ja) 半導体装置
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP5119092B2 (ja) 半導体装置の製造方法
TWI408783B (zh) 電路裝置及其製造方法
JP2017108191A (ja) 半導体装置
JP2020077746A (ja) 半導体装置の製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
JP6076117B2 (ja) 半導体装置の製造方法
JP4477976B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170223

R150 Certificate of patent or registration of utility model

Ref document number: 6100612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150