JP2008071927A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2008071927A
JP2008071927A JP2006249138A JP2006249138A JP2008071927A JP 2008071927 A JP2008071927 A JP 2008071927A JP 2006249138 A JP2006249138 A JP 2006249138A JP 2006249138 A JP2006249138 A JP 2006249138A JP 2008071927 A JP2008071927 A JP 2008071927A
Authority
JP
Japan
Prior art keywords
leads
main surface
lead
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006249138A
Other languages
English (en)
Inventor
Shigeki Tanaka
茂樹 田中
Hajime Hasebe
一 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006249138A priority Critical patent/JP2008071927A/ja
Priority to TW096123072A priority patent/TW200822334A/zh
Priority to CNA2007101358540A priority patent/CN101145527A/zh
Priority to US11/851,385 priority patent/US20080067643A1/en
Priority to KR1020070092848A priority patent/KR20080025001A/ko
Publication of JP2008071927A publication Critical patent/JP2008071927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体装置の歩留まりを向上させる。
【解決手段】リードレスパッケージタイプの半導体装置の製造工程において、リード２ｂの先端部に押し潰し加工が施されるプレスフレームを用いる。リード２ｂの半導体チップ側の先端部は、半導体チップに近づくにつれて次第に低くなるように傾斜している。これにより、リード２ｂの先端部の押し潰し量を小さくできるので、リード２ｂの先端部の跳ね上がりを抑制または防止できる。また、リード２ｂの先端部を斜めにし、また、その押し潰し量をリード２ｂの先端部に形成されるメッキ層２ｅの厚さより大きくした。これにより、メッキ層２ｅ形成後のリードフレームを重ねて搬送または保管した場合に、上側のリード２ｂが、下側のリード２ｂのメッキ層２ｅに接触しそのメッキ層２ｅに擦れ傷を形成してしまう不具合を低減または防止できる。
【選択図】図２５

Description

本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、リードのワイヤ接合部に対して押し潰し加工が施される、いわゆるプレスフレームを用いる半導体装置の製造方法および半導体装置に適用して有効な技術に関するものである。
ＱＦＮ（Quad Flat Non leaded package）等に代表されるリードレスパッケージ型の半導体装置においては、リードとボンディングワイヤとの接合信頼性を確保する観点から、リードにおいてボンディングワイヤが接合される部分に対して押し潰し加工（コイニング）を施したプレスフレームを用いるものがある。
また、リードレスパッケージ型の半導体装置においては、リードが短くモールド工程後に脱落する場合があるので、リードとモールド樹脂との密着性を強化する観点から、リードの表面の一部であってモールド樹脂が接する箇所に、リードの表面に対して交差する方向に窪む溝（ノッチ）を設けるようにしている。
ＱＦＮについては、例えば特開２００５−２７６８９０号公報（特許文献１）に記載がある。この特許文献１には、リードレスパッケージ型の半導体装置のリードにおいてボンディングワイヤが接続される部分をエッチングまたは押し潰し加工により凹ませ、その凹み量よりも、ボンディングワイヤのループ高さを小さくすることにより、ボンディングワイヤが封止体の下面から露出されないようにする技術が開示されている。
また、この特許文献１には、リードにおいてボンディングワイヤが接合される面とは反対側の面に窪みを形成し、リードとモールド樹脂との密着性を強化することにより、リードの脱落を防止する技術が開示されている。
また、例えば特開平７−２４５３６５号公報（特許文献２）には、多ピンパッケージ用のリードフレームの製造方法に関し、インナーリードの先端にコイニング加工する際に、各インナーリードのコイニングの面積が等しくなるように加工することにより、リードの位置ずれや隣接リード間の短絡不良を防止する技術が開示されている。このコイニングの面積が等しくなるようにする方法として、例えばインナーリードの先端側が低位になるような勾配面を形成する技術が開示されている。
また、この特許文献２の段落［００２２］には、コイニング加工によりインナーリードの先端が跳ね上がる問題が開示されている。
特開２００５−２７６８９０号公報 特開平７−２４５３６５号公報（段落［００２２］）
しかし、上記のようなプレスフレームを用いるリードレスパッケージ型の半導体装置においては、以下の課題があることを本発明者は見出した。これを図１〜図１０により説明する。
図１はコイニング処理前のリード５０の要部断面図を示している。リード５０において図１の左側が、半導体チップに向かう先端部を示している。リード５０の上面には、その上面に交差する方向に延びるＶ字状の溝５１がリード５０の幅方向に沿って形成されている。
次に、図２〜図４はコイニング処理中のリード５０の要部断面図を示している。まず、図２に示すように、リード５０の上面の上方にコイニングパンチ５２を配置する。コイニングパンチ５２の押圧面は、リード５０の上面とほぼ平行になっている。続いて、このコイニングパンチ５２を下降してその押圧面を、図３に示すように、リード５０の先端部に押し当ててリード５０の先端部を押し潰す。その後、図４に示すように、コイニングパンチ５２を上昇し、リード５０から離す。この時、リード５０の上面に形成された溝５１を支点としてリード５０の先端部が上方に向かって跳ねる（変形する）。
次に、図５はモールド工程後の半導体装置の要部断面図を示している。上記リード５０に対するコイニング処理の後、リード５０の先端部の上面に銀（Ａｇ）メッキ層５３を形成し、さらに、その上面にボンディングワイヤ５４を接合した後、モールド工程に移行する。モールド工程においては、モールドレジンにより封止体５５を形成する。この時、上記のようにリード５０の先端部が上方に向かって跳ね上がっているので、モールド金型の下型と、リード５０の下面との間に隙間が形成される結果、その隙間にモールドレジンが入り込み、リード５０の下面一部を覆うようなレジンバリ（レジンフラッシュ）５５ａが形成される。このため、その後のリード５０の表面にメッキ処理を施す際に、レジンバリ５５ａが邪魔になってリード５０の下面にメッキ層を形成することができず、半導体装置を配線基板に実装できなくなってしまう問題がある。
そこで、上記コイニング処理時におけるリード５０の押し潰し量を減らせばリード５０の先端の跳ね上がりを抑制でき、上記レジンバリに起因する半導体装置の実装不良を低減または防止することができる。しかし、この場合には、次のような課題がある。これを図６および図７により説明する。図６はコイニング処理後のリードフレームを積み重ねて搬送・保管したときのリード５０の要部断面図を示している。また、図７はワイヤボンディング工程後のリード５０の要部断面図を示している。
上記のように、コイニング処理におけるリード５０の先端部上面の押し潰し量が小さいと、図６に示すように、リードフレームを重ねて搬送・保管する場合に、上側のリードフレームのリード５０の下面が、下側のリードフレームのリード５０の上面（メッキ層５３が形成された面）に接触してしまう場合がある。その結果、下側のリード５０の先端部上面のメッキ層５３に擦れ傷が付く。しかし、この状態で、ワイヤボンディング処理を行うと、図７に示すように、そのリード５０の先端部上面の擦れ傷がついたメッキ層５３に、ボンディングワイヤ５４が接合される結果、接合不良が発生する問題がある。
そこで、本発明の目的は、半導体装置の歩留まりを向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持つ封止体と、前記封止体の内部に封止された半導体チップと、前記封止体の内部に封止され、前記半導体チップが搭載されるチップ搭載部と、前記封止体の第１主面から一部が露出される複数のリードと、前記封止体の内部に封止され、前記半導体チップを前記複数のリードに電気的に接続する複数のボンディングワイヤとを有し、
前記複数のリードの各々において、前記ボンディングワイヤが接合されない部分であって、前記封止体が接する箇所に溝が形成されており、
前記複数のリードの各々において、前記ボンディングワイヤが接合される部分に押し潰し加工が施されており、
前記複数のリードの各々の前記ボンディングワイヤが接合される部分において、前記半導体チップに相対的に近い位置の押し潰し量が、前記半導体チップから相対的に遠い位置の押し潰し量よりも大きいものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、前記複数のリードの各々の前記ボンディングワイヤが接合される部分において、前記半導体チップに相対的に近い位置の押し潰し量が、前記半導体チップから相対的に遠い位置の押し潰し量よりも大きいことにより、半導体装置の歩留まりを向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本実施の形態の半導体装置の製造方法の一例を図８の製造フロー図に沿って、図９〜図２５によって説明する。
まず、ウエハプロセス（前工程）が終了した半導体ウエハに対してダイシング処理を施すことにより、半導体ウエハを複数の半導体チップに分割する（図８の工程１００）。半導体ウエハは、例えばシリコン（Ｓｉ）単結晶からなる平面略円形状の半導体薄板からなり、各半導体チップの主面には所望の集積回路が形成されている。
続いて、図９および図１０に示すように、上記半導体チップ１をリードフレーム２のダイパッド（タブ、チップ搭載部）２ａ上に搭載する（図８の工程１０１）。
図９はチップ搭載工程後のリードフレーム２の単位領域の平面図、図１０は図９のＸ１−Ｘ１線の拡大断面図である。また、図１１は図９のＸ２−Ｘ２線の拡大断面図である。
半導体チップ１は、例えば平面正方形状の半導体薄板からなり、その主面を上に向け、かつ、その裏面をダイパッド２ａに向けた状態でダイパッド２ａに接着され固定されている。半導体チップ１の主面外周近傍には、複数のボンディングパッド（以下、単にパッドという）ＢＰが、その主面外周に沿って並んで配置されている。パッドＢＰは、半導体チップ１の主面の集積回路に電気的に接続されている。
リードフレーム２は、例えば銅（Ｃｕ）または４２アロイ等からなる金属薄板からなり、厚さ方向に沿って互いに反対側に位置する第１主面Ｓ１および第２主面Ｓ２を有している。
このリードフレーム２の第１、第２主面Ｓ１，Ｓ２内には複数の単位領域が一列または行列状に配置されている。リードフレーム２の各単位領域には、ダイパッド２ａと、その外周を取り囲むように配置された複数のリード２ｂと、ダイパッド２ａの四隅から外方に向かって延在する吊りリード２ｃと、上記複数のリード２ｂおよび吊りリード２ｃを支持する枠体部２ｄとが配置されている。
複数のリード２ｂの各々および複数の吊りリード２ｃの各々は、その一端が枠体部２ｄに一体的に接続されることでリードフレーム２に支持されている。
各リード２ｂの第２主面側において半導体チップ１側の先端部には、リードフレーム２の第２主面に対して斜めに傾斜する第３主面Ｓ３が形成されている。この第３主面Ｓ３には、例えば銀（Ａｇ）により形成されたメッキ層２ｅが形成されている。このメッキ層２ｅが形成された部分に後述のボンディングワイヤが接合される。
また、各リード２ｂの第２主面Ｓ２において、リード２ｂの半導体チップ１側の先端から第３主面Ｓ３分だけ後退した位置には、その第２主面Ｓ２に対して交差する方向に窪む溝（ノッチ）２ｆが、各リード２ｂの長手方向を横切るように形成されている。この溝２ｆは、後述のモールド工程後のモールドレジンとリード２ｂとの密着性を向上させ、リード２ｂの脱落を抑制または防止するために形成されている。このため、溝２ｆは、モールド樹脂により覆われる部分に形成されている。また、溝２ｆは、後述のボンディングワイヤが接合されない部分に形成されている。
上記リード２ｂの第３主面Ｓ３の形成方法の一例を図１２〜図１４により説明する。なお、図１２〜図１４は第３主面Ｓ３形成時のリード２ｂの要部拡大断面図である。
まず、図１２に示すように、溝２ｆ形成後のリードフレーム２をコイニング台３ａ上に載せる。リードフレーム２は、その第１主面Ｓ１をコイニング台３ａに向け、かつ、その第２主面Ｓ２をコイニングパンチ３ｂに向けた状態とされる。コイニングパンチ３ｂのリード押圧面ＰＳは、リード２ｂの第２主面に対して斜めに傾いている。すなわち、コイニングパンチ３ｂのリード押圧面ＰＳは、リード２ｂの先端部に向かって次第に低くなるように傾斜している。
続いて、図１３に示すように、コイニングパンチ３ｂのリード押圧面ＰＳをリード２ｂの先端部の第２主面Ｓ２側に押し当ててそのリード２ｂの先端部を押し潰す。このとき、コイニングパンチ３ｂのリード押圧面ＰＳが斜めに形成されているので、リード２ｂの先端部において、半導体チップ１側に相対的に近い位置の押し潰し量が、半導体チップ１から相対的に遠い位置の押し潰し量よりも大きくなる（斜めコイニング処理）。また、リード２ｂの押し潰し量は、上記メッキ層２ｅの厚さよりも大きくなるようにする。
その後、図１４に示すように、コイニングパンチ３ｂをリード２ｂから離す。これにより、リード２ｂの半導体チップ１側の先端部において、上記コイニングパンチ３ｂのリード押圧面ＰＳが押し当てられた箇所に、リード２ｂの第１主面Ｓ１および第２主面Ｓ２に対して斜めに傾斜する第３主面Ｓ３を形成する。
この第３主面Ｓ３は、溝２ｆからリード２ｂの半導体チップ１側の先端に向かって形成されており、平面で見るとリード２ｂの他の部分よりも幅広の平面四角形状に形成されている。また、この第３主面Ｓ３は、断面で見ると、溝２ｆからリード２ｂの先端に向かって、その高さ（リード２ｂの第１主面Ｓ１からの距離）が次第に低く（短く）なるように形成されている。この第３主面Ｓ３の押し潰し寸法は、リードフレーム２を厚さ方向に重ねた場合に、上側のリード２ｂの第１主面Ｓ１が、下側のリード２ｂの第３主面Ｓ３のメッキ層２ｅに接触しない寸法に設定されている。なお、第３主面Ｓ３は、半導体装置の実装面に対しても傾斜している。
このような本実施の形態の場合、上記斜めコイニング処理にすることにより、図１〜図４で説明した場合よりもコイニングを浅めにすることができる。このため、リード２ｂの先端部に上記溝２ｆが形成されていたとしても、リード２ｂの先端部の跳ね上がりを抑制または防止することができる。
図１５は、上記コイニング処理後の２枚のリードフレーム２を重ねて搬送または保管した場合のリード２ｂの要部拡大断面図を示している。本実施の形態においては、リード２ｂの先端部の第３主面Ｓ３が斜めに傾斜している上、リード２ｂの押し潰し量を、上記メッキ層２ｅの厚さよりも大きくしている。このため、複数枚のリードフレーム２を重ねた場合に、上側のリード２ｂの第１主面（下面）Ｓ１が、下側のリード２ｂの第３主面Ｓ３のメッキ層２ｅに接触するのを低減または防止することができる。したがって、下側のリード２ｂの先端部の第３主面Ｓ３のメッキ層２ｅに擦れ傷が形成されてしまうのを低減または防止することができるようになっている。
続いて、図１６、図１７および図１８に示すように、上記半導体チップ１のパッドＢＰと、リードフレーム２のリード２ｂとをボンディングワイヤ（以下、単にワイヤという）５により電気的に接続する（図８の工程１０２）。
図１６はワイヤボンディング工程後のリードフレーム２の単位領域の平面図、図１７は図１６のＸ１−Ｘ１線の拡大断面図、図１８は図１６のＸ２−Ｘ２線の拡大断面図である。
ワイヤ５は、例えば金（Ａｕ）により形成されている。ワイヤ５は、例えば正ボンド方式でボンディングされている。すなわち、ワイヤ５の一端（第１ボンド）は、半導体チップ１のパッドＢＰで接合され、ワイヤ５の他端（第２ボンド）は、リード２ｂの第３主面Ｓ３のメッキ層２ｅで接合されている。なお、ワイヤ５の第２ボンド点は、設計上、リード２ｂの先端から０．１５ｍｍ程度離れた位置である。
本実施の形態においては、リード２ｂのメッキ層２ｅの擦れ不良を低減または防止することができるので、ワイヤ５の一端（第２ボンド）をリード２ｂの先端部の第３主面Ｓ３（メッキ層２ｅ）に良好に接合することができる。すなわち、ワイヤ５とリード２ｂとの接合性を向上させることができるので、半導体装置の歩留まりおよび信頼性を向上させることができる。
その後、トランスファモールド工程を経て、図１９、図２０および図２１に示すように、各単位領域に封止体７を形成する（図８の工程１０３）。
図１９はモールド工程後のリードフレーム２の単位領域の平面図、図２０は図１９のＸ１−Ｘ１線の拡大断面図、図２１は図２０の部分Ａであって図１９のＸ２−Ｘ２線の拡大断面図である。なお、図１９においては図面を見易くするために封止体７の内部を透かして見せている。
封止体７は、例えばエポキシ系樹脂により形成されている。半導体チップ１、ワイヤ５、ダイパッド２ａの一部、リード２ｂの一部、吊りリード２ｃの一部は、封止体７によって封止されている。
本実施の形態においては、上記のようにリード２ｂの先端部の跳ね上がりを抑制または防止することができるので、リード２ｂの第１主面Ｓ１とモールド下金型のリードフレーム搭載面との隙間を小さくまたは無くすことができる。このため、リード２ｂの第１主面Ｓ１に上記レジンバリ（レジンフラッシュ）が付着する不良の発生を低減または防止することができる。
次いで、リードフレーム２（リード２ｂ）において封止体７から露出する表面に、例えば銀からなるメッキ層を形成する（図８の工程１０４）。この際、本実施の形態においては、上記のようにリード２ｂの第１主面Ｓ１に上記レジンバリ（レジンフラッシュ）が付着する不良の発生を低減または防止することができるので、メッキ濡れ不足を低減または防止することができる。
続いて、リードフレーム２の一部を切断し、リード２ｂの形状を成形する（図８の工程１０５）。これにより、リードフレーム２から個々の半導体装置を分離する。
図２２は切断工程後の半導体装置の全体平面図、図２３は図２２の半導体装置の側面図、図２４は図２２のＸ３−Ｘ３線の拡大断面図、図２５は図２２のＸ４−Ｘ４線の拡大断面図である。なお、図２２においては図面を見易くするために封止体７の内部を透かして見せている。
本実施の形態の半導体装置は、例えばＱＦＮ（Quad Flat Non leaded Package）構成とされている。すなわち、本実施の形態の半導体装置は、リード２ｂの一部が封止体７の側面および裏面から露出されているが、封止体７の側面から突出するリード２ｂの突出長が短い構成とされている。
このリード２ｂの露出面（リードフレーム２の切断面を除く）には、上記図８の工程１０４のメッキ処理により形成されたメッキ層８が形成されている。上記のように、本実施の形態によれば、リード２ｂの第１主面Ｓ１に上記レジンバリ（レジンフラッシュ）が付着する不良の発生を低減または防止することができるので、リード２ｂの第１主面Ｓ１にメッキ層８を良好に形成することができる。したがって、半導体装置の実装不良の発生を低減または防止することができる。
また、ＱＦＮの構成上、リード２ｂは短く封止体７からの脱落が懸念されるが、本実施の形態の場合、リード２ｂの第２主面Ｓ２に溝２ｆが形成されていることにより、リード２ｂと封止体７（モールドレジン）との密着性を向上させることができるので、短いリード２ｂの脱落を抑制または防止することができる。
その後、複数取得された半導体装置の中から良品を選別し、出荷する（図８の工程１０６，１０７）。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体装置の製造業に適用できる。
コイニング処理前のリードの要部断面図である。 コイニング処理中のリードの要部断面図である。 図２に続くコイニング処理中のリードの要部断面図である。 図３に続くコイニング処理中のリードの要部断面図である。 モールド工程後の半導体装置の要部断面図である。 コイニング処理後のリードフレームを積み重ねて搬送・保管したときのリードの要部断面図である。 ワイヤボンディング工程後のリードの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法の一例の製造フロー図である。 図８のチップ搭載工程後のリードフレームの単位領域の平面図である。 図９のＸ１−Ｘ１線の拡大断面図である。 図９のＸ２−Ｘ２線の拡大断面図である。 図９のリードフレームの第３主面形成工程時のリードの要部拡大断面図である。 図１２に続くリードフレームの第３主面形成工程時のリードの要部拡大断面図である。 図１３に続くリードフレームの第３主面形成工程時のリードの要部拡大断面図である。 コイニング処理後の２枚のリードフレームを重ねて搬送または保管した場合のリードの要部拡大断面図である。 図８のワイヤボンディング工程後のリードフレームの単位領域の平面図である。 図１６のＸ１−Ｘ１線の拡大断面図である。 図１６のＸ２−Ｘ２線の拡大断面図である。 図８のモールド工程後のリードフレームの単位領域の平面図である。 図１９のＸ１−Ｘ１線の拡大断面図である。 図２０の部分Ａであって図１９のＸ２−Ｘ２線の拡大断面図である。 図８の切断工程後の半導体装置の全体平面図である。 図２２の半導体装置の側面図である。 図２２のＸ３−Ｘ３線の拡大断面図である。 図２２のＸ４−Ｘ４線の拡大断面図である。
符号の説明
１ 半導体チップ
２ リードフレーム
２ａ ダイパッド（チップ搭載部）
２ｂ リード
２ｃ 吊りリード
２ｄ 枠体部
２ｅ メッキ層
２ｆ 溝
３ａ コイニング台
３ｂ コイニングパンチ
５ ボンディングワイヤ
７ 封止体
８ メッキ層
５０ リード
５１ 溝
５２ コイニングパンチ
５３ メッキ層
５４ ボンディングワイヤ
５５ 封止体
５５ａ レジンバリ
ＢＰ ボンディングパッド
Ｓ１ 第１主面
Ｓ２ 第２主面
Ｓ３ 第３主面
ＰＳ リード押圧面

Claims (9)

  1. （ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持ち、かつ、前記チップ搭載部および前記複数のリードを単位領域ごとに持つリードフレームを用意する工程と、
    （ｂ）前記リードフレームの前記チップ搭載部の第２主面に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップと前記リードフレームの前記複数のリードとをボンディングワイヤにより電気的に接続する工程と、
    （ｄ）前記複数のリードの各々の一部、前記半導体チップの全体および前記ボンディングワイヤの全体を覆うように封止体を形成する工程と、
    （ｅ）前記複数のリードにおいて前記封止体から露出する部分にメッキ処理を施す工程と、
    （ｆ）前記リードフレームの一部を切断し、前記リードフレームから前記封止体を分離する工程とを有し、
    前記（ａ）工程のリードフレームは、
    （ａ１）前記リードフレームの前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合されない部分であって、前記封止体により覆われる部分に、前記複数のリードの各々の第２主面に対して交差する方向に窪む溝が前記複数のリードの各々の長手方向を横切るように形成されており、
    （ａ２）前記リードフレームの前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合される部分に、前記半導体チップに相対的に近い位置の押し潰し量が、前記半導体チップから相対的に遠い位置の押し潰し量よりも大きくなるような押し潰し加工が施されており、
    （ａ３）前記リードフレームの前記複数のリードの前記ボンディングワイヤが接合される部分に対してメッキ処理が施されていることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ａ）工程の前記リードフレームの前記複数のリードの各々の第２主面側において前記ボンディングワイヤが接合される部分には、前記複数のリードの各々の第２主面に対して斜めに傾斜する第３主面が形成されていることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記（ａ２）の前記リードフレームの前記複数のリードの各々の押し潰し量は、前記（ａ３）のメッキの厚さよりも大きいことを特徴とする半導体装置の製造方法。
  4. （ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持ち、かつ、前記チップ搭載部および前記複数のリードを単位領域ごとに持つリードフレームを用意する工程と、
    （ｂ）前記リードフレームの前記チップ搭載部の第２主面に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップと前記リードフレームの前記複数のリードとをボンディングワイヤによりに電気的に接続する工程と、
    （ｄ）前記複数のリードの各々の一部、前記半導体チップの全体および前記ボンディングワイヤの全体を覆うように封止体を形成する工程と、
    （ｅ）前記複数のリードにおいて前記封止体から露出する部分にメッキ処理を施す工程と、
    （ｆ）前記リードフレームの一部を切断し、前記リードフレームから前記封止体を分離する工程とを有し、
    前記（ａ）工程は、
    （ａ１）前記リードフレームの前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合されない部分であって、前記封止体により覆われる部分に、前記複数のリードの各々の第２主面に対して交差する方向に窪む溝を前記複数のリードの各々の長手方向を横切るように形成する工程と、
    （ａ２）前記リードフレームの前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合される部分に対して押し潰し加工を施す工程と、
    （ａ３）前記リードフレームの前記複数のリードの前記ボンディングワイヤが接合される部分に対してメッキ処理を施す工程と、
    （ａ４）前記（ａ１）〜（ａ３）工程後の複数枚の前記リードフレームを、上下のリードフレームの第１主面と第２主面とが向き合うようにした状態で、厚さ方向に積み重ねる工程とを有し、
    前記（ａ２）工程においては、前記複数のリードの各々において、前記半導体チップに相対的に近い位置の押し潰し量が、前記半導体チップから相対的に遠い位置の押し潰し量よりも大きくなるように押し潰し加工を施すことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、前記（ａ２）工程においては、前記複数のリードの各々の第２主面側において前記ボンディングワイヤが接合される部分に、前記複数のリードの各々の第２主面に対して斜めに傾斜する第３主面を形成することを特徴とする半導体装置の製造方法。
  6. 請求項４記載の半導体装置の製造方法において、前記（ａ２）工程における押し潰し量は、前記（ａ３）工程で施されるメッキの厚さよりも大きいことを特徴とする半導体装置の製造方法。
  7. 厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を持つ封止体と、
    前記封止体の内部に封止された半導体チップと、
    前記封止体の内部に封止され、前記半導体チップが搭載されるチップ搭載部と、
    前記封止体の第１主面から一部が露出される複数のリードと、
    前記封止体の内部に封止され、前記半導体チップと前記複数のリードとを電気的に接続する複数のボンディングワイヤとを有し、
    前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合される部分には押し潰し加工が施されており、
    前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合される部分であって、前記押し潰し加工が施される部分にはメッキ処理が施されており、
    前記複数のリードの各々の第２主面の前記ボンディングワイヤが接合される部分において、前記半導体チップに相対的に近い位置の押し潰し量が、前記半導体チップから相対的に遠い位置の押し潰し量よりも大きいことを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、前記複数のリードの各々の第２主面側において前記ボンディングワイヤが接合される部分に、前記複数のリードの各々の第２主面に対して斜めに傾斜する第３主面が形成されていることを特徴とする半導体装置。
  9. 請求項７記載の半導体装置において、前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合される部分の押し潰し量は、前記複数のリードの各々の第２主面において、前記ボンディングワイヤが接合される部分に施されるメッキの厚さよりも大きいことを特徴とする半導体装置。
JP2006249138A 2006-09-14 2006-09-14 半導体装置の製造方法および半導体装置 Pending JP2008071927A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006249138A JP2008071927A (ja) 2006-09-14 2006-09-14 半導体装置の製造方法および半導体装置
TW096123072A TW200822334A (en) 2006-09-14 2007-06-26 Semiconductor device and method of manufacturing the same
CNA2007101358540A CN101145527A (zh) 2006-09-14 2007-07-30 半导体装置之制造方法及半导体装置
US11/851,385 US20080067643A1 (en) 2006-09-14 2007-09-06 Semiconductor device and method of manufacturing the same
KR1020070092848A KR20080025001A (ko) 2006-09-14 2007-09-13 반도체 장치의 제조 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249138A JP2008071927A (ja) 2006-09-14 2006-09-14 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2008071927A true JP2008071927A (ja) 2008-03-27

Family

ID=39187713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249138A Pending JP2008071927A (ja) 2006-09-14 2006-09-14 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US20080067643A1 (ja)
JP (1) JP2008071927A (ja)
KR (1) KR20080025001A (ja)
CN (1) CN101145527A (ja)
TW (1) TW200822334A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634033B2 (ja) 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
CN102412167B (zh) * 2010-09-25 2016-02-03 飞思卡尔半导体公司 用于线接合的固定
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
US10211128B2 (en) 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
US10910294B2 (en) 2019-06-04 2021-02-02 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
KR20080025001A (ko) 2008-03-19
TW200822334A (en) 2008-05-16
US20080067643A1 (en) 2008-03-20
CN101145527A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
US8102035B2 (en) Method of manufacturing a semiconductor device
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP4881620B2 (ja) 半導体装置及びその製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US9171740B2 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
US20090206459A1 (en) Quad flat non-leaded package structure
JP2007096042A (ja) 半導体装置
US20080185698A1 (en) Semiconductor package structure and carrier structure
JP2009152329A (ja) 電子部品装置
JP2006210941A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP4172111B2 (ja) 樹脂封止型半導体装置の製造方法
JP5512784B2 (ja) 半導体装置の製造方法
JP5184558B2 (ja) 半導体装置
JP2009158978A (ja) 半導体装置の製造方法
JP4651218B2 (ja) 半導体装置の製造方法
CN101527293A (zh) 四方扁平无引脚型态封装结构以及导线架
JP2007081232A (ja) 半導体装置の製造方法
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법